BÁO CÁO-SLIDE BÀI GIẢNG MÔN THIẾT KẾ LOGIC SỐ

1
HỌC VIỆN CÔNG NGHỆ BƢU CHÍNH VIỄN THÔNG
Giảng viên: Ths Nguyễn Thị Thu Hằng
Dùng cho lớp: D09CQDT01
Năm học: 2012-2013

SLIDE BÀI GIẢNG MÔN
Chƣơng 3: Căn bản về
ngôn ngữ VHDL
THIẾT KẾ LOGIC SỐ
2
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Bài giảng Thiết kế logic số
NỘI DUNG CHƢƠNG 3
3.1 GIỚI THIỆU CHUNG VHDL
3.2 NHỮNG ƢU ĐIỂM CỦA VHDL
3.3 CÁC ĐƠN VỊ THIẾT KẾ TRONG VHDL
3.4 CẤU TRÚC NGÔN NGỮ VHDL
3
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Bài giảng Thiết kế logic số
3.1 GIỚI THIỆU CHUNG VHDL
VHDL là ngôn ngữ mô tả phần cứng cho các mạch tích
hợp tốc độ rất cao (VHDL:Very High Speed Integrated
Circuits - Hardware Description Language)
TIÊU CHUẨN VHDL:
VHDL được tiêu chuẩn hóa từ 1987 bởi IEEE 1076-
1987, nâng cấp năm 1993. Từ đó các phiên bản tiếp
theo của tiêu chuẩn đã ra đời. Đa số các phần mềm

thiết kế hiện nay đều hỗ trợ VHDL
4
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Bài giảng Thiết kế logic số
TIÊU CHUẨN VHDL:
3.1 GIỚI THIỆU CHUNG VHDL
5
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Tính công
cộng
Tính độc
lập với
công nghệ
NHỮNG ƢU
ĐIỂM CỦA
VHDL
Khả năng trao
đổi kết quả
Khả năng
mô tả mở
rộng
Khả năng hỗ trợ
nhiều công nghệ
và phương pháp
thiết kế
Khả năng hỗ trợ
thiết kế mức lớn
và khả năng sử

dụng
Bài giảng Thiết kế logic số
3.2
NHỮNG
ƢU
ĐIỂM
CỦA
VHDL
6
3.3 Các đơn vị thiết kế trong VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
Bài giảng Thiết kế logic số
7
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
Bài giảng Thiết kế logic số
3.3 Các đơn vị thiết kế trong VHDL (tt)
8
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
Bài giảng Thiết kế logic số
3.3 Các đơn vị thiết kế trong VHDL (tt)
9
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Ví dụ
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
Bài giảng Thiết kế logic số
3.3 Các đơn vị
thiết kế trong

VHDL (tt)
10
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
3.4.1 Đối tượng trong VHDL
VHDL gồm có 3 đối tượng là: tín hiệu - signal, biến - variable,
hằng – constant
Bài giảng Thiết kế logic số
3.4 Cấu trúc ngôn ngữ VHDL
11
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
3.4.2 Kiểu dữ liệu trong VHDL
Kiểu vô hướng : gồm
các dữ liệu có giá trị
đơn như bit, boolean,
integer, real,
character
Kiểu ghép: các dữ liệu
dưới dạng một nhóm các
thành phần như mảng,
bảng ghi
Kiểu mảng 2 chiều (2-D
Arrays): các dữ liệu có
dạng mảng 2 chiều,
được tạo nên từ 1 mảng
của một mảng 1 chiều.
VHDL Subtypes: dạng dữ
liệu con do người dùng tự
định nghĩa dựa trên

những dạng có sẵn.
Bài giảng Thiết kế logic số
12
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Kiểu vô
hƣớng :
gồm các
dữ liệu có
giá trị đơn
nhƣ bit,
boolean,
integer,
real,
character
.
Bài giảng Thiết kế logic số
3.4.2 Kiểu dữ
liệu trong
VHDL
13
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
►Ví dụ:
Bài giảng Thiết kế logic số
3.4.2 Kiểu dữ
liệu trong
VHDL
14
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL

BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Bài giảng Thiết kế logic số
3.4.2
Kiểu dữ
liệu trong
VHDL
15
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Bài giảng Thiết kế logic số
3.4.2 Kiểu dữ
liệu trong
VHDL
16
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Bài giảng Thiết kế logic số
3.4.2 Kiểu dữ
liệu trong
VHDL
17
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Kiểu
ghép: các
dữ liệu
dưới dạng
một nhóm
các thành
phần như

mảng,
bảng ghi
Bài giảng Thiết kế logic số
18
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
Kiểu mảng
2 chiều (2-
D Arrays)
Kiểu dữ
liệu con
Bài giảng Thiết kế logic số
3.4.2 Kiểu dữ
liệu trong
VHDL
19
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
3.4.3 Các phép toán trong VHDL
a. Toán tử logic
b. Toán tử quan hệ
Ví dụ: signal FLAG_BIT : boolean ;
signal A, B : integer ;
FLAG_BIT <=(A > B);
Bài giảng Thiết kế logic số
20
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
c. Toán tử số học
Sử dụng cho kiểu dữ liệu Integer, Real, Signed, Unsigned, các

dạng dữ liệu vật lý, Std_logic, Std_logic_vector, Bit,
Bit_vector .Các toán tử số học là: +, -, *, /, abs (trị tuyệt đối), **
(hàm mũ).
Bài giảng Thiết kế logic số
d. Toán tử dịch
Toán tử dịch
trong VHDL
gồm: sll (dịch trái
logic), srl (dịch
phải logic), sla
(dịch trái số học),
sra (dịch phải số
học), rol (quay
trái), ror (quay
phải)
21
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
www.ptithcm.edu.vn
e. Toán tử ghép nối
f. Toán tử tách
g. Toán tử thuộc tính
22
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
www.ptithcm.edu.vn
3.4.4 Các đơn vị thiết kế trong VHDL
Library: Cho phép
tạo thư viện trong
VHDL

Package: Tạo các
gói giữ liệu trong
Library, như các
khai báo các đối
tượng, khai báo
thủ tục, hàm
Entity: (Thực thể) - cho
phép khai báo các giao
diện của một khối thiết
kế số nào đó: như khai
báo các cổng vào/ra,
các tham số của mạch
Architecture: Mô tả
hoạt động bên trong
của một Entity hay
đây chính là phần
mô tả hoạt động của
khối mạch số.
Package Body:
Mô tả chỉ tiết cho
các khai báo trong
Package nhƣ viết
các hàm, các thủ
tục
Configuration: Đơn vị
thiết kế cấu hình cho
phép gắn các phiên bản
của thực thể vào những
kiến trúc khác nhau
23

CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
www.ptithcm.edu.vn
a. Entity - (Thực thể)
3.4.4 Các đơn vị thiết kế trong VHDL
24
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
www.ptithcm.edu.vn
b. Architecture – (Kiến trúc)
Kiến trúc mô tả theo mô
hình hoạt động
Kiến trúc mô tả theo mô
hình luồng dữ liệu
Kiến trúc mô tả theo mô
hình cấu trúc logic
3.4.4 Các đơn vị thiết kế trong VHDL
25
CHƢƠNG 3- CĂN BẢN VỀ NGÔN NGỮ VHDL
BÀI GIẢNG: THIẾT KẾ LOGIC SỐ
www.ptithcm.edu.vn
c. Package và Package Body
Package là đơn vị thiết kế cơ bản
dùng để chứa những khai báo cho
các đối tượng, chương trình con,
hàm, kiểu dữ liệu, component
3.4.4 Các đơn vị thiết kế trong VHDL