Kỹ thuật mạch điện tử số

Phần 3: Kỹ thuật mạch điện tử số.
Chương 1: Những khái niệm cơ bản về điện tử số
1. Tóm tắt đại số Bool.
2. Các mạch logic cơ bản.
3. Các phương pháp biểu diễn biến và hàm logic.
4. Tối thiểu hóa hàm logic.
5. Các phương pháp thực hiện hàm logic.
Chương 2: Các mạch tổ hợp.
1. Khái niệm
2. Mạch mã hóa và giải mã.
3. Mạch chọn kênh và tách kênh.
4. Mạch số học.
Chương 3: Các mạch dãy.
1. Khái niệm
2. Các phần tử nhớ cơ bản.
3. Các mạch đếm và chia tần.
4. Các thanh ghi và bộ nhớ.
1
Contents
Những khái niệm cơ bản về điện tử số 10
1.1 Đại số Boole 10
1.2 Hàm và tính chất của các hàm logic cơ bản 10
1.2.1 Các hàm logic cơ bản 10
1.2.2 Tính chất của các hàm logic cơ bản 11
1.2.3 Định lý De Morgan 11
1.2.4 Nguyên lý đối ngẫu 12
1.3 Các phương pháp biểu diễn hàm và biến logic 12
1.3.1 Biểu đồ Ven (Ơle) 12
1.3.2 Biểu thức đại số 12
1.3.3 Bảng thật 12
1.3.4 Bìa Các-nô 13

1.3.5 Biểu đồ thời gian 13
1.3.6 Biểu diễn hàm logic dưới dạng chính quy 13
Tuyển: dạng tổng các tích 13
VD: f(a,b,c)=ab+acb+cb 13
Hội: dạng tích các tổng 13
VD: f(a,b,c)=(a+b)(a+c+b) 13
Tuyển chính quy: 14
VD: f(a,b,c)=abc+a 14
Hội chính quy: 14
VD: f(a,b,c)=(a+b+c)(++c) 14
1.3.7 Biểu diễn hàm logic dưới dạng số 15
1.4 Tối thiểu hóa các hàm logic 17
Phương pháp đại số 17
Phương pháp bìa Các-nô 17
1.4.1 Phương pháp đại số 17
1.4.2 Phương pháp sử dụng Bìa Các-nô 18
Nhóm có 1 ô: không loại được biến nào 19
Nhóm có 2 ô: loại được 1 biến 19
Nhóm có 4 ô: loại được 2 biến 19
Nhóm có 8 ô: loại được 3 biến 19
Nhóm có 2n ô: loại được n biến 19
Biến nào nhận được giá trị ngược nhau trong nhóm thì biến đó sẽ bị loại 19
1.5 Các phương pháp thực hiện hàm logic 21
AND 21
OR 21
NOT 21
1.5.1 Thực hiện phần tử hoặc, và dùng diode 21
Nếu UA > UK , IAK > 0, diode làm việc ở chế độ Thông 21
21
2

Nếu UA ≤ UK , IAK = 0, diode làm việc ở chế độ Tắt 21
21
Xét mạch: 21
21
Xét mạch: 22
1.5.2 Mạch thực hiện phần tử đảo dùng transistor 22
NPN 22
PNP 22
B: Base – cực gốc 23
C: Collector – cực góp 23
E: Emitter – cực phát 23
IB = 0, Transistor làm việc ở chế độ Không khuếch đại (tắt), IC = 0 23
IB > 0, Transistor làm việc ở chế độ Khuếch đại (thông), IC =  IB, trong đó,  là hệ số
khuếch đại 23
Xét mạch: 23
Các mạch tổ hợp 25
1.6 Khái niệm: 25
Hệ tổ hợp 25
Hệ tổ hợp là hệ mà tín hiệu ra chỉ phụ thuộc vào tín hiệu vào tại thời điểm hiện tại 25
Hệ tổ hợp còn được gọi là hệ không nhớ 25
Hệ tổ hợp chỉ cần thực hiện bằng những phần tử logic cơ bản 25
Hệ dãy 25
Hệ dãy là hệ mà tín hiệu ra không chỉ phụ thuộc tín hiệu vào tại thời điểm hiện tại mà còn
phụ thuộc vào quá khứ của tín hiệu vào 25
Hệ dãy còn được gọi là hệ có nhớ 25
Mạch thực hiện của hệ dãy bắt buộc phải có các phần tử nhớ. Ngoài ra còn có thể có thêm
các phần tử logic cơ bản 25
Đầu ra của một phần tử logic có thể nối vào một hoặc nhiều đầu vào của các phần tử logic
cơ bản khác 25
25

Không được nối trực tiếp 2 đầu ra của 2 phần tử logic cơ bản lại với nhau 25
26
1.7 Một số hệ tổ hợp cơ bản 26
1.7.1 Bộ mã hóa 26
Nếu 2 hoặc nhiều phím đồng thời được nhấn, thì bộ mã hóa chỉ coi như 1 phím được nhấn,
và phím đó có mã cao nhất 27
Mỗi phím được nhấn, tín hiệu đầu vào tương ứng với phím có mức logic bằng 1. Ngược lại
bằng 0 27
Bộ mã hóa căn cứ vào tín hiệu đầu vào nào bằng 1, tiến hành mã hóa và cho ra đầu ra là từ
mã tương ứng 27
Để mã hóa 9 phím, ta sử dụng 4 bit. Vì vậy, Bộ mã hóa bàn phím 9 phím sẽ có 9 đầu vào tín
hiệu tương ứng với 9 phím, và có 4 đầu ra tương ứng với từ mã 4 bit cần đưa ra 27
A = 1 khi P8 hoặc P9 được nhấn (VÀ CÁC PHÍM P1…P7 KHÔNG NHẤN), tức là khi P8
= 1 hoặc P9 = 1 27
Vậy A = P8 + P9 27
3
B = 1 khi P4 hoặc P5 hoặc P6 hoặc P7 được nhấn (VÀ CÁC PHÍM P1…P3 KHÔNG
NHẤN), tức là khi P4 = 1 hoặc P5 = 1 hoặc P6 = 1 hoặc P7 = 1 27
Vậy B = P4 + P5 + P6 + P7 27
C = 1 khi P2 hoặc P3 hoặc P6 hoặc P7 được nhấn, tức là khi P2 = 1 hoặc P3 = 1 hoặc P6 = 1
hoặc P7 = 1 28
Vậy C = P2 + P3 + P6 + P7 28
D = 1 khi P1 hoặc P3 hoặc P5 hoặc P7 hoặc P9 được nhấn, tức là khi P1 = 1 hoặc P3 = 1
hoặc P5 = 1 hoặc P7 = 1 hoặc P9 = 1 28
Vậy D = P1 + P3 + P5 + P7 + P9 28
1.7.3 Bộ giải mã 28
Bộ giải mã thực hiện chức năng ngược với bộ mã hóa 28
Cung cấp thông tin ở đầu ra khi đầu vào xuất hiện tổ hợp các biến nhị phân ứng với 1 hay
nhiều từ mã đã được chọn 28
Từ từ mã xác định được tín hiệu tương ứng với đối tượng đã mã hóa 28

Giải mã cho 1 từ mã (cấu hình) 29
Nguyên lý: ứng với một tổ hợp cần giải mã ở đầu vào thì đầu ra bằng 1, các tổ hợp đầu vào
còn lại, đầu ra bằng 0 29
29
Giải mã cho toàn bộ mã: 29
Nguyên lý: ứng với một tổ hợp nào đó ở đầu vào thì 1 trong các đầu ra bằng 1, các đầu ra
còn lại bằng 0 29
Thí dụ: với bộ giải mã cho toàn bộ từ mã có 2 đầu vào 4 đầu ra như sau, thì với AB=00, đầu
ra S0 = 1, còn S1, S2, S3 = 0. Tương tự với các giá trị AB còn lại 29
29
1.7.4 Bộ giải mã BCD (Binary Coding Decimal) 29
Vào: từ mã nhị phân 4 bit 29
Ra: các tín hiệu tương ứng với các số nhị phân mà từ mã mã hóa 30
Do có 4 bit, nên có 16 tổ hợp. Ta chỉ sử dụng 10 tổ hợp, còn 6 tổ hợp không sử dụng đến, ta
coi là không xác định. Nhờ đó ta có thể tối thiểu hóa các biểu thức của đầu ra 30
30
S0(A,B,C,D)= 31
S1(A,B,C,D)=D 31
S2(A,B,C,D)=C 32
S3=CD 32
S4=B 32
S5=BD 32
S6=BC 33
S7=BCD 33
S8=A 33
S9=AD 34
Vậy mạch cần 4 mạch đảo và 10 mạch và 34
1.7.5 Bộ giải mã địa chỉ 34
Đầu vào: tín hiệu địa chỉ ngăn nhớ phát ra từ bộ vi xử lý 34
Đầu ra: xác định ngăn nhớ nào 34

Ngoài ra còn đầu vào CS (Chip Select) để lựa chọn chip nhớ làm việc 34
4
Nếu CS=0 thì không được vào lấy địa chỉ 34
Nếu CS=1 thì được lấy địa chỉ 34
Chức năng: từ tín hiệu địa chỉ phát ra từ bộ vi xử lý, xác định ngăng nhớ nào sẽ trao đổi dữ
liệu với bộ vi xử lý 34
1.7.6 Tạo hàm logic 35
1.7.7 Mắc liên tiếp nhiều bộ giải mã 35
Sơ đồ khối: 35
Bảng thật: 35
Ta thêm tín hiệu CS vào Bộ giải mã để lựa chọn bộ giải mã hoạt động hay không 36
CS=0, hệ không hoạt động, tất cả các đầu ra =0 36
CS=1, hệ hoạt động bình thường 36
36
Sơ đồ khối 36
Bảng thật: 36
Khi E2 = 0 36
S 0  S3 phụ thuộc vào (E1,E0) như một Bộ giải mã 2-4 36
S4  S7 = 0 36
Khi E2 = 1 36
S0  S3 = 0 36
S4  S7 phụ thuộc vào (E1,E0) như một Bộ giải mã 2-4 36
1.7.8 Bộ chuyển đổi mã 37
a = A + C + + BD 38
b = + + CD 38
c = D + + B 38
d = A + C+ C + + BD 39
e = + C 39
f = + B + B 39
g = A + C + C + B 40

1.8 Bộ chọn kênh và bộ phân kênh (Multiplexer/DeMultiplexer–MUX/DEMUX) 42
1.8.1 Bộ chọn kênh: 42
Sơ đồ khối: 42
42
Tín hiệu chọn: 42
Tín hiệu ra S = E0 + C0E1 42
Sơ đồ khối: 42
42
Tín hiệu chọn: 42
Tín hiệu ra S = E0 + C0E1 + C1E2 + C1C0E3 42
1.8.2 Ứng dụng của Bộ chọn kênh 43
A: a3a2a1a0 43
B: b3b2b1b0 43
Mux 3 : S3 = a3 44
Mux 2 : S2 = a2 44
Mux 1 : S1 = a1 44
Mux 0 : S0 = a0 44
5
Vậy S = A 44
Mux 3 : S3 = b3 44
Mux 2 : S2 = b2 44
Mux 1 : S1 = b1 44
Mux 0 : S0 = b0 44
Vậy S = B 44
S và F(a, b) 44
C1 và a 44
C0 và b 44
E0 và f(0, 0) 44
E1 và f(0, 1) 45
E2 và f(1, 0) 45

E3 và f(1, 1) 45
1.8.3 Bộ phân kênh (Demultiplexer – DeMUX) 46
Sơ đồ khối: 46
46
Tín hiệu chọn: 46
Sơ đồ khối: 46
46
Tín hiệu chọn: 46
1.9 Các mạch số học 47
1.9.1 Bộ cộng 47
ri+1 = ai.bi 47
si = ai  βi 47
ri: số nhớ đầu vào 47
ri+1: số nhớ đầu ra 47
47
si = ai bi ri 48
ri+1= ai.bi + ri(aibi) 48
Ưu điểm: sử dụng linh kiện đồng nhất làm giảm giá thành, đơn giản trong việc lắp đặt 49
Nhược điểm: Thời gian thực hiện lâu và phụ thuộc vào n – số bit của 2 số được cộng 49
Nhược điểm: bộ cộng song song có thời gian tính lâu là do bộ cộng sau phải chờ bộ cộng
trước tính sau để lấy số nhớ 49
Khắc phục: tính trước số nhớ 49
Đặt Pi= aibi ; Gi = ai  bi 49
r0 = 0 49
r1 = a0.b0 = P0 49
r2 = a1b1 +r1(a1  β1) = P1 + r1.G1= P1 + P0.G1 49
r3 = a2b2 +r2(a2  b2) = P2 + P1.G2 + P0.G1G2 49
… 49
49
Thời gian thực hiện tính các ri chỉ tương đương với với Tand +Tor 49

Tính Pi, Gi 49
Tính ri 49
6
Tính si = Gi  ri 49
1.9.2 Bộ trừ 49
Di= aibi 50
Bi+1= bi 50
Di = ai bi Bi 50
Bi+1= bi + Bi () 50
1.9.3 Bộ so sánh 51
So sánh đơn giản: kết quả so sánh: bằng nhau, khác nhau 51
So sánh đầy đủ: kết quả so sánh: lớn hơn, nhỏ hơn, bằng nhau 51
Bộ so sánh đơn giản 51
Bộ so sánh đầy đủ 51
A a3 a2 a1 a0 51
B b3 b2 b1 b0 51
Đầu ra S 51
S = 1 <=> A = B 51
S = 0 <=> A  B 51
51
Đầu vào: 2 bit cần so sánh ai và bi 52
Đầu ra: 3 tín hiệu để báo kết quả lớn hơn, nhỏ hơn, bằng nhau của 2 bit 52
ai = bi <=> Ei = 1 còn Gi, Li = 0 52
Sơ đồ khối 52
52
Bảng thật 52
Biểu diễn đầu ra theo đầu vào 52
Gi = 52
Li = 52
Ei = 52

Sơ đồ mạch 52
Có cấu tạo gồm các bộ so sánh 2 bit 53
Có tín hiệu CS 53
CS = 0, tất cả các đầu ra = 0 53
CS = 1, hoạt động bình thường 53
Khi đó, các đầu ra của bộ so sánh 2 bit có biểu thức: 53
Gi = CS 53
Li = CS 53
Ei = CS() 53
Sơ đồ mạch bộ so sánh 2 số 3 bit 53
A a2 a1 a0 53
B b2 b1 b0 53
53
1.9.4 Bộ nhân 53
1.9.5 Bộ chia 54
Hệ dãy 56
1.10 Khái niệm 56
1.11 Mô hình hệ dãy 56
7
Meally 56
Moore 56
1.11.1 Mô hình Mealy 56
1.11.2 Mô hình Moore 58
1.11.3 Phân loại hệ dãy 60
Hệ dãy đồng bộ 60
Hệ dãy không đồng bộ 60
Kiểu xung: tín hiệu vào là các xung 60
Kiểu điện thế: tín hiệu vào là các nút điện thế 60
1.12 Các phần tử nhớ cơ bản (Flip – Flop): 61
Trigơ không đồng bộ: đầu ra của trigơ thay đổi chỉ phụ thuộc vào tín hiệu đầu vào 61

Trigơ đồng bộ: đầu ra của trigơ thay đổi phụ thuộc vào tín hiệu vào và tín hiệu đồng bộ 61
Đồng bộ theo mức: 2 kiểu 61
Mức cao: 61
Khi tín hiệu đồng bộ có giá trị logic bằng 0, hệ nghỉ, giữ nguyên trạng thái 61
Khi tín hiệu đồng bộ có giá trị logic bằng 1, hệ làm việc bình thường 61
Mức thấp: 61
Khi tín hiệu đồng bộ có giá trị logic bằng 1, hệ nghỉ, giữ nguyên trạng thái 61
Khi tín hiệu đồng bộ có giá trị logic bằng 0, hệ làm việc bình thường 61
Đồng bộ theo sườn: 2 kiểu 61
Sườn dương: 61
Khi tín hiệu đồng bộ xuất hiện sườn dương (sườn đi lên, từ 0 => 1), hệ làm việc bình
thường 61
Còn lại, hệ nghỉ, giữ nguyên trạng thái 61
Sườn âm: sườn đi xuống(1 => 0) 61
Khi tín hiệu đồng bộ xuất hiện sườn âm (sườn đi xuống, từ 1 => 0), hệ làm việc bình
thường 61
Còn lại, hệ nghỉ, giữ nguyên trạng thái 61
Đồng bộ kiểu xung: 61
61
Khi có xung thì hệ làm việc bình thường 61
Nếu không có xung thì hệ nghỉ, giữ nguyên trạng thái 61
RS Reset-Set Xóa - Thiết lập 62
D Delay Trễ 62
JK Jordan và Kelly Tên 2 nhà phát minh ra loại trigơ này 62
T Toggle Bập bênh, bật tắt 62
1.12.1 Trigơ SR (Set - Reset) 62
1.12.2 Trigơ D (Delay) 64
1.12.3 Trigơ JK (Jordan và Kelly) 66
1.12.4 Trigơ T (Toggle) 66
1.13 Một số ứng dụng của hệ dãy 67

1.13.1 Bộ đếm và chia tần số 67
Bộ đếm không đồng bộ: bộ đếm không đồng thời đưa tín hiệu đếm vào các đầu vào của các
trigơ 67
8
Bộ đếm đồng bộ: bộ đếm có xung đếm đồng thời là xung đồng hồ clock đưa vào tất cả các
trigơ của bộ đếm 67
Đầu tiên cho PRESET = 0, ta có q1,q2,q3 = 1 69
Sau đó cho PRESET = 1, ta có hệ hoạt động bình thường 69
1.13.2 Thanh ghi 70
Để lưu trữ tạm thời thông tin 70
Dịch chuyển thông tin 70
Vào nối tiếp ra nối tiếp 70
70
Vào nối tiếp ra song song 70
70
Vào song song ra nối tiếp 70
70
Vào song song ra song song 70
71
9
Những khái niệm cơ bản về điện tử số
Bài giảng số 1
 Thời lượng: 5 tiết.
 Tóm tắt nội dung :
 Đại số Boole
 Các mạch logic cơ bản
 Các phương pháp biểu diễn biến và hàm logic
 Tối thiểu hóa hàm logic
 Các phương pháp thực hiện hàm logic
1.1 Đại số Boole

Đại số Boole là môn đại số do George Boole sáng lập vào thập kỷ 70.
Là cơ sở lý thuyết, là công cụ cho phép nghiên cứu, mô tả, phân tích, thiết kế và xây dựng các
hệ thống số, hệ thống logic, mạch số ngày nay
Các định nghĩa
- Biến logic: là 1 đại lượng có thể biểu diễn bằng 1 ký hiệu nào đó, về mặt giá trị
chỉ lấy giá trị 0 hoặc 1.
- Hàm logic: là biểu diễn của nhóm các biến logic, liên hệ với nhau thông qua các
phép toán logic, về mặt giá trị cũng lấy giá trị 0 hoặc 1.
- Phép toán logic: Có 3 loại phép toán logic cơ bản:
o Phép Và - "AND"
o Phép Hoặc - "OR"
o Phép Đảo - "NOT"
1.2 Hàm và tính chất của các hàm logic cơ bản
1.2.1 Các hàm logic cơ bản
1.2.1.1 Hàm Hoặc - (OR)
F(A, B) = A + B
A B F
0 0 0
0 1 1
1 0 1
1 1 1
1.2.1.2 Hàm Và - (AND)
F(A, B) = A.B
A B F
0 0 0
0 1 0
1 0 0
10
1 1 1
1.2.1.3 Hàm đảo (phủ định) - (NOT)

F(A) =
A
A F
0 1
1 0
1.2.2 Tính chất của các hàm logic cơ bản
a. Tồn tại phần tử trung tính duy nhất trong phép toán "AND" và "OR"
- Phần tử trung tính của một phép toán là phần tử mà khi ta thực hiện phép toán
giữa phần tử này và 1 đại lượng bất kỳ nào đó thì kết quả thu được chính là bằng
đại lượng đó.
- Phần tử trung tính duy nhất của phép "AND" là 1.
- Phần tử trung tính duy nhất của phép "OR" là 0.
b. Tính chất giao hoán (Thử chứng minh cái xem sao :D)
A.B = B.A
A + B = B + A
c. Tính chất kết hợp (Thử chứng minh cái xem sao :D)
(A.B).C = A.(B.C) = A.B.C
(A + B) + C = A + (B + C) = A + B + C
d. Tính chất phân phối (Thử chứng minh cái xem sao :D)
(A + B).C = AC + B.C
(A.B) + C = (A + C).(B + C)
e. Tính chất không số mũ, không hệ số
  
n
AAA
++

= A
  
n

AAA
= A
f. Phép bù (Chứng minh đi)
AA
=
1
=+
AA
0.
=
AA
1.2.3 Định lý De Morgan
- Đảo của 1 “tổng” bằng “tích” các đảo thành phần.
)( ba +
=
a
.
b
- Đảo của 1 “tích” bằng “tổng” các đảo thành phần.
).( ba
=
a
+
b

- Tổng quát:
11
), ,,,(.,
21 n
aaaf

+
= f( + , . ,
a
1,
a
2
, ,
a
n
)
1.2.4 Nguyên lý đối ngẫu
Cộng đối ngẫu với nhân: + ~ .
0 đối ngẫu với 1: 0 ~ 1
1.3 Các phương pháp biểu diễn hàm và biến logic
1.3.1 Biểu đồ Ven (Ơle)
- Mỗi biến logic chia không gian thành 2 không gian con.
- Không gian con thứ nhất, biến nhận giá trị đúng (=1), không gian con thứ còn lại,
biến nhận giá trị sai (=0).
VD: F = A AND B
1.3.2 Biểu thức đại số
- Ký hiệu phép Và (AND): .
- Ký hiệu phép Hoặc (OR): +
- Ký hiệu phép Đảo (NOT): 
VD: F = A AND B hay F = A.B
1.3.3 Bảng thật
Bảng thật biểu diễn 1 hàm logic n biến có:
- (n+1) cột
- 2
n
hàng

Trong đó,
- (n+1) cột có
o n cột đầu tương ứng với n biến
o cột còn lại tương ứng với giá trị của hàm
- 2
n
hàng tương ứng với 2
n
giá trị của tổ hợp biến.
VD1: F = A AND B, hay F = A.B
A B F
0 0 0
0 1 0
1 0 0
1 1 1
12
VD2: F = A OR B, hay F = A + B
A B F
0 0 0
0 1 1
1 0 1
1 1 1
1.3.4 Bìa Các-nô
- Đây là cách biểu diễn tương đương của bảng thật.
- Trong đó, mỗi ô trên bìa tương ứng với 1 dòng của bảng thật.
- Tọa độ của ô xác định giá trị của tổ hợp biến.
- Giá trị của hàm được ghi vào ô tương ứng.
VD: F = A AND B
B
A 0 1

0 0 0
1 0 1
1.3.5 Biểu đồ thời gian
- Là đồ thị biểu diễn sự biến đổi theo thời gian của biến và hàm logic.
VD: F = A AND B
Ta có biểu đồ thời gian như sau:
1.3.6 Biểu diễn hàm logic dưới dạng chính quy
Một hàm logic thông thường được biểu diễn dưới 2 dạng:
o Tuyển: dạng tổng các tích
VD: f(a,b,c)=ab+acb+cb
o Hội: dạng tích các tổng
VD: f(a,b,c)=(a+b)(a+c+b)
Một hàm logic được gọi là biểu diễn dưới dạng chính quy nếu mỗi số hạng của nó đều có đầy
đủ các biến.
13
A
B
F
t
t
t
1
0
1
0
1
0
o Tuyển chính quy:
VD: f(a,b,c)=abc+
a

b
a
o Hội chính quy:
VD: f(a,b,c)=(a+b+c)(
a
+
b
+c)
Một hàm logic được gọi là biểu diễn dưới dạng không chính quy nếu như có ít nhất một biến
vắng mặt trong ít nhất một số hạng. Lúc này hàm được gọi là biểu diễn dưới dạng đơn giản hóa.
1.3.6.1 Tuyển chính quy
a. Định lý Shanon
Một hàm logic bất kỳ có thể được triển khai theo 1 trong các biến dưới dạng tổng của 2
tích logic như sau:
F(A
1
,A
2
, ,A
n
) =A
1
F(1,A
2
, ,A
n
)+
A
1
F(0,A

2
, ,A
n
)
VD: F(A,B) = A F(1,B)+
A
F(0,B)
= A(BF(1,1)+
B
F(1,0))+
A
(BF(0,1)+
B
F(0,0))
= ABF (1,1)+A
B
F(1,0)+
A
BF(0,1)+
A
B
F(0,0)
Kết luận: 1 hàm logic bất kỳ đều có thể chuyển về dạng tuyển chính quy nhờ áp dụng
định lý Shannon.
b. Cách áp dụng
Cách áp dụng nhanh định lý Shannon: Từ bảng thật, ta chỉ quan tâm tới giá trị của hàm
bằng 1. Với mỗi giá trị bằng 1, ta thành lập biểu thức tổ hợp tích các biến theo quy tắc
giá trị biến bằng 1 thì giữ nguyên, giá trị biến bằng 0 thì đảo. Biểu thức cuối cùng là
tổng của các tổ hợp biến nói trên.
VD:

A B C F
1
F
2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 1
1 0 0 1 0
1 0 1 1 1
1 1 0 1 0
1 1 1 1 1
F
1
=
A
B
C +
A
B
C
+
A
BC + A
B
C
+ A
B
C + AB
C

+ ABC
F
2
=
A
BC

+ A
B
C + ABC
1.3.6.2 Hội chính quy
a. Định lý Shanon
Một hàm logic bất kỳ có thể được khai triển theo một trong các biến dưới dạng tích của
hai tổng logic như sau:
F(A
1
, ,A
n
) = [ A
1
+ F(0, ,A
n
)][
A
1
+ F(1, ,A
n
)]
VD:
14

F(A,B) = [A + F(0,B)][
A
+ F(1,B)]
={A + [B + F(0,0)][
B
+ F(0,1)]}{
A
+ [B + F(0,1)][
B
+ F(1,1)]}
=[A + B + F(0,0)][A +
B
+ F(0,1)][
A
+ B + F(1,0)][
A
+
B
+ F(1,1)]
VD:
F(A,B) = A.B
= (A + B)(A +
B
)(
A
+ B)
F(A,B,C) = ABC
Kết luận: 1 hàm logic bất kỳ đều có thể chuyển về dạng hội chính quy nhờ áp dụng định
lý Shannon.
b. Cách áp dụng

Cách áp dụng nhanh định lý Shannon: Từ bảng thật, ta chỉ quan tâm tới giá trị của hàm
bằng 0. Với mỗi giá trị bằng 0, ta thành lập biểu thức tổ hợp tổng các biến theo quy tắc
giá trị biến bằng 1 thì đảo, giá trị biến bằng 0 thì giữ nguyên. Biểu thức cuối cùng là tích
của các tổ hợp biến nói trên.
VD:
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

F=(A + B +C)(A + B +
C
)(A +
B
+C)(A +
B
+
C
)(
A
+
B
+ C)(
A
+ B + C)(

A
+ B +
C
)
1.3.7 Biểu diễn hàm logic dưới dạng số
1.3.7.1 Tuyển chính quy
Dạng tuyển chính quy quan tâm tới những tổ hợp biến mà tại đó hàm nhận giá trị băng
1
Việc biểu diễn hàm tuyển chính quy dưới dạng số liệt kê các tổ hợp biến mà tại đó hàm
có giá trị bằng 1.
VD: F(A,B) = R(3)
Trong đó, 3 tương ứng với tổ hợp biến AB = 11.
A B F
0 0 0
0 1 0
1 0 0
1 1 1
F = AB
15
VD: F
1
(A,B)= R(1,3)
Trong đó, 1, 3 tương ứng với tổ hợp biến AB = 01, 11.
A B F
1
0 0 0
0 1 1
1 0 0
1 1 1
F

1
(A,B) =
A
B + AB
F
2
(A,B,C) = R(1,2,4,6)
Trong đó, 1, 2, 4, 6 tương ứng với tổ hợp biến ABC = 001, 010, 100, 110.
A B C F
2
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

F
2
(A, B, C) =
CABCBACBACBA
+++
1.3.7.2 Hội chính quy
Dạng hội chính quy quan tâm tới những tổ hợp biến mà tại đó hàm nhận giá trịbằng 0.
Việc biểu diễn hàm logic hội chính quy dưới dạng số liệt kê các tổ hợp biến mà tại đó
hàm có giá trị bằng 0.
F(A,B,C) =I(0,3,5,7)
A B C F

0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0

F = (A + B + C)(A +
B
+
C
)(
A
+ B +
C
)(
A
+
B
+
C
)
16
1.4 Tối thiểu hóa các hàm logic
Một hàm logic được gọi là tối thiểu hoá nếu như nó có số lượng số hạng ít nhất và số lượng
biến ít nhất.
Mục đích của việc tối thiểu hoá: Mỗi hàm logic có thể được biểu diễn bằng các biểu thức logic
khác nhau. Mỗi 1 biểu thức logic có một mạch thực hiện tương ứng với nó. Biểu thức logic

càng đơn giản thì mạch thực hiện càng đơn giản.
Có hai phương pháp để tối thiểu hoá hàm logic:
o Phương pháp đại số
o Phương pháp bìa Các-nô
1.4.1 Phương pháp đại số
1.4.1.1 Sử dụng các tính chất của đại số Boole
AB + A
B
= A
⇔
(A + B)(A +
B
) = A
A + AB = A
⇔
A(A +B) = A
A +
A
B = A + B
⇔
A(
A
+ B) = AB
CM:
AB + A
B
= A(B +
B
) = A.1 = A
A + AB = A(1 +B) = A.1 = A

A +
A
B = (A +
A
)(A + B)
= 1(A +B)
= A + B
1.4.1.2 Quy tắc tối thiểu hoá
Sử dụng phương pháp nhóm số hạng
VD:
F(A,B,C,D) = ABC + AB
C
+ A
B
CD
= AB(C +
C
) + A
B
CD
= AB + A
B
CD
= A(B +
B
CD)
= A(B + CD)
= AB + ACD
Thêm 1 số hạng đã có vào biểu thức:
F(x,y,z) = xyz +

x
yz + xy
z
+ x
y
z
= xyz +
x
yz + xyz

+ xy
z
+ xyz + x
y
z
= yz + xy + xz
Loại bỏ đi số hạng thừa
F(A,B,C) = AB +
B
C + AC
17
⇒
AC là số hạng thừa
Ta có:
F = AB +
B
C + AC (B +
B
)
= AB +

B
C

+ ACB + AC
B
= AB + ABC +
B
C + A
B
C
= AB(1 + C) +
B
C(1 + A)
= AB +
B
C
1.4.2 Phương pháp sử dụng Bìa Các-nô
1.4.2.1 Quy tắc lập bìa Các-nô
2 ô liền kề nhau chỉ sai khác nhau 1 giá trị của 1 biến (tương ứng với tổ hợp biến khác nhau 1
giá trị)
Bìa Các-nô có tính không gian
a. Bìa Các-nô dành cho 2 biến:
B
A
0 1
0
1
b. Bìa Các-nô dành cho 3 biến:

BC

00 01 11 10
0
1
18
A
B
C
c. Bìa Các-nô dành cho 4 biến:

CD
00 01 11 10
00
01
11
10
1.4.2.2 Quy tắc nhóm:
Quy tắc sau phát biểu cho kết quả nhóm ở dạng tuyển chính quy. Muốn kết quả nhóm ở
dạng hội chính quy thì phải chuyển tương ứng.
Ta nhóm các ô liền kề mà giá trị của hàm cùng bằng 1 lại với nhau, sao cho số lượng các ô
trong nhóm là lớn nhất có thể được, đồng thời số lượng ô trong nhóm phải là luỹ thừa của 2 (1,
2, 4, 8, 16…) và hình dạng của nhóm phải là hình chữ nhật hoặc vuông.
Số lượng ô trong nhóm liên quan đến số lượng biến có thể loại bỏ đi được.
o Nhóm có 1 ô: không loại được biến nào
o Nhóm có 2 ô: loại được 1 biến
o Nhóm có 4 ô: loại được 2 biến
o Nhóm có 8 ô: loại được 3 biến
o Nhóm có 2
n
ô: loại được n biến
Biến nào nhận được giá trị ngược nhau trong nhóm thì biến đó sẽ bị loại.

Khi nhóm thì các nhóm có thể trùng nhau một vài phần tử nhưng không được trùng hoàn toàn
và phải nhóm hết các ô bằng 1.
Số lượng nhóm chính bằng số lượng số hạng sau khi đã tối thiểu hoá (mỗi nhóm tương ứng với
1 số hạng).
VD: Cho hàm logic:
F (A,B,C) =
A
B
C +
A
B
C
+ A
B
C
+ A
B
C + ABC + AB
C

BC
00 01 11 10
0 0 1 0 1
19
1 1 1 1 1
VD: Cho hàm logic:
F(A,B,C,D) =
A
B
C

D + A
B
C
D +
A
B
C
D
+ ABC
D
+ AB
C
D + AB
C
D
+
A
BC
D
+ A
B
C
D
Biểu diễn hàm bằng bìa Cacno, ta có:

CD
00 01 11 10
00 0 1 0 1
01 0 0 0 1
11 1 1 0 1

10 0 1 0 1
F =
DCBCABDC ++
1.4.2.3 Rút gọn dùng bìa Các-nô cho các trường hợp không xác định
Ta mới chỉ xét giá trị của hàm là xác định. Tuy nhiên có thể xảy ra trường hợp ứng với tập hợp
biến nào đó, ta không sử dụng, khi đó, giá trị của hàm là không xác định tại tổ hợp biến đó.
Nếu xác định, giá trị của hàm chỉ là 0 hoặc 1
Khi tối thiểu hóa bằng bìa Các-nô, ta vẫn nhóm bình thường, và có thể nhóm kèm các ô 1 với
các ô không xác định. Tuy nhiên, không được có nhóm nào chỉ có toàn các ô không xác định,
vì nếu không sẽ được biểu thức không tối thiểu.
Với các ô không xác định, ta kí hiệu –
Chú ý: Không cần nhóm hết các ô không xác định, chỉ cần nhóm hết các ô bằng 1 và sao cho
nhóm càng lớn và số nhóm càng ít càng tốt.
VD:

CD
00 01 11 10
00 1 1
01 1 1
11 - - - -
10 - -
20
1.5 Các phương pháp thực hiện hàm logic
Thành phần cơ bản cấu thành máy tính và các mạch số khác là các phần tử logic.
Phần tử logic có khả năng suy luận, đưa ra các quyết định ở mức độ đơn giản. Có 3 loại phần tử
logic cơ bản:
o AND
o OR
o NOT.
Một phần tử logic thưc hiện chức năng rất đơn giản nhưng việc kết nối nhiều phần tử logic lại

với nhau thì lại tạo thành mạch lớn và thực hiện được những chức năng phức tạp.
Mạch thực hiện của một phần tử logic là mạch điện tử thực hiện chức năng của phần tử logic
đó.
1.5.1 Thực hiện phần tử hoặc, và dùng diode.
Ký hiệu diode
Chức năng: cho dòng điện đi qua theo 1 chiều từ A đến K.
Hoạt động:
o Nếu U
A
> U
K
, I
AK
> 0, diode làm việc ở chế độ Thông
o Nếu U
A
≤ U
K
, I
AK
= 0, diode làm việc ở chế độ Tắt
 Xét mạch:

Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lượt là 0
v
và 5
v
vào 2 đầu
vào A và B, sau đó đo điện áp tại đầu ra S. Ta được:
21

U
A
U
B
U
S
A B S
0 0 0 D
A
, D
B
tắt 0 0 0
0 5 5 D
A
tắt, D
B
thông
→
0 1 1
5 0 5 D
A
thông, D
B
tắt 1 0 1
5 5 5 D
A
, D
B
thông 1 1 1
Ta có: S = A + B

Kết luận: Đây là mạch thực hiện phần tử hoặc hai đầu vào sử dụng diode.
 Xét mạch:
Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lượt là 0
v
và 5
v
vào 2 đầu
vào A và B, sau đó đo điện áp tại đầu ra S. Ta được:
U
A
U
B
U
S
A B S
0 0 0 D
A
, D
B
thông 0 0 0
0 5 0 D
A
thông, D
B
tắt
→
0 1 0
5 0 0 D
A
tắt, D

B
thông 1 0 0
5 5 5 D
A
, D
B
tắt 1 1 1
Ta có: S = A . B
Kết luận: Đây là mạch thực hiện phần tử và hai đầu vào sử dụng diode.
1.5.2 Mạch thực hiện phần tử đảo dùng transistor
Có 2 loại transistor:
o NPN
o PNP
22
Transistor có 3 cực:
o B: Base – cực gốc
o C: Collector – cực góp
o E: Emitter – cực phát
Chức năng: Dùng để khuếch đại (thông) dòng I
C
bằng việc điều khiển dòng I
B
.
Hoạt động:
o I
B
= 0, Transistor làm việc ở chế độ Không khuếch đại (tắt), I
C
= 0.
o I

B
> 0, Transistor làm việc ở chế độ Khuếch đại (thông), I
C
= β I
B
, trong đó,
β là hệ số khuếch đại.
 Xét mạch:
Giả sử lấy TTL làm chuẩn cho hoạt động của mạch, ta đặt điện áp lần lượt là 0
v
và 5
v
vào đầu
vào A và chọn R
b
đủ nhỏ sao cho T thông bão hòa, sau đó đo điện áp tại đầu ra S. Ta được:
U
A
U
S
A S
0 5 T tắt
→
0 1
5 0 T thông 1 0
Ta có: S =
A
Kết luận: Đây là mạch thực hiện phần tử đảo một đầu vào sử dụng transistor.
23
24

Các mạch tổ hợp
Bài giảng số 1
 Thời lượng: 10 tiết.
 Tóm tắt nội dung :
 Khái niệm về mạch số học
 Xây dụng bộ mã hóa, giải mã
 Xây dựng bộ phân kênh, chọn kênh (Mux-Demux)
 Các mạch số học : cộng, trừ, nhân, chia, so sánh
1.6 Khái niệm:
Hệ thống số (hệ thống logic) gồm 2 loại:
o Hệ tổ hợp
 Hệ tổ hợp là hệ mà tín hiệu ra chỉ phụ thuộc vào tín hiệu vào tại
thời điểm hiện tại.
 Hệ tổ hợp còn được gọi là hệ không nhớ
 Hệ tổ hợp chỉ cần thực hiện bằng những phần tử logic cơ bản
o Hệ dãy
 Hệ dãy là hệ mà tín hiệu ra không chỉ phụ thuộc tín hiệu vào tại thời
điểm hiện tại mà còn phụ thuộc vào quá khứ của tín hiệu vào.
 Hệ dãy còn được gọi là hệ có nhớ
 Mạch thực hiện của hệ dãy bắt buộc phải có các phần tử nhớ. Ngoài
ra còn có thể có thêm các phần tử logic cơ bản.
Nguyên tắc:
1 hệ tổ hợp phức tạp có thể thực hiện bằng cách mắc các phần tử logic cơ bản theo nguyên tắc
như sau :
o Đầu ra của một phần tử logic có thể nối vào một hoặc nhiều đầu vào của
các phần tử logic cơ bản khác.
o Không được nối trực tiếp 2 đầu ra của 2 phần tử logic cơ bản lại với nhau.
25