thiết kế đồng hồ điện tử bao gồm bộ vi xử lý AT89S52 kết hợp với các IC giải mã 74LS138, hiển thị bằng LED 7 thanh với nguồn cung cấp là 5V

GVHD: Thầy giáo PHẠM CÔNG CẢNH
A. LỜI MỞ ĐẦU
Trong những thập niên cuối thế kỷ 20, kỹ thuật điện tử đã liên tục có
những tiến bộ vượt bậc, đặc biệt là trong kỹ thuật chế tạo vi mạch điện tử.
Sự ra đời và phát triển nhanh chóng của kỹ thuật điện tử mà đặc trưng là kỹ
thuật vi xử lý đã tạo ra một bước ngoặt quan trọng trong sự phát triển của
khoa học tính toán và xử lý thông tin, nó ảnh hưởng quyết định đến con
đường “tin học hoá” xã hội, tức là con đường mà thông tin đã và đang trở
thành lực lượng sản xuất trực tiếp trong nền sản xuất của kỷ nguyên tới.
Năm 1970, công ty Intel cho ra đời bộ vi xử lý đầu tiên, có tên gọi là
Intel – 4004, nhằm đáp ứng nhu cầu cần thiết của một công ty kinh doanh là
hãng truyền thông BUSICOM. Intel – 4004 là kết quả một ý tưởng quan
trọng trong sự phát triển kỹ thuật vi xử lý số. Đó là một kết cấu logic mà có
thể thay đổi chức năng của nó bằng chương trình ngoài chứ không phát triển
theo hướng một cấu trúc chỉ thực hiện một số chức năng nhất định như trước
đây. Do khả năng mềm dẻo hoá trong các thao tác của mình, năm 1970 Intel
– 4004 đã trở thành bộ vi xử lý đầu tiên trên thị trường thế giới. Intel - 4004
là bộ vi xử lý 4 bits song song, được chế tạo theo quy trình công nghệ MOS
kênh cảm ứng loại P. Thời gian tối thiểu để thực hiện một lệnh là 10,8µs.
Năm 1972, hãng Intel cho xuất xưởng bộ vi xử lý có tên gọi là Intel – 8008.
Kiểu này vẫn được chế tạo theo công nghệ PMOS nhưng là laọi 8 bits song
song. Bộ vi xử lý này là CPU của máy tính MICRAL do Pháp chế tạo. Đến
đây, hàng loạt các hãng điện tử nổi tiếng hàng đầu của hế giới như National,
Rockwell, … đã nhanh chóng đi vào công nghệ sản xuất và chế tạo các bộ vi
xử lý.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
1
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Năm 1974, hãng Intel cho ra đời bộ vi xử lý 8080 – 8 bits song song
được chế tạo theo công nghệ NMOS với thời gian thực hiện một lệnh là 2µs,
đã đánh dấu một bước tiến lớn trên con đường làm chủ tốc độ xử lý tin của

kỹ thuật điện tử hiện đại. Các hãng khác cũng cho ra đời những bộ vi xử lý
có tín năng tương ứng: 6800 (Motorola), 8080 (Texas Intrusment), …Năm
1978, laọi 8080 được cải tiến thành loại 8085. Lúc này đã xuất hiện những
máy tính mini sử dụng các bộ vi xử lý nói trên. Theo đà đó các thông số cơ
bản của bộ vi xử lý ngày càng cải thiện: tốc độ nagỳ càng cao (các bộ vi xử
lý hiện đại của Intel đã đạt tới tốc độ 500 – 800 MHz), độ rộng kênh thông
tin ngày càng lớn (các bộ vi xử lý hiện đại của Intel có kênh dữ liệu 16/32/64
bit). Điều đó đã giúp cho bài toán thiết kế các hệ vi xử lý chuyên dụng với
tính năng rộng lớn trở nên dễ dàng hơn.
Một hệ vi xử lý được thiết kế tối thiểu bao gồm một bộ vi xử lý (đây
là khối điều khiển trung tâm), một bộ nhớ RAM, một bộ nhớ cố định ROM
và các cổng vào ra số liệu cùng những thiế bị ngoại vi cần thiết. Một hệ vi
xử lý tối đa khôngcó giới hạn về số lượng thành phần, về chức năng thực
hiện và về quy mô ứng dụng.
Ngày nay, những ứng dụng của vi điều khiển đã đi sâu vào đời sống
sinh hoạt và sản xuất của con người, là một phần tất yếu không thể thiếu
trong đời sông hiện đại. Thế kỷ 21 được xem là thế kỷ của khoa học công
nghệ, là thế kỷ mà máy móc được thiết kế và lập trình một cách tự động để
thay thế các hoạt động của con người trong sản xuất, cũng như để phục vụ
các công việc trong sinh hoạt. Trong một cuộc sống mang tính tự động hoá
cao thì các mạch vi xử lý như là một công cụ đắc lực, quan trọng , hỗ trợ cho
con người thực hiện nhu cầu ngày càng cao và càng hoàn thiện của mình.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
2
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Đang là sinh viên ngồi trên ghế nhà trường, cơ hội tiếp cận, học tập
những công nghệ tiên tiến, hiện đại chưa nhiều, nên trong quá trình tự học
và nghiên cứu, nhóm chúng em đã cố gắng tìm hiểu về bộ vi xử lý, cũng như
các ứng dụng của nó trong các hệ vi xử lý.
Với những gì nghiên cứu được, nhóm chúng em đã làm thực hành ứng

dụng thông qua việc thiết kế đồng hồ điện tử. Cấu trúc chính của đồng hồ
điện tử bao gồm bộ vi xử lý AT89S52 kết hợp với các IC giải mã 74LS138,
hiển thị bằng LED 7 thanh với nguồn cung cấp là 5V.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
3
GVHD: Thầy giáo PHẠM CÔNG CẢNH
B. NỘI DUNG
I. Giới thiệu về họ vi xử lý 8051
1.1. Tóm tắt lịch sử họ vi xử lý 8051
Vào năm 1981, hãng Intel giới thiệu một số bộ vi điều khiển được gọi
là 8051. Bộ vi điều khiển này có 128 byte RAM, 4K byte ROM trên chíp,
hai bộ định thời, một cổng nối tiếp và 4 cổng (đều rộng 8 bit) vào ra tất cả
được đặt trên một chíp. Lúc ấy nó được coi là một “hệ thống trên chíp”. Vi
xử lý 8051 là một bộ xử lý 8 bit có nghĩa là CPU chỉ có thể làm việc với 8
bit dữ liệu tại một thời điểm. Dữ liệu lớn hơn 8 bit được chia ra thành các dữ
liệu 8 bit để cho xử lý. Vi xử lý 8051 có tất cả 4 cổng vào – ra I/O, mỗi cổng
rộng 8 bit. Mặc dù 8051 có thể có một ROM trên chíp cực đại là 64KB,
nhưng các nhà sản xuất lúc đó đã cho xuất xưởng chỉ với 4KB ROM trên
chíp.
Vi xử lý 8051 đã trở nên phổ biến sau khi Intel cho phép các nhà sản
xuất khác sản xuất và bán bất kỳ dạng biến thể nào của 8051 mà họ thích với
điều kiện họ phải để lại mã tương thích với 8051. Điều này dẫn đến sự ra đời
nhiều phiên bản của 8051 với tốc độ khác nhau và dung lượng ROM trên
chíp khác nhau được bán bởi hơn nửa các nhà sản xuất. Điều này quan trọng
là mặc dù có nhiều biến thể khác nhau của 8051 về tốc độ và dung lượng
nhớ ROM trên chíp nhưng tất cả chúng đều tương thích với 8051 ban đầu về
các lệnh. Điều này có nghĩa là nếu ta viết chương trình của mình cho một
phiên bản nào đó thì nó cũng sẽ chạy với mọi phiên bản bất kỳ khác mà
không phân biệt nó từ hãng sản xuất nào.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ

4
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Hình 1. Bố trí bên trong của khối 8051
1.2. Các thành viên khác của họ 8051
a. Bộ vi điều khiển 8052:
Bộ vi điều khiển 8052 có tất cả các đặc tính chuẩn của 8051 ngoài ra nó
còn có thêm 128 byte RAM và một bộ định thời. Nó cũng có 8KB ROM trên
chíp thay vì 4KB như 8051.
b. Bộ vi điều khiển 8031:
Chíp 8031 thường được coi là 8051 không có ROM trên chíp vì nó có
0KB ROM trên chíp. Để sử dụng chíp này ta phải bổ sung ROM ngoài cho
nó. ROM ngoài phải chứa chương trình được chứa trong ROM trên chíp bị
giới hạn bởi 4KB, còn ROM ngoài chứa chương trình được gắn vào 8031 thì
có thể lớn hơn 64KB. Khi bổ sung cổng, chư vậy chỉ còn hai cổng để thao
tác. Để giải quyết vấn đề này ta có thể bổ sung cổng vào ra cho 8031.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
5
GVHD: Thầy giáo PHẠM CÔNG CẢNH
c.Các bộ vi điều khiển 8051 từ các hãng khác nhau:
- Bộ vi điều khiển 8751:
Chíp 8751 chỉ có 4KB bộ nhớ UV-EPROM trên chíp. Sử dụng chíp này
để phát triển yêu cầu truy nhập đến một bộ đốt PROM cũng như bộ xoá UV-
EPROM để xoá nội dung của bộ nhớ UV-EPROM bên trong trước khi ta có
thể lập trình lại nó. Do một thực tế là ROM trên chíp đối với 8751 là
UV-EPROM nên cần phải mất 20 phút để xoá đi trước khi nó có thể lập
trình trở lại.
- Bộ vi điều khiển AT89C51:
Chíp 8951 có ROM trên chíp ở dạng bộ nhớ Flash. Điều này là lý tưởng
đối với những phát triển nhanh vì bộ nhớ Flash có thể được xoá trong vài
giây trong tương quan so với 20 phút hoặc hơn mà 8751 yêu cầu. Vì lý do

này mà AT89C51 dùng để phát triển một hệ thống dựa trên bộ vi điều khiển
yêu cầu một bộ đốt ROM mà có hổ trợ bộ nhớ Flash. Tuy nhiên lại không
yêu cầu xoá ROM.
Hình 2. Các phiên bản của 8051 từ Atmel ( Flash Rom)
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
6
GVHD: Thầy giáo PHẠM CÔNG CẢNH
II. Các thành phần của mạch đồng hồ điện tử
2.1. Vi điều khiển AT89S52
2.1.1. Tổng quan về vi điều khiển AT89S52
AT89S52 là một vi điều khiển 8 bit họ CMOS có công suất thấp, hiệu
suất cao với 8k bytes bộ nhớ Flash có thể lập trình trong hệ thống.
Cấu trúc ở dạng sơ đồ khối tổng quát:
 Cấu trúc bus
Bus địa chỉ của họ vi điều khiển 8051 gồm 16 dường tín hiệu ( thường gọi
là bus địa chỉ 16 bit ). Với số lượng bít địa chỉ như trên, không gian
nhớ của chip được mở rộng tối đa 65536 địa chỉ. Bus dữ liệu của
họ vi điều khiển 8051 gồm 8 đường tín hiệu ( thường gọi là bus dữ
liệu 8 bit ) vì thế 8051 là họ vi điều khiển 8 bit. Với độ rộng của bus dữ
liệu như vậy,các chip của họ 8051 có thể xử lý các nguồn dữ liệu 8 bit trog
một chu kỳlệnh, nếu lớn hơn 8 bít thì dc chia thành nhiều dữ liệu 8 bit để xử
lý.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
7
GVHD: Thầy giáo PHẠM CÔNG CẢNH
 CPU ( Central Processing Unit )
CPU là đơn vị xử lý trung tâm, đó là bộ não của toàn bộ hệ thống vi
điện tử được tích hợp trên chip vi điều khiển. CPU ca cấu tạo
chính làmột đơn vị xử lý số học và logic ALU ( Arithmethic Logic
Unit ) là nơithực hiện tất cả các phép toán số học và phép logic cho quá

trình xử lý.
 Bộ nhớ chương trình ( Program Memory )
Không gian bộ nhớ chương trình của AT89 là 64K , tuy nhiên hầu hết
các vi điều khiển AT89 trên thị trường chỉ tích hợp sẵn trên
chip mộtlượng bộ nhớ chương trình nhất định và chiếm dải địa chỉ từ
0000h trở đi. AT89s52 có 4k bộ nhớ chương trình loại Flash tích
hợp sẵn bên trong chip. Đây là bộ nhớ cho phép ghi/xóa
nhiều lần. Bộ nhớ chương trình được dùng để chứa mã chương trình
nạp vào chip. Mỗi lệnh được mã hóa bởi một hoặc vài byte, dung lượng
của bộ nhớ chương trình phản ánh số lượng lệnh mà bộ nhớ có
thể chứa được. bộ nhớ đầu tiên của bộ nhớ chương trình là
0x0000 chính là địa chỉ RESET của 8051. Ngay sau khi reset (do
tắt/bật nguồn, do mức điện áp tại chân reset bị kéo lên 5V …), CPU
sẽ chảy đến thực hiện lệnh dặt tại địa chỉ này trước tiên, luôn luôn
là như vậy, phần còn trống trong không gian chương trình không
được d ù n g . N ế u m u ố n m ở r ộ n g b ộ n h ớ c h ư ơ n g t r ì n h t a
p h ả i d ù n g b ộ nh ớ ngoài. Khi dùng bộ nhớ ngoài thì bộ nhớ
trong của chip sẽ không được dùng nữa và nó chiếm dải địa chỉ ngay từ
0x0000.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
8
GVHD: Thầy giáo PHẠM CÔNG CẢNH
 Bộ nhớ dữ liệu ( Data Memory )
8051 có bộ nhớ dữ liệu là 64k địa chỉ, đó cũng là dung lượng bộ
nhớ dữ liệu lớn nhất trong họ 8051. Đây chính là nơi chứa các biến trung
gian trong quá trình chip hoạt động.
Đối với các chip có bộ nhớ SRAM 128 byte thì địa chỉ của các
byte SRAM này được đánh số từ 00H đến 7FH. Đối với các chip có
bộnhớ SRAM 256 byte thì địa chỉ của các byte trong SRAM được đánh
sốtừ 00H đến FFh. SRAM có địa chỉ từ 00H – 7FH là vùng RAM

thấp vàphần có địa chỉ từ 80H – FFH là vùng RAM cao.
 Cổng vào/ra song song (I/O Port)
8051 có 4 cổng vào/ra song song là P0, P1, P2, P3. Tất cả các cổng này đều
là cổng vào/ra cả hai chiều 8 bit. Các bit của mỗi cổng là một chân
trên chip, như vậy mỗi cổng sẽ có 8 chân trên chip.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
9
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Cổng P0 không có điện trở treo cao bên trong, mạch lái tạo mức cao
chỉ có khi sử dụng cổng này với tính năng là bus dồn kênh địa chỉ/dữ liệu.
như vậy với chức năng ra thông thường thì P0 là cổng ra còn
vớichức năng vào thì P0 là cổng vào cao trở. Nếu muốn sử
dụng P0 làmcổng vào/ra thông thường ta phải thêm điện trở bên ngoài. Giá
trị điện trở bên ngoài thường là 4k – 10k. Các cổng P1, P2, P3 đều có
điện trở bên trong, do đó có thể dùngvới các chức năng cổng vào/ra
thông thường mà không cần thêm điện trở ngoài. Thực chất điện trở bên
ngoài các FET không phải điện trở tuyến tính thông thường nhưng
khả năng tạo dòng ra của mạch lái khi đầu ra ở mức cao ( hoặc khi là
đầu vào ) rất nhỏ, chỉ khoảng 100 micro Ampe.
 Cổng vào ra nối tiếp ( Serial Port )
Cổng này thường chỉ được sử sụng khi giao tiếp với máy tính
hoặc giao tiếp với vi điều khiển khác. Cổng nối tiếp có hai thanh
ghi SCON, SBUF và PCON. Thanh ghi PCON không định địa chỉ bit
và có bít 7 là SMOD quy định tốc độ truyền của cổng nối tiếp
(tốc độ gấp đôi nếu SMOD = 1 và không gấp đôi nếu SMOD=0).
 Ngắt ( Interrupt)
8051 chỉ có một số ít các nguồn ngắt hay gọi là nguyên nhân
ngắt. Mỗi ngắt có một vector ngắt riêng đó là một địa chỉ cố định nằm
trong bộ nhớ chương trình. Khi sảy ra ngắt thì CPU sẽ tự động
chuyển đến thực hiện lệnh tại địa chỉ này.

Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
10
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
11
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Để cho phép một ngắt ngoài thì bit tương ứng với ngắt đó và
bit EA phải được đặt bằng 1. Thanh ghi IE là thanh định địa chỉ bit
nên có thể dùng các lệnh tác động bit để tác động riêng lẻ lên từng bit mà
không làm anh hưởng đến các giá trị bit khác. Cờ ngắt hoạt
động độc lập với việc cho phép ngắt, điều đó có nghĩa là cờ ngắt sẽ tự
động đặt lên bằng 1 khi có sự kiện gây ngắt sảy ra bất kể sự kiện đó
có được cho phép ngắt hay không. Do vậy, trước khi cho phép một
ngắt ta nên xóa cờ ngắt đó để đảm bảo sau khi cho phép các sự
kiện gây ngắt trong quá khứ không thể gây ngắt nữa. 8051 có hai ngắt
ngoài là INT0 và INT1. Ngắt ngoài được hiểu là ngắt được gây ra bởi
sự kiện mức logic 0 ( mức điện áp thấp gần về 0V ) hoặc sườn xuống
( sự chuyển mức điện áp từ mức cao về mức thấp ) sảy ra ở chân
ngắt tương ứng (P3.2 với ngắt ngoài 0 và P3.3 với ngắt ngoài 1). Việc
lựa chọn kiểu ngắt được thực hiện bằng các bit IT
(InterruptType) nằm trong thanh ghi TCON. Đây là thanh ghi
điều khiển timer nhưng 4 bit LSB ( bit 0 - 3) được dùng cho các ngắt
ngoài.
Khi ITx = 1 thì ngắt ngoài tương ứng được chọn kiểu là ngắt theo
sườn xuống, ITx = 0 thì ngắt theo mức thấp. Các bit IE là các bit cờ ngắt
ngoài chỉ có tác dụng trong trường hợp ngắt theo sườn xuống, khi
kiểu ngắt theo sườn xuống được chọn thì ngắt sẽ sảy ra duy nhất
một lần khi có sườn xuống của tín hiệu, sau đó khi tín hiệu ở mức thấp
hoặc sườn lên hay ở mức cao cũng không sảy ra ngắt cho đến khi có
sườn xuống tiếp theo. Cờ ngắt IE sẽ có khi có sườn xuống và tự

động bị xóa khi CPU bắt đầu xử lý ngắt. Nếu kiểu ngắt ở mức thấp
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
12
GVHD: Thầy giáo PHẠM CÔNG CẢNH
được chọn thì ngắt sẽ xảy ra bất kỳ khi nào tín hiệu tại chân
ngắt ở mức thấp và cờ ngắt IE không được sử dụng. Thông thường
thì người ta chọn ngắt theo sườn xuống.
 Bộ định thời/ bộ đếm (Timer/Counter)
AT89S52 có 3 bộ định thời 16 bit là Timer0, Timer1, Timer2. Giá trị đếm
max là 65536. Các bộ định thời hoạt động độc lập với nhau. Sau khi cho
phép hoạt động thì cứ có thêm một xung tại đầu vào đếm thì giá trị
của Timer tăng thêm một đơn vị. Khi tăng đến giá trị max thì
timer tự động được đưa về giá trị min (thông thường min=0). Sự
kiện gọi là tràn timer và có thể gây ra ngắt nếu tràn timer được cho phép (
bit ETx=1). Việc cho Timer hoạt động hay dừng được thực
hiện bởi các bít TR trong thanh ghi TCON ( đánh địa chỉ từng bit).
TRx = 1 thì Timer hoạt động, TRx = 0 thì Timer không hoạt động dù vẫn
có xung vào. Khi dừng đếm, giá trị của timer giữ nguyên.
Các bit TFx là các cờ báo tràn của timer, khi sự kiện tràn
xảy ra cờ tràn sẽ tự động được đặt bằng 1 và nếu ngắt tràn timer
được cho phép thì ngắt sẽ xảy ra. Khi CPU xử lý ngắt tràn timer cờ ngắt
TFx tương ứng sẽ tự động được xóa băng phần mềm. Giá trị đếm
16 bit của timer được lưu trong thanh ghi THx ( byte cao) và
thanh TLx ( byte thấp ). Hai thanh ghi nàycó thể ghi đọc bất kỳ lúc nào.
Tuy nhiên nên dừng timer (TRx = 0) trước khi ghi/đọc các thanh ghi
chứa giá trị đếm. các timer có thể hoạt động theo nhiều chế độ
được quy đinh bởi các bit trong thanh TMOD. Để xác định thời gian người
ta chọn nguồn xung nhịp (clock) đưa vào đếm trong timer là xung
nhịp bên trong( dành cho CPU). Nguồn xung clock này thường có
tần số ổn định, do đó từ số đếm của timer ta có thể xác định thời gian

Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
13
GVHD: Thầy giáo PHẠM CÔNG CẢNH
thực. Để đếm các sự kiện bên ngoài ta chọn xung vuông để đưa vào
timer (0V/5V). Các tín hiệu này sẽ được nối với các bit cổng
dồn kênh thêmcác tính năng T0/T1/T2. Khi có sự thay đổi mức
xung thì timer sẽ tăng t h ê m m ộ t đ ơ n v ị c h o đ ế n l ú c t r à n . V à
l ú c n à y n g ư ờ i t a g ọ i t i m e r l à counter.
2.1.2. Sơ đồ chân
Vi xử lý AT89S52 có 40 chân thì có 32 chân dành cho các cổng P0, P1, P2
và P3 với mỗi cổng có 8 chân. Các chân còn lại được dành cho nguồn Vcc,
đất GND, các chân giao động XTAL1 và XTAL2, tái lập RST, cho phép
chốt địa chỉ ALE, truy cập được địa chỉ ngoài
EA
, cho phép cất chương
trình
PSEN
.
- Chân Vcc: Chân số 40 là Vcc cấp điện áp nguồn cho chíp. Nguồn điện áp
là 5V.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
14
GVHD: Thầy giáo PHẠM CÔNG CẢNH
- Chân GND: Chân số 20 là GND, nối đất.
- Chân XTAL1 và XTAL2 : Vi xử lý AT89S52 có một bộ dao động trên
chíp nhưng nó yêu cầu có một xung đồng hồ ngoài để chạy nó. Bộ giao động
thạch anh thường xuyên nhất được nối với các chân đầu vào XTAL1 (chân
19) và XTAL2 (chân 18). Bộ giao động thạch anh được nối với thạch anh
cần có hai tụ điện giá trị 22pF. Một phía của tụ điện được nối xuống đất.
- Chân RST

Chân số 9 là chân tái lập RESET. Nó là một đầu vào và có mức tích cực cao
(bình thường ở mức thấp). Khi cấp xung cao tới chân này thì bộ vi điều
khiển sẽ tái lập và kết thúc mọi hoạt động. Khi kích hoạt tái bật nguồn sẽ
làm mất mọi giá trị trên thanh ghi.
- Chân
EA
:
Các thành viên của họ 8051 đều có ROM trên chíp lưu cất chương trình.
Trong các trường hợp như vậy thì chân
EA
được nối với Vcc. Đối với
những họ không có bộ nhớ ROM thì mã chương trình được lưu cất trên bộ
nhớ ROM ngoài và chúng được nạp cho chíp. Do vậy đối với những loại này
thì chân
EA
phải đượ nối đất để bảo rằng mã chương trình được cất ở ngoài.
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
15
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Chân
EA
có nghĩa là truy cập ngoài, là chân số 31. Nó là một chân đầu vào
và phải được nối với Vcc hoặc GND.
- Chân
PSEN
:
Đây là chân đầu ra cho phép cất chương trình trong hệ thống. Với những
chíp chương trình được cất ở bộ nhớ ROM ngoài thì chân này được nối tới
chân OE của ROM.
- Chân ALE:

Chân này cho phép chốt địa chỉ, ALE là chân đầu ra và được tích cực cao.
- Cổng P0 :
Cổng 0 chiếm tất cả 8 chân (từ 32 đến 39). Nó có thể được dùng như cổng
đầu ra, để sử dụng các chân cổng 0 vừa làm đầu ra , vừa làm đầu vào thì mỗi
chân phải được nối tới môt điện trở kéo bên ngoài 10kΩ. Điều này là do
thực tế cổng P0 là một màng mở khác với cổng P1, P2 và P3.
- Cổng P1 :
Cổng P1 cũng chiếm tất cả 8 chân ( từ chân 1 đến 8), nó có thể được sử dụng
như đầu vào hoặc đầu ra. So với cổng P0 thì cổng này không cần đến điện
trở kéo vì nó đã có các điện trở kéo bên trong. Trong quá trình tái lập thì
công P1 được cấu hình như một cổng đầu ra. Để biến cổng P1 thành đầu vào
thì nó phải được lập trình bằng cách ghi 1 đến tất cả các bit của nó.
AT89S52 có chức năng nạp ISP qua các cổng P1.5, P1.6, P1.7.
- Cổng P2 :
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
16
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Cổng P2 cũng chiếm 8 chân ( từ chân 21 đến 28), nó có thể được sử dụng
như đầu vào hoặc đầu ra giống như cổng P1, cổng P2 cũng không cần điện
trở kéo vì nó đã có các điện trở kéo bên trong. Khi tái lập, cổng P2 được cấu
hình như một cổng đầu ra. Để tạo cổng P2 như đầu vào thì nó phải được lập
trình bằng cách ghi số 1 với tất cả các chân của nó.
Trong hệ thống chíp có bộ nhớ ROM thì P2 được sử dụng như đầu ra đơn
giản. Tuy nhiên trong hệ thống chíp cần bộ nhớ ROM ngoài thì cổng P2 phải
được dùng cùng với P0 để tạo ra địa chỉ 16 bit đối với bộ nhớ ngoài. Vì các
loại chíp này có khả năng trung cập 64 KB bộ nhớ ngoài, nó cần một địa chỉ
16 bit. Trong khi P0 cung cấp 8 bit thấp từ A1 – A7. Công việc của P2 là
cung cấp các bit địa chỉ cao từ A8 – A15.
- Cổng P3 :
Cổng P3 chiếm tổng cộng 8 chân (từ chân 10 đến chân 17). Nó có thể được

sử dụng như đầu vào hoặc đầu ra. Cổng P3 cũng không cần điện trở kéo.
Mặc dù cổng P3 được cấu hình như một đầu ra khi tái lập, nhưng đây không
phải là cách nó được sử dụng phổ biến nhất. Cổng P3 có chức năng bổ sung
là cung cấp một số tín hiệu quan trọng đặc biệt chẳng hạn như ngắt.
Các bit P3.0 và P3.1 được dùng cho các tín hiệu nhận và phát dữ liệu trong
truyền thông dữ liệu nối tiếp. Các bit P3.2 và P3.3 được dùng cho các ngắt
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
17
GVHD: Thầy giáo PHẠM CÔNG CẢNH
ngoài. Các bit P3.4 và P3.5 được dùng cho các bộ định thêm 0 và 1. Các bit
P3.6 và P3.7 được cấp cho tín hiệu ghi và đọc các bộ nhớ ngoài được nói tới
trong các chíp không có bộ nhớ ROM trên chíp.
2.2. IC 74LS138
Đây là bộ giải mã 3 bit thành 8 đường loại vi mạch hay mạch có 3 ngõ
vào và 8 ngõ ra, còn được gọi là mạch giải mã nhị phân sang octal (binary
to octal decoder) , với ngõ ra tích cực ở mức 1, 74LS138 có công dụng dịch
bit logic 0 từ trên xuống và từ dưới lên theo mã BCD. Nó hay được dùng để
hỗ trợ quét.
- Bảng chân trị:
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
18
GVHD: Thầy giáo PHẠM CÔNG CẢNH

- Sơ đồ nguyên lý
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
19
GVHD: Thầy giáo PHẠM CÔNG CẢNH
G1: là chân điều khiển đuợc dùng làm đường vào của dữ liệu (luôn ở mức
1). G2A, G2B: là hai tín hiệu điều khiển có chức năng cho phép dữ liệu
thông hay không thông ( cho phép thông khi G2A, G2B đồng thời ở mức

tích cực thấp tức là mức 0)Các chỉ số từ 0, 1, 2, 3 …, 7 của các kênh ra
tương ứng với tổ hợp các bít nhị phân ở lối vào điều khiển chọn kênh A, B,
C.
2.3. LED 7 thanh
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
20
GVHD: Thầy giáo PHẠM CÔNG CẢNH
2.3.1. Sơ đồ các chân hiển thị
2.3.2. Quy tắc giao tiếp với LED 7 thanh
III. Nguyên lý làm việc của mạch đồng hồ điện tử
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
21
GVHD: Thầy giáo PHẠM CÔNG CẢNH
Sơ đồ khối
Mạch gồm 5 khối chính:
- Khối nguồn
- Khối định thời
- Khối hiển thị
- Khối điều khiển
- Bàn phím
3.1. Khối nguồn
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
22
GVHD: Thầy giáo PHẠM CÔNG CẢNH
- J1: jack nguồn
- BR1: diode cầu, để chỉnh lưu điện áp đầu vào
- U1: 7805 – IC ổn áp với điện áp ra 5VDC, điện áp vào từ 6-35VDC
- C1: tụ lọc đầu vào U1
- C2, C3: tụ lọc đầu ra U1
- D1: đèn báo nguồn

- R31: điện trở hạn dòng cho D1
3.2. Khối định thời
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
23
GVHD: Thầy giáo PHẠM CÔNG CẢNH
- U3: DS1307 – IC đồng hồ thời gian thực lưu các giá trị thời gian (ngày,
tháng, năm, giờ, phút, giây), có giá trị đến năm 2100. DS1307 sử dụng giao
tiếp I2C (2 chân SCL và SDA).
- Thạch anh 32.768kHz để tạo dao động cho DS1307 hoạt động chính xác.
- Pin 3V cấp nguồn dự phòng.
- Chân SQW dùng để xuất xung vuông với tần số 1Hz, 4kHz, 8kHz, và
32kHz.
3.3. Khối hiển thị
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
24
GVHD: Thầy giáo PHẠM CÔNG CẢNH
- U3, U4: 74138 – IC chọn kênh, để chọn đầu ra tương ứng nhằm điều
khiển nguồn cho led 7 đoạn, mục đích dùng để quét led, với đầu vào
được điều khiển bởi 8051.
- Q1 Q14: transistor A1015, dùng để cấp nguồn cho led, được điều
khiển bới 74138
- R3,R5,R7, ,R29: điện trở hạn dòng
- R2,R4,R6, ,R28: điện trở hồi tiếp
- Led 7 đoạn: là led anode chung, anode được chọn bởi 74138, các chân
đầu vào tương ứng được điều khiển bởi 8051 để hiển thị số
3.4. Khối điều khiển
Nhóm 2 CNTT4_K2 MẠCH ĐỒNG HỒ ĐIỆN TỬ
25