họ vi điều khiển AT89C51

Đồ Án 2
Công Nghệ Điện Tử
 Thầy Trần Nguyên Bảo Trân



 !"#$

AT89C51 là phiên bản có Rom nằm trên Chip là bộ nhớ Flash.
Phiên bản này rất thích hợp cho các ứng dụng nhanh vì bộ nhớ Flash
có thể xóa được dữ liệu chỉ trong vài giây (chứ không phải 20 giây
như 8751). Dĩ nhiên là để dung AT89C51 cần có một bộ đốt ROM hỗ
trợ bộ nhớ Flash, xong lại không cần bộ xóa, bộ nhớ Flash được xóa
bằng bộ đốt PROM. Để tiện sử dụng, hiện nay hang Atmel đang
nghiên cứu một phiên bản mới của AT89C51 có thể lập trình qua cổng
COM của máy tính và như vậy sẽ không cần bộ đốt PROM

%&'(%)*%+,-#./$

Đặc điểm và chức năng hoạt động của họ IC MCS-51 hoàn toàn tương tự nhau. Ở đây giới thiệu
IC AT89C51 là một IC điều khiển do hang intel của Mỹ sản xuất, chúng có những đặc điểm như sau:

4KB EFROM bên trong

128 byte RAM nội

4 Port xuất nhập I/O 8 bit

Giao tiếp nối tiếp

64 KB cùng nhớ mã ngoài


64 KB vùng nhớ dữ liệu ngoài

Xử lý bit (hoạt động trên Bit đơn)

210 vị trí có thể định vị Bit

4 us cho hoạt động nhân, hoạt động chia

01',234#5

.671%839:;<=

Định nghĩa hệ vi xử lý:

Khả năng được lập trình để thao tác trên các dữ liệu mà không cần sự can thiệp của
con người.

Khả năng lưu trữ và phục hồi dữ liệu.
Tổng quát hệ vi xử lý gồm:

Phần cứng (hardware): các thiết bị ngoại vi để giao tiếp với con người.

Phần mềm (software):chương trình để xử lý dữ liệu.

CPU (Central Processing Unit): đơn vị xử lý trung tâm.

RAM (Random Access Memory): bộ nhớ truy xuất ngẫu nhiên.

Rom (Read Only Memory): bộ nhớ chỉ đọc.


Interface Circuitry: mạch điện giao tiếp.

Peripheral Devices (Input): các thiết bị ngoại vi (thiết bị nhập)

Peripheral Devices (Output): các thiết bị ngoại vi (thiết bị xuất).

Addressbus: bus địa chỉ.

Data bus: bus dữ liệu.

Control bus: bus điều khiển.

>?6@:;<=',23

CPU đóng vai trò chủ đạo trong hệ vi xử lý, nó quảnlý tất cả các hoạt động của hệ và thựchiện tất cả
các thao tác trên dữ liệu.

CPU là một vi mạch điện tử có độ tích hợp ca. Khi hoạt động CPU đọc mã lệnh được ghi dưới dạng
cácbit 0 và bit 1 từ bộ nhớ, sau đó nó sẽ thực hiện giải mã các lệnh này thành các dãy xung điều khiển
tương ứng với các thao táctrong lệnhđể điều khiển cáckhối khác thực hiện từng bước các thao tác đóvà
từ đó tạo ra các xung điều khiển cho toàn hệ.

IR/IP (Instruction Register/Intruction Pointer): thanh ghi lệnh/con trỏ lệnh.

PC (Program Counter): bộ đếm chươngtrình.

Instruction decode and control unit: đơn vị giải mã lệnh và điều khiển.

ALU (arithmetic and Logic Unit): đơn vị số học và logic.


Registers: Các thanh ghi.

Khi hoạt động CPU sẽ thực hiện liên tục 2 thao tác: tìm nạp lệnh và giãi mã - thực hiện lệnh.

Thao tác tìm nạp lệnh:

Nội dung của thanh ghi PC đượcCPU đưa lên bus địa chỉ.

Tín hiệu điều khiển đọc (Read) chuyển sang trạng thái tích cực.

Mã lệnh (Opcode) từ bộ nhớ được đưa lên bus dữ liệu.

Nội dung của thanh ghi PC tăng lên một đơn vị để chuẩn bị tìm nạp lệnh kế tiếp từ bộ nhớ.

Thao tác giải mã - thực hiện lệnh:

Mã lệnh từ thanh ghi IR được đưa vào đơn vị giải mã lệnh và điều khiển.

Đơn vị giải mã lệnh và điều khiển sẽ thực hiện giải mã opcode và tạo ra các tín hiệu
để điều khhiển việc xuất nhập dữ liệu giữ ALU và cácthanh ghi.

Căn cứ trên các tín hiệu điều khiển này, ALU thực hịên các thao tác đã được xác định.

Một chuỗi các lệnh (Opcode) kết hợp lại với nhau để thực hiện một công việc có nghĩa
được gọi là chương trình (Program) hay phần mềm.

Bộ nhớ bán dẫn là một khác rất quan trọng của hệ vi xử lý, các chương trình và dữ
liệu đều được lưu giữ trong bộ nhớ.


Bộ nhớ bán dẫn trong hệ vi xử lý gồm:

ROM: bộ nhớ chương trình _ lưu giữ chương trình điều khiển hoạt động của toàn hệ
thống.

RAM: bộ nhớ dữ liệu _ lưu giữ dữ liệu, một phần chương trình điều khiển hệ
thống, các ứng dụng và kết quả tính toán.

Sơ lược về cấu trúc và phân loại ROM – RAM:

ROM (Read Only Memory): bộ nhớ chỉ đọc

RAM (Random Access Memory): bộ nhớ truy xuất ngẫu nhiên (bộ nhớ ghi đọc)

A#B%%2%8%)!"#$

1.4.1. Sơ đồ khối và chức năng các khối của chip 89C51:

CPU (Central Processing Unit): Đơn vị xử lý trung tâm tính toán và điều khiển quá
trình hoạt động của hệ thống.

OSC (Oscillator): Mạch dao động _ tạo tín hiệu xung clock cung cấp cho các khối
trong chip hoạt động.

Interrupt control: Điều khiển ngắt _ nhận tín hiệu ngắt từ bean ngoài (INT0\, INT1\),
từ bộ định thời (TIMER0, TIMER1) và từ cổng nối tiếp (SERIAL PORT), lần lượt đưa
các tín hiệu ngắt này đến CPU để xử lý.

Other registers: Các thanh ghi khác _ lưu trữ dữ liệu của các port xuất/nhập, trạng thái làm việc
của các khối trong chip trong suốt quá trình hoạt động của hệ thống.


RAM (Random Access Memory): Bộ nhớ dữ liệu trong chip lưu trữ các dữ liệu.

ROM (Read Only Memory): Bộ nhớ chương trình trong chip lưu trữ chương trình hoạt động của chip.

I/O ports (In/Out ports): Các port xuất/nhập _ điều khiển việc xuất nhập dữ liệu dưới dạng song
song giữa trong và ngoài chip thông qua các port P0, P1, P2, P3.

Serial port: Port nối tiếp _ điều khiển việc xuất nhập dữ liệu dưới dạng nối tiếp giữa trong và ngoài
chip thông qua các chân TxD, RxD.

Timer 0, Timer 1: Bộ định thời 0, 1 _ dùng để định thời gian hoặc đếm sự kiện (đếm xung) thông
qua các chân T0, T1.

Bus control: Điều khiển bus _ điều khiển hoạt động của hệ thống bus và việc di chuyển thông tin
trên hệ thống bus.

Bus system: Hệ thống bus _ liên kết các khối trong chip lại với nhau.

1.4.2. Chức năng các chân của chip 89C51

Chip 89C51 :gồm 40 chân

2 chân nguồn cấp điện (VCC, VSS)

32 chân xuất/nhập

6 chân chức năng (EA, ALE, PSEN, XTAL1, XTAL2, RST)

Port xuất/nhập 8 bit (P0.0 – P0.7)


Port xuất/nhập 8 bit (P1.0 – P1.7)

Port xuất/nhập 8 bit (P2.0 – P2.7)

Port xuất/nhập 8 bit (P3.0 – P3.7)

1.4.3.Sơ đồ chân của chip 89C51

'C

- Port 0 (P0.0 – P0.7) có số chân từ 32 – 39.

- Port 0 có hai chức năng:

• Port xuất nhập dữ liệu (P0.0 - P0.7) không sử dụng bộ nhớ ngoài.

• Bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) có sử dụng bộ
nhớ ngoài.

+ Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử dụng
các điện trở kéo lên bên ngoài.

- Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của dữ
liệu (D0 -> D7)

'

- Port 1 (P1.0 – P1.7) có số chân từ 1 – 8.


- Port 1 có một chức năng:

• Port xuất nhập dữ liệu (P1.0 – P1.7) _ sử dụng hoặc không sử dụng bộ nhớ ngoài.

- Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào của địa chỉ byte
thấp (A0 – A7)

'0

- Port 2 (P2.0 – P2.7) có số chân từ 21 – 28.

- Port 2 có hai chức năng:

• Port xuất nhập dữ liệu (P2.0 – P2.7) _ không sử dụng bộ nhớ ngoài.

• Bus địa chỉ byte cao (A8 – A15) _ có sử dụng bộ nhớ ngoài.

- Khi lập trình cho ROM trong chip thì Port 2 đóng vai trò là ngõ vào của
địa chỉ byte cao (A8 – A11) và các tín hiệu điều khiển

'>

- Port 3 (P3.0 – P3.7) có số chân từ 10 – 17.

- Port 0 có hai chức năng:

• Port xuất nhập dữ liệu (P3.0 – P3.7) _ không sử dụng bộ nhớ ngoài hoặc
các chức năng đặc biệt.

• Các tín hiệu điều khiển _ có sử dụng bộ nhớ ngoài hoặc các chức năng

đặc biệt.

- Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào của
các tín hiệu điều khiển

#2DE

- ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30.

- Chức năng:

• Là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp cho bus địa chỉ byte
thấp và bus dữ liệu đa hợp

(AD0 – AD7).

• Là tín hiệu xuất, tích cực mức cao.

ALE = 0 _ trong thời gian bus AD0 – AD7 đóng vai trò là bus D0 – D7.

ALE = 1 _ trong thời gian bus AD0 – AD7 đóng vai trò là bus A0 – A7.

- Khi lập trình cho ROM trong chip thì chân ALE đóng vai trò là ngõ vào của xung lập
trình (PGM\)

Khi lệnh lấy dữ liệu từ RAM ngoài (MOVX) được thực hiện thì 1 xung ALE bị bỏ qua

#2EF

- EA (External Access): truy xuất ngoài, chân số 31.


- Chức năng:

• Là tín hiệu cho phép truy xuất (sử dụng) bộ nhớ chương trình (ROM) ngoài.

• Là tín hiệu nhập, tích cực mức thấp.

EA\ = 0 _ Chip 89C51 sử dụng chương trình của ROM ngoài.

EA\ = 1 _ Chip 89C51 sử dụng chương trình của ROM trong.

- Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào của điện áp lập
trình (Vpp = 12V/89xx, 21V/80xx,87xx)

+ Lưu ý: Chân EA\ luôn luôn phải được nối lên Vcc (sử dụng chương trình của ROM
trong) hoặc xuống Vss (sử dụng chương trình của ROM ngoài).

#2G DHG D0

- XTAL (Crystal): tinh thể thạch anh, chân số 18-19.

- Chức năng:

• Dùng để nối với thạch anh hoặc mạch dao động tạo xung clock bên ngoài, cung cấp tín hiệu xung clock cho chip
hoạt động.

• XTAL1 _ ngõ vào mạch tạo xung clock trong chip.

• XTAL2 _ ngõ ra mạch tạo xung clock trong chip.


Chân RST:

- RST (Reset): thiết lập lại, chân số 9.

- Chức năng:

• Là tín hiệu cho phép thiết lặp (đặt) lại trạng thái ban đầu cho hệ thống.

• Là tín hiệu nhập, tích cực mức cao.

RST = 0 _ Chip 89C51 hoạt động bình thường.

RST = 1 _ Chip 89C51 được thiết lặp lại trạng thái ban đầu.

Chân Vcc, GND:

- Vcc, GND: nguồn cấp điện, chân số 40-20.

- Chức năng:

• Cung cấp nguồn điện cho chip 89V51 hoạt động.

• Vcc = +5V ± 10%.

• GND = 0V.

0%B%#%6IJ',3K%

0#D0!C>


IC ULN2803

Đây là IC gồm 8 transistor NPN ghép Darlington gắn mạch điện tử trong dãy nàycủa
chuổi là một bộ lý tưởng để giao tiếp với mạch điện dạng số mức logic thấp như: TTL,
CMOS hoặc PMOS/NMOS

ULN2803 được thiết kế để phù hợp với chuẩn TTL
ULN2803

Vài chỉ số kĩ thuật của IC ULN2803

Dòng điện ngõ vào khoảng 0,93mA – 1,35mA

Điện áp ngõ vào khoảng 2,4V – 3V

Chân 1 – 8: Ngõ và dữ liệu

Chân 11 – 18: Ngõ ra dữ liệu

Chân 9: Nối Mass

Chân 10: Nối Vcc

Trong thực tế IC này có nhiều ứng dụng đòi hỏi công suất lớn. Trong
mạch này em sử dụng ULN 2803 AG nhằm đệm đảo dữ liệu xuất ra từ
Port 3 của Vi xử lý nhằm nâng dòng

Hình 2.5: Cấu trúc ULN2803

00#LA#$A


IC 74HC154 là loại IC dùng để giải mã ,giải đa hợp với các tính năng chính:

Giải đa hợp có 16 đường ngõ ra

Giải mã nhị phân 4 bit đầu vào thành 16 đường ngõ ra tương ứng

Hai ngõ vào cho phép khóa hoặc mở rộng