THIẾT KẾ VI ĐIỀU KHIỂN DÙNG FPGA TRONG TỔNG HỢP TIẾNG NÓI VÀ ĐỊNH VỊ GPS

1
THIẾT KẾ VI ĐIỀU KHIỂN DÙNG FPGA TRONG TỔNG
HỢP TIẾNG NÓI VÀ ĐỊNH VỊ GPS
Giáo viên hướng dẫn : TS. Trịnh Văn Loan
Đề tài:
ĐỒ ÁN TỐT NGHIỆP ĐẠI HỌC
2
Nhiệm vụ đề tài
1. Thiết kế vđk dùng FPGA.
2. Xây dựng mạch ghép nối vđk thiết kế trên để
tổng hợp tiếng nói và định vị GPS.
3
Nội dung trình bày
Phần 1. Thiết kế vđk SLC1657 dùng FPGA.
Phần 2. Xây dựng mạch ghép nối vđk SLC1657 để
tổng hợp tiếng nói và định vị GPS.
Phần 3. Kết quả đạt được.
4
I.1. Vi điều khiển SLC1657
Tại sao lại phải thiết kế vđk FPGA?
- Nghiên cứu, thiết kế và chế tạo 1 CPU hoàn chỉnh.
- Ứng dụng công nghệ FPGA.
Vđk SLC1657 là gì?
Vđk firmware mô phỏng hoạt động của PIC16C57.
Đặc điểm:
- Kiến trúc RISC 8 bit.
- ROM: 2048 x 12, RAM: 72 x 8.
- Tập lệnh 32 lệnh tương thích vđk PIC.
- 1 timer/counter.
- Tốc độ của max vđk = tốc độ max của chip FPGA.
5

I.2. Sơ đồ các khối vđk SLC1657
TOPLOGIC
ROM
2048x12
RAM
128x12
AEMRINT
TOPLOGIC: thao tác
vi điều khiển.
AEMRINT: giao tiếp
với PC qua LPT để
nạp ROM.
6
I.2. Sơ đồ các khối vđk SLC1657
7
Nội dung trình bày
Phần 1. Thiết kế vđk SLC1657 dùng FPGA.
Phần 2. Xây dựng mạch ghép nối vđk SLC1657 để tổng hợp
tiếng nói và định vị GPS.
II.1. Tổng quan.
II.2. Khối FPGA SLC1657.
II.3. Khối GPS.
II.4. Khối tổng hợp tiếng nói.
Phần 3. Kết quả đạt được.
8
II.1. Tổng quan về hệ thống
Hạt nhân của hệ thống:
Vi điều khiển SLC1657 được thiết kế trên FPGA.
Nhiệm vụ của hệ thống:
- Chức năng định vị vệ tinh: thu tín hiệu định vị, vận tốc, thời

gian từ vệ tinh.
- Chức năng phát tiếng nói: tổng hợp tiếng nói từ từ vựng lưu
trước thành các câu thông báo cần thiết.
- Chức năng hiển thị: hiển thị text các thông tin song song với
phát tiếng nói.
- Chức năng điều khiển: điều khiển, phối ghép các khối trên.
9
II.1. Tổng quan về hệ thống
Sơ đồ khối của hệ thống
Hoạt động của hệ thống
10
II.2. Khối vđk dùng FPGA
Mục đích:
Đưa vđk SLC1657 thiết kế trên vào thực tiễn.
Chip sử dụng:
Altera EPF10K30EQC208-2:
- Có 30.000 cổng.
- 24.576 bit nhớ (6 EAB),1726 logic cell (216 LAB).
- 208 chân với 141 chân IO.
- Tốc độ max = 200MHz.
- Điện áp vào ra: 3.3V.
11
II.2. Sơ đồ khối phối ghép
Chip FPGA EPF10K30EQC
Vđk SLC1657
Tạo xung
5MHz
Tạo nguồn
Nạp JTAG Nạp ROM
Port để giao

tiếp với
bên ngoài
12
Nội dung trình bày
Phần 1. Thiết kế vđk SLC1657 dùng FPGA.
Phần 2. Xây dựng mạch ghép nối vđk SLC1657 để tổng hợp
tiếng nói và định vị GPS.
II.1. Tổng quan.
II.2. Khối FPGA SLC1657.
II.3. Khối GPS.
II.4. Khối tổng hợp tiếng nói.
Phần 3. Kết quả đạt được.
13
II.3.1. Hệ thống định vị toàn cầu GPS
Khái niệm:
GPS là hệ thống định vị toàn cầu cho phép xác định
chính xác vị trí, tốc độ các vật thể trong không gian.
GPS hoạt động theo nguyên tắc 4 hình cầu giao nhau tại
1điểm.
Thành phần:
- Phần vệ tinh trên không gian.
- Phần điều khiển dưới mặt đất.
- Phần máy thu của người sử dụng.
14
II.3.2. Kit thu GPS M12+ của Motorola
Chức năng:
Thu tín hiệu định vị từ hệ thống định vị GPS, trả lại
các thông số định vị bao gồm: toạ độ, tốc độ, thời gian…
Giao diện phối ghép:
Chuẩn RS232: 9600 baud, 8 bit dữ liệu, 1 bit stop,

không có bắt tay.
15
II.3.2. Kit thu GPS M12+ của Motorola
Đặc điểm:
- 12 kênh.
- Sai số vị trí cực đại: 20m.
- Vận tốc max: 500m/s.
- Có 2 bộ lệnh: chuẩn Motorola nhị phân và NMEA.
- Tần số tín hiệu trả về có thể đặt từ 1-256s/lần.
- Hỗ trợ DGPS qua cổng COM thứ 2.
16
II.3.3. Sơ đồ khối giao tiếp với kit GPS
GPS
8051
FPGA chip
Yêu cầu
TxD
RxD
RxD
TxD
INT0
Data
STRB
OK
SLC1657
Max232
17
Nội dung trình bày
Phần 1. Thiết kế vđk SLC1657 dùng FPGA.
Phần 2. Xây dựng mạch ghép nối vđk SLC1657 để tổng

hợp tiếng nói và định vị GPS.
II.1. Tổng quan.
II.2. Khối FPGA SLC1657.
II.3. Khối GPS.
II.4. Khối tổng hợp tiếng nói.
Phần 3. Kết quả đạt được.
18
II.4. Tổng hợp tiếng nói
Mục đích:
Nhắc các thông tin cần thiết khi có điều kiện về
định vị, vận tốc hoặc thời gian xảy ra.
19
II.4. Tổng hợp tiếng nói
Phương pháp sử dụng:
Tổng hợp trực tiếp với đơn vị ghi âm là từ.
Chip sử dụng:
Voice chip ISD2560: Fs = 8KHz, T = 60s
Định địa chỉ theo message 0-2FF
20
II.4. Sơ đồ khối giao tiếp với chip ISD2560
ISD2560
Vi điều khiển
FPGA
Địa chỉ
Y/c đọc/ghi
21
Nội dung trình bày
Phần 1. Thiết kế vđk SLC1657 dùng FPGA.
Phần 2. Xây dựng mạch ghép nối vđk SLC1657 để
tổng hợp tiếng nói và định vị GPS.

Phần 3. Kết quả đạt được.
22
III.1. Kết quả đạt được
Lý thuyết: Tìm hiểu lý thuyết chung về FPGA, GPS và
tổng hợp tiếng nói.
Lập trình: Thiết kế thành công vđk SLC1657.
Thực tiễn: Xây dựng thành công mạch:
- Vđk SLC1657 trên chip FPGA của Altera EPF10K30E.
- Mạch thu tín hiệu định vị từ kit GPS M12+.
- Mạch thu phát tiếng nói dùng chip ISD2560.
- Mạch hiển thị LCD.
23
Hình ảnh mạch
24
3.2. Hướng phát triển hệ thống
Mạng
Interne
t
Server
GPRS
Modem
GPRS
Modem
Client
Client
Client
Modem
25
Xin cảm ơn thầy cô và các bạn đã quan tâm theo dõi.