Thiết kế bộ lọc phần tử (particle filtering) xử lý tín hiệu trên nền công nghệ FPGA

M CL C
Trang tựa
Quy t đ nh giao đ tài
Lý l ch cá nhân
L i cam đoan
Cảm tạ
Tóm tắt
Abstract
Mục lục
Danh sách các chữ vi t tắt
Danh sách các hình
Danh sách các bảng
L i mở đ u
Ch ng 1. T NG QUAN V B L C PH N T
1.1 Tổng quan 1
1.2 Mục đích đ tài
1.3 Nhi m vụ đ tài và gi i hạn đ tài
1.4 Phương pháp nghiên cứu
1.5 K hoạch thực hi n
Ch ng 2. C S Lụ THUYẾT
2.1 Cơ sở lý thuy t b lọc ph n t
2.1.1 Mơ hình Markov ẩn
2.1.2
c lượng đ quy Bayes
2.1.3 B lọc Kalman
2.1.4 B lọc ph n t
2.1.4.1 N n tảng toán học
2.1.4.2 Phương pháp Monte Carlo

2.1.4.3 Phương pháp l y mẫu quan trọng tu n tự
2.1.4.4 V n đ thoái hóa mẫu

2.1.4.5 Lựa chọn tốt hàm mật đ quan trọng
2.1.4.6 Tái chọn mẫu
2.1.4.7 Thuật toán b lọc ph n t
2.2 Tiêu chuẩn Root-mean-square error (RMSE)
2.3 Gi i thi u công ngh FPGA

vi

TRANG
i
ii
iii
iv
v
vi
ix
xi
xiii
xiv
1
5
5
6
6
7
7
7
8
10
13

13
15

17
20
21
23
25
26
27


2.3.1 Công ngh CPLD
2.3.2 Công ngh FPGA
2.3.3 Ngôn ngữ mô tả ph n cứng VHDL
2.3.4 Quá trình cài đặt chương trình trên FPGA
2.4 Khảo sát Kit Virtex-II Pro và gói công cụ Xilinx
2.4.1 Kit Virtex-II Pro xc2vp30
2.4.1.1 Tổng quan v kit Virtex-II Pro
2.4.1.2 FPGA kit Virtex-II Pro
2.4.1.3 C u hình nguồn cung c p
2.4.1.4 Các nguồn cung c p và phân phối xung clock
2.4.1.5 Khối truy n nhận dữ li u Multi-Gigabit
2.4.1.6 H thống RAM
2.4.1.7 H thống đi u khiển ACE Compact Flash
2.4.1.8 Giao ti p Fast Ethernet
2.4.1.9 Các cổng nối ti p
2.4.1.10 Cách dùng Led, Công tắc, và các nút nh n
2.4.1.11 Cổng k t nối mở r ng
2.4.1.12 XSGA Output

2.4.1.13 AC97 Audio CODEC
2.4.1.14 CPU Trace và cổng Debug
2.4.1.15 Giao ti p chương trình cổng USB2
2.4.2 Gói cơng cụ Xilinx h trợ Matlab
2.4.2.1 Xilinx Accel DSP 10.1
2.4.2.2 Xilinx System Generator 10.1
Ch ng 3. THIẾT KẾ VÀ MỌ PH NG B L C PH N T TRÊN KIT
VIRTEX-II PRO XC2VP30-7FF896.
3.1 Mơ hình khơng gian trạng thái
3.2 Thi t k b lọc ph n t trên kit Virtex-II Pro
3.2.1 Lưu đồ giải thuật b lọc ph n t
3.2.2 Thi t k b lọc ph n t ư c lượng h thống giả lập trên FPGA
3.2.2.1 Thi t k các khối b lọc ph n t trong AccelDSP 10.1
3.2.2.2 Xây dựng mô hình và mơ phỏng trong System Generator 10.1
3.2.2.3 Thực hi n mô phỏng trực ti p trên FPGA Virtex-II Pro
3.3 Mô phỏng b lọc ph n t ư c lượng trạng thái các h thống giả lập trên
Matlab và FPGA

vii

27
28
33
33
37
37
37
39
41
41

42
42
43
43
44
44
44
45
45
45
45
46
46
49
51
51
51
52
53
54
61
62
65


3.3.1 Giao di n chính
3.3.2 Giao di n thi t k b lọc ph n t ư c lượng trạng thái các mơ hình
giả lập
3.3.3 Mơ hình giả lập 1
3.3.3.1 H thống các khối b lọc ph n t ư c lượng trạng thái của mơ

hình giả lập 1
3.3.3.2 Mơ phỏng b lọc ph n t trên Matlab và FPGA của mơ hình 1
3.3.4 Mơ hình giả lập 2
3.3.4.1 H thống các khối b lọc ph n t ư c lượng trạng thái của mơ
hình giả lập 2
3.3.3.2 Mơ phỏng b lọc ph n t trên Matlab và FPGA của mơ hình 2
Ch ng 4. KẾT LU N
4.1 Đánh giá k t quả
4.2 K t luận
4.3 Hư ng phát triển đ tài
TÀI LI U THAM KH O
PH L C

viii

65
65
66
66
70
73
73
77
80
80
81
81
82
85

DANH SÁCH CÁC CH
PF

Particle filter.

HMM

Hidden Markov Model

PDF

Probability density function

EKF

Extended Kalman filter.

UKF

Unscented Kalman Filter

SMC

Sequential Monte Carlo

RMS

Root-mean-square

RMSE

Root-mean-square error

MCMC

Markov Chain Monte Carlo

IS

Importance Sampling

SIS

Sequential Importance Sampling

SIR

Sampling Importance Resampling

CDF

Cumulative Distribution Function

FPGA

Field Programable Gate Aray

PLD

Programable Logic Device

PAL

Programmable Array Logic

CPLD

Complex Programable Logic Device

LAB

Logic Array Block

PIA

Programmable Interconnect Array

AIM

Advance Interconnect Matrix

VHDL

VHSIC hardware description language

HDL

Hardware description language

RTL

Register transfer level

FB

Function Block

ASIC

Application-specific integrated circuit

CLB

Configurable Logic Block

IOB

Input/Output Block

ix

VIẾT T T


LUT

Look up table

ACE

Advanced Configuration Environment

MAC

Media Access Controller

PLB

Processor Local Bus

OPB

On-Chip Peripheral Bus

RLT

Register Transfer Level

HDL

Hardware description Language

CAD

Computer Aided Design

MGT

Multi-Gigabit Transceiver

ACE

Advanced Configuration Environment

SATA

Serial Advanced Technology Attachment

SMA

Sub-Miniature A

x


DANH SÁCH CÁC HÌNH
HÌNH
TRANG
Hình 2.1: Các chuyển ti p trạng thái trong mơ hình Hidden Markov
6
Hình 2.2: Ví dụ v l y mẫu dựa trên đại di n PDF
17
Hình 2.3: Ví dụ v thuật tốn Resampling
24
Hình 2.4: Sơ đồ khối CPLD
28
Hình 2.5: Mơ hình FPGA
29
Hình 2.6: CLBs Interconnects

30
Hình 2.7: C u trúc Logic Blocks
31
Hình 2.8: Các lọai FPGA
32
Hình 2.9: Qui trình thi t k chip dựa trên VHDL
34
Hình 2.10: H thống CAD tiêu biểu cho FPGAs
35
Hình 2.11: Kit Virtex II _ PRO
37
Hình 2.12: Sơ đồ khối các k t nối trên kit
39
Hình 2.13: Các khối giao ti p ngồi của VIRTEX-II PRO Platform FPGA
40
Hình 2.14: C a sổ chính của cơng cụ tổng hợp AccelDSP
46
Hình 2.15: Các bư c thực hi n Flows trong AccelDSP
47
Hình 2.16: Chọn Flow khi mở mở dự án
49
Hình 2.17: Chọn c u hình ph n cứng của kit Virtex-II Pro
49
Hình 3.1: Lưu đồ b lọc Particle
52
Hình 3.2: Tạo Flow cho h thống
53
Hình 3.3: Quy trình tạo các khối IP Core khối “dexuathat1”
54
Hình 3.4: Tạo m t project m i

55
Hình 3.5: : Project dexuathat1 được tạo trong AccelDSP
55
Hình 3.6: Đồ th mơ hình d u ch m đ ng
56
Hình 3.7: C a sổ Project Explorer khi phân tích mơ hình d u ch m đ ng
56
Hình 3.8: C a sổ Project Explorer khi tạo mơ hình d u ch m cố đ nh
57
Hình 3.9: So sánh đồ th mơ hình d u ch m đ ng và d u ch m cố đ nh
58
Hình 3.10: C a sổ Project Explorer khi tạo mơ hình RLT
58
Hình 3.11: Các báo cáo tạo mơ hình RLT
59
Hình 3.12: Giao di n mơ phỏng HDL
60
Hình 3.13: Khối dexuathat1 và Version Info
60
Hình 3.14: Thư vi n Simulink của Matlab
61
Hình 3.15: Thi t k b lọc ph n t trong Xilinx System Generator 10.1
61

xi


Hình 3.16: Khối Embedded Function
Hình 3.17: System Generator token
Hình 3.18: Khối Jtag Co-sim

Hình 3.19: K t nối khối Jtag Co-sim v i mơ hình
Hình 3.20: Cable Platform USB cho Xilinx JTAG hardware Co-simulation
Hình 3.21: C u hình FPGA trên Jtag khi mơ phỏng b lọc ph n t
Hình 3.22: Giao di n chính
Hình 3.23: Giao di n ư c lượng trạng thái của PF và trạng thái thật
Hình 3.24: H thống b lọc ph n t ư c lượng trạng thái giả lập mơ hình 1
Hình 3.25: Thi t k khối khởi tạo các hạt mơ hình 1
Hình 3.26: Thi t k khối đ xu t các hạt mơ hình 1
Hình 3.27: Thi t k khối cập nhật trọng lượng mơ hình 1
Hình 3.28: Thi t k khối chuẩn hóa trọng lượng mơ hình 1
Hình 3.29: Thi t k khối tái chọn mẫu mơ hình 1
Hình 3.30: Thi t k khối tính giá tr ư c lượng thu được mơ hình 1
Hình 3.31: Mơ phỏng b lọc ph n t trên Matlab của mơ hình 1
Hình 3.32: Mơ phỏng b lọc ph n t trên FPGA của mơ hình 1
Hình 3.33: Mô phỏng b lọc ph n t trên Matlab và FPGA của mơ hình 1
Hình 3.34: H thống b lọc ph n t ư c lượng trạng thái giả lập mơ hình 2
Hình 3.35: Thi t k khối khởi tạo các hạt mơ hình 2
Hình 3.36: Thi t k khối đ xu t các hạt mơ hình 2
Hình 3.37: Thi t k khối cập nhật trong lượng mơ hình 2
Hình 3.38: Thi t k khối chuẩn hóa trọng lượng mơ hình 2
Hình 3.39: Thi t k khối tái chọn mẫu mơ hình 2
Hình 3.40: Thi t k khối tính giá tr ư c lượng thu được của mơ hình 2
Hình 3.41: Mơ phỏng b lọc ph n t trên Matlab của mơ hình 2
Hình 3.42: Mơ phỏng b lọc ph n t trên FPGA của mơ hình 2
Hình 3.43: Mô phỏng b lọc ph n t trên Matlab và FPGA mơ hình 2

xii

62
62

63
64
64
64
65
65
66
67
67
68
68
69
70
70
71
71
73
74
74
75
75
76
76
77
77
78


DANH SÁCH CÁC B NG
B

B
B
B
B
B
B
B
B
B
B
B
B
B

NG
TRANG
ng 1.1: Đánh giá ch t lượng các thuật tốn qua thơng số RMSE
3
ng 1.2: So sánh nhi u phép đo
3
ng 1.3: So sánh vận tốc khác nhau
4
ng 1.4: So sánh số hạt khác nhau
4
ng 1.5: K hoạch thực hi n đ tài
6
ng 2.1: Các loại FPGA
40
ng 2.2: C u hình FPGA
47

ng 3.1: RMSE mơ hình 1 khi số hạt thay đổi t 10 đ n 500
72
ng 3.2: RMSE mơ hình 1 khi nhi u thay đổi t 0.1 đ n 5
72
ng 3.3: RMSE mơ hình 2 khi số hạt thay đổi t 10 đ n 500
79
ng 3.4: RMS mơ hình 2 khi nhi u thay đổi t 0.1 đ n 5
79
ng 4.1: RMSE mơ hình 1 và mơ hình 2 khi số hạt thay đổi t 10 đ n 500
80
ng 4.2: RMSE mơ hình 1 và mơ hình 2 khi nhi u thay đổi t 0.1 đ n 5
80

xiii


L IM

Đ U

Ngày nay cùng v i sự phát triển của khoa học và công ngh , vi c ư c lượng
trạng thái của m t h thống là m t công đoạn r t quan trọng và được ứng dụng
trong nhi u lĩnh vực như giao thông, quân sự, hình sự.... M t trong những mục tiêu
của vi c ư c lượng trạng thái là để “hiểu” được những chuyển đ ng của đối tượng,
“hiểu” những thông tin v đối tượng gồm v trí trong khơng gian, vận tốc chuyển
đ ng và những đặc trưng vật lí khác.
V i sự h trợ mạnh m của cơng ngh máy tính do vậy vi c ư c lượng trạng
thái trở nên d dàng hơn. B lọc ph n t là m t trong những kỹ thuật để giải quy t
vi c ư c lượng trạng thái cho các h thống phi tuy n và được áp dụng r ng rãi trong
lĩnh vực x lí tín hi u. Yêu c u quan trọng nh t của vi c ư c lượng trạng thái là làm

sao trạng thái ư c lượng của các b lọc phải đạt đ n đ chính xác cao v i sai số so
v i trạng thái thật phải đạt nhỏ nh t, đồng th i để có thể áp dụng được vào nhi u
lĩnh vực trong cu c sống và phải có m t khả năng linh hoạt.
Hi n tại các nhà khoa học trên th gi i, đư đưa ra khá nhi u b lọc được áp dụng
nhằm thỏa mãn các yêu c u này, m t trong số đó là b lọc ph n t . B lọc ph n t
dựa trên phân bố mật đ xác su t, s dụng các phương trình dự đốn để dự đốn
trạng thái của đối tượng và phương trình cập nhật để hi u ch nh lại các dự đốn
trư c đó v trạng thái của đối tượng dựa trên những tri thức thu thập được t các
quan sát trên đối tượng. Phương pháp này dùng ư c lượng đ quy Bayes làm giải
pháp lý thuy t, và ý tưởng của phương pháp mô phỏng Monte Carlo để x p x cho
giải pháp lý thuy t này. Cũng như các phương pháp lọc phi tuy n khác, b lọc ph n
t cũng tính x p x hàm mật đ hậu nghi m nhưng s dụng m t tập l n các mẫu
(các hạt) dữ li u được phát sinh t bởi chính các hàm phân phối trong các tích phân
này.
Tại Vi t Nam, vi c s dụng b lọc ph n t để ư c lượng trạng thái của các tín
hi u đư và đang ti n hành nghiên cứu. Bư c đ u cũng thu được m t số k t quả quan

xiv


trọng, tuy nhiên các k t quả đạt được đa số trên ph n m m, còn ph n cứng ch đạt
được m t số k t quả cơ bản. Hiên nay đư xây dựng xong các chương trình theo v t
của m t hoặc nhi u đối tượng, phát hi n làn đư ng giao thông và h thống quan sát
theo v t đối tượng của Robot tự hành nhưng ch d ng lại ở mô phỏng trên ph n
m m.
T các k t quả đạt được của các nhóm nghiên cứu trư c, đ tài thi t k b lọc
ph n t ư c lượng trạng thái của các mơ hình giả lập được nghiên cứu và mơ phỏng
trên Matlab và trên ph n cứng FPGA Virtex-II Pro XC2VP30-7ff896:
+ Mô phỏng trên ph n m m Matlab: B lọc ph n t được thi t k để ư c
lượng trạng thái và theo v t các h thống phi tuy n ( hai h thống giả lập) có sự

can thi p của nhi u Gauss và s dụng tiêu chuẩn RMSE để đánh giá ch t lượng
b lọc ph n t .
+ Mô phỏng thi t k b lọc ph n t

trên ph n cứng FPGA Virtex-II Pro

XC2VP30-7ff896: chuyển đổi ngôn ngữ M-file của các khối b lọc ph n t trong
Matlab thành ngôn ngữ thi t k ph n cứng s dụng Xilinx AccelDSP 10.1, sau
đó b lọc ph n t

được xây dựng, kiểm nghi m và tổng hợp bằng Xilinx System

Generator 10.1. Thi t k được thực hi n trực ti p trên FPGA Virtex-II Pro.
C u trúc n i dung quyển báo cáo luận văn tốt nghi p gồm có bốn chương được
trình bày cụ thể như sau:
Chương 1: Tổng quan v b lọc ph n t .
Chương 2: Cơ sở lí thuy t.
Chương 3: Thi t k

và mô phỏng b

XC2VP30-7FF896.
Chương 4: K t luận.

xv

lọc ph n t

trên Kit Virtex-II Pro

THI T K B L C PH N T

CHO X

LÝ TÍN HI U TRÊN N N CƠNG NGH FPGA

CH

GVHD:PGS.TS LÊ TI N TH

NG

NG 1

T NG QUAN V B

L C PH N T

1.1 T ng quan
Lọc là bài tốn đóng vai trị quan trọng trong lĩnh vực x lí tín hi u. Bài toán này
giải quy t tri t để v n đ ư c lượng trạng thái của m t h thống khi m t tập quan
sát v h thống đó được thu thập và có hi u lực. Nhưng các h thống thu thập trên
thực t là phi tuy n và có nhi u loại nhi u trên phép đo. Để ư c lượng trạng thái các
h thống trên ta s dụng b lọc ph n t hay phương pháp Sequential Monte Carlo
(SMC).
Vào năm 1954, Hammersley đư đặt n n tảng đ u tiên v b lọc ph n t thông qua
nghiên cứu “Poor Man's Monte Carlo”. Mưi cho đ n năm 1993, Gordon đưa ra báo
cáo v ư c lượng trạng thái Bayes của m t h thống phi tuy n/phi Gauss đư cung
c p các thực nghi m đúng đắn đ u tiên trong vi c s dụng phương pháp SMC để

ư c lượng trạng thái của h thống. Thuật toán này mang tên b lọc bootstrap hay b
lọc ph n t .
B lọc ph n t là thuật toán dùng để ư c lượng trực ti p các mật đ hậu nghi m
của mơ hình khơng gian trạng thái bằng cách triển khai thực hi n các phương trình
đ quy Bayes. Mơ hình khơng gian trạng thái có thể phi tuy n và phân bố nhi u
dư i b t kỳ hình thức nào. Phương trình đ quy Bayes s dụng m t phương pháp
ti p cận dựa trên qu n thể. Các mẫu phân phối được thể hi n bằng m t tập hợp các
hạt; m i hạt được gán m t trọng lượng đại di n cho xác su t hạt được l y mẫu t
hàm mật đ xác su t. Sự chênh l ch của các trọng lượng dẫn đ n sự thoái hóa trọng
lượng là m t v n đ thư ng gặp trong các thuật tốn lọc. Tuy nhiên có thể giảm
thiểu bằng phương pháp tái chọn mẫu. Trong bư c tái chọn mẫu các hạt có trọng
lượng khơng đáng kể được thay th bằng các hạt m i lân cận được tạo ra t các hạt
có trọng lượng l n.

T NG QUAN V B L C PH N T

1

TR N TH HOÀNG OANH


THI T K B L C PH N T

CHO X

LÝ TÍN HI U TRÊN N N CƠNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

Hi n nay trên th gi i, b lọc ph n t (Particle Filter) đang được áp dụng r ng rãi
trong nhi u lĩnh vực khoa học công ngh như giao thông (phát hi n làn đư ng, theo
v t m t hoặc nhi u đối tượng), an ninh quốc phòng (xác đ nh máy bay, tàu ng m),
th giác robot, di đ ng khơng dâyầ. Trong đó, các thuật toán b lọc ph n t được
cải ti n liên tục nhằm đáp ứng các yêu c u thực t và có m t vài nghiên cứu v b
lọc ph n t thực hi n trên ph n cứng.
* Các nghiên cứu b l c ph n t ngoƠi n

cđ

c công bố:

- A Tutorial on Particle Filters for on-line Non-linear/Non-Gaussian
Bayesian Tracking [16]: Đây là bài báo của các tác giả Sanjeev ArulampalamSimon Maskell- Neil Gordon – Tim Clapp được đăng trên IEEE Transactions on
Signal Processing năm 2001. Có thể nói đây là m t trong các nghiên cứu nổi
ti ng v b lọc ph n t . Trong bài báo này, tác giả xem xét t t cả các thuật toán
Bayesian nhằm tối ưu h thống phi tuy n/ phi Gauss trong v n đ theo v t đối
tượng, và đặc bi t tập trung vào b lọc ph n t . Các cải ti n của b lọc ph n t
như SIR (sampling importance resampling), ASIR (auxiliary sampling
importance resampling), RPF (regularised particle filter), Likelihood Particle
Filter được gi i thi u. Các tác giả đư đưa ra m t ví dụ để so sánh các thuật tốn
và s dụng tiêu chuẩn Root Mean Squared Error (RMSE) để đánh giá ch t lượng
của các thuật toán. T t cả các mô phỏng thực hi n trên ph n m m và thể hi n
bảng 1.1
Thu t toán

RMSE

Extended Kalman Filter

23.19

Approximate grid-Based Filter

6.09

SIR Filter

5.54

Auxiliary Particle Filter

5.35

T NG QUAN V B L C PH N T

2

TR N TH HOÀNG OANH


THI T K B L C PH N T

CHO X

GVHD:PGS.TS LÊ TI N TH

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

Regularised Particle Filter

5.55

Likelihood Particle Filter

NG

5.30

Bảng 1.1 Đánh giá chất lượng các thuật tốn qua thơng số RMSE.
- Unscented particle filter with systematic resampling localization
algorithm based on RSS for mobile wireless sensor networks [28]: Đây là
cơng trình nghiên cứu của Zhengjie WANG - Xiaoguang ZHAO - Xu QIAN,
đăng trên Conference on Mobile Ad-hoc and Sensor Networks, 2012. Bài báo
này các tác giả s dụng thuật toán Unscented particle filter trong các mạng cảm
bi n không dây (WSN). Đ u tiên tác giả tạo ra mơ hình trạng thái, mơ hình di
đ ng, mơ hình RSS (cư ng đ tín hi u nhận được) sau đó áp dụng Unscented
particle filter và s dụng thuật toán Systematic resample để làm giảm sự thối
hóa các mẫu. Khi RSS giảm trong mạng khơng dây mà vẫn nhận được chính xác
v các nút dao đ ng. S dụng tốc đ của các nút di đ ng và giá tr đo của RSS để
nâng cao đ đ nh v chính xác. Các tác giả đư làm mô phỏng bằng ph n m m
đánh giá b lọc Unscented particle filter và Particle Filter v i các tham số khác
nhau qua các bảng 1.2, bảng 1.3 và bảng 1.4.
Measure Noise

PF

UPF

Variance

Mean(Variance)

Mean(Variance)

7

10.5039 (7.3154)

5.9248 (2.0799)

5

8.055 (7.9011)

4.7573 (1.6272)

3

6.4424 (5.1393)

4.2446 (1.0417)

1

4.7597 (3.4761)

2.4735 (0.59385)

Bảng 1.2 So sánh nhiễu phép đo.

T NG QUAN V B L C PH N T

3

TR N TH HOÀNG OANH


THI T K B L C PH N T

CHO X

GVHD:PGS.TS LÊ TI N TH

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

Vmax

PF Mean

UPF

(Variance)

Mean(Variance)

10

11.7761 (32.5513)

8.8342 (13.0634)

8

8.119 (11.8213)

4.2132 (1.6259)

5

5.332 (3.3772)

2.6756 (0.26584)

3

3.2503 (1.3258)

NG

2.0767 (0.16293)

Bảng 1.3 So sánh vận tốc khác nhau.

Number of Particle

PF

UPF

Mean(Variance)

Mean(Variance)

200

6.0405 (7.6858)

3.3648 (2.7586)

100

4.9402 (4.577)

3.2987 (0.68241)

50

5.697 (4.6985)

2.94 (1.2039)

30

5.7733 (5.1632)

3.2636 (0.69807)

Bảng 1.4 So sánh số hạt khác nhau.

Qua các bảng trên các tác giả chứng minh được thuật toán Unscented particle
filter tốt hơn nhi u so v i thuật toán particle filter trong nghiên cứu này. Đây là
m t nghiên cứu nhằm cải ti n thuật toán b lọc ph n t .
Tại Vi t Nam, có r t ít nghiên cứu v b lọc ph n t đặc bi t là các thi t k trên
ph n cứng. Tuy nhiên cũng có m t vài cơ quan, vi n nghiên cứu, các trư ng đại học
đư có những nghiên cứu và bư c đ u đư đem lại m t số k t quả khả quan trong v n
đ thi t k b lọc ph n t nhưng ch d ng lại mô phỏng trên ph n m m Matlab hoặc
OpenCV.
* Các nghiên cứu b l c ph n t trong n

T NG QUAN V B L C PH N T

4

cđ

c cơng bố:

TR N TH HỒNG OANH


THI T K B L C PH N T

CHO X

GVHD:PGS.TS LÊ TI N TH

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

- Xây dựng h thống quan sát và theo v t đối t

NG

ng cho Robot tự hành [2]

: Đây là cơng trình nghiên cứu khoa học của Tr n Công Chi n thu c Trư ng Đại
học Lạc Hồng năm 2012. Trong nghiên cứu này tác giả s dụng thuật toán PTM
(Particle & Template Matching) để quan sát và theo v t đối tượng. Vi c k t hợp
thuật toán so kh p mẫu (Template Matching) v i thuật toán lọc Particle trong
trư ng hợp ư c lượng khơng chính xác. K t quả cao nh t mà đ tài này đạt được
là 86%, số lượng hạt lọc trong khoảng t 100 đ n 300 để đảm bảo ưu tiên cho
tính th i gian thực của bài tốn.
- L c Particle dựa trên màu ứng d ng vào h thống theo dõi giao thông
[1] : Đây là công trình nghiên cứu của Lê Hồi Bắc - Nguy n Phi Vũ trên Tạp chí
BCVT & CNTT kỳ 3 10/2007. Trong nghiên cứu này tác giả s dụng lọc Paticle
v i thuật toán SIS và phương pháp top-down để theo v t đối tượng. K t quả mô
phỏng trên ph n m m, tốc đ x lý chương trình 30 frame ảnh/giây đảm bảo thực
hi n trong th i gian thực. K t quả đ nh lượng được kiểm tra trên 11 b test, m i
đoạn video test khoảng 10s, k t quả r t khả quan đạt 100%.
1.2 M c đích của đ tài
- S dụng giải thuật SIR (Sampling Importance Resampling) cho ph n thi t k b
lọc ph n t trong trư ng hợp h thống giả lập.
- S dụng tiêu chuẩn RMSE (Root-mean-square error) để đánh giá trạng thái ư c
lượng của b lọc ph n t so v i trạng thái thật.
- Thực hi n thi t k b lọc ph n t trong trư ng hợp h thống giả lập trên Matlab
và n n công ngh FPGA Virtex-II Pro xc2vp30-7ff896 .
1.3 Nhi m v của đ tài và gi i h n đ tài
- Thi t k b lọc ph n t x lí tín hi u (h thống giả lập) trên Matlab.
- Thực hi n b lọc ph n t trên n n công ngh FPGA Virtex-II Pro xc2vp307ff896 và Matlab 2007b.

T NG QUAN V B L C PH N T

5

TR N TH HOÀNG OANH


THI T K B L C PH N T

1.4 Ph

CHO X

LÝ TÍN HI U TRÊN N N CƠNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

ng pháp nghiên cứu

Học viên thực hi n đ tài s dụng hai phương pháp chủ y u:
- Phương pháp tham khảo tài li u:
+ V i sự hư ng dẫn t Th y PGS.TS Lê Ti n Thư ng, tham khảo nguồn tài
li u tìm ki m được trên mạng internet thông qua các website của Xilinx và các
di n đàn và các ki n thức trong quá trình học tập tại trư ng Đại học Sư phạm
Kỹ Thuật TPHCM.
- Phương pháp thực hành:
+ Học viên thực hi n luận văn này đã thực hành trên ph n m m Matlab
R2007b, AccelDSP 10.1, Xilinx System Generator 10.1 và Kit Virtex-II Pro của

hãng Xilinx để thi t k b lọc ph n t x lí tín hi u trên các h thống giả lập.
1.5 K ho ch thực hi n
STT
1

2

Công vi c thực hi n

Th i gian

K t qu

Khảo sát kit Virtex-II Pro và tìm

08/2013

Báo cáo chuyên đ 2

hiểu cơng ngh FPGA.

01/2014

(8.9 điểm)

Đọc và tìm hiểu lý thuy t v b lọc

02/2014

Báo cáo v i giáo viên

ph n t .

03/2014

hư ng dẫn.

Thi t k
3

b

lọc ph n t

(Particle

filtering) x lí tín hi u trên n n cơng
ngh FPGA.

4

Tổng hợp lại n i dung nghiên cứu,
trình bày báo cáo luận văn.

04/2014
08/2014

08/2014

Luận văn tốt nghi p

(ph n m m và quyển
báo cáo)
Bảo v tốt nghi p

Bảng 1.5: Kế hoạch thực hiện đề tài

T NG QUAN V B L C PH N T

6

TR N TH HOÀNG OANH


THI T K B L C PH N T

X

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

CH

C

S

GVHD:PGS.TS LÊ TI N TH

NG

NG 2

LÝ THUYẾT

2.1 C s lý thuy t b l c ph n t
2.1.1 Mơ hình Markov ẩn (Hidden Markov Model - HMM)
H thống phi tuy n phức tạp thì vi c x p x tuy n tính khơng cịn chính xác
khi đi u ki n hoạt đ ng b bi n đổi l n (tức là các hoạt đ ng ở xa điểm tuy n
tính). Vì vậy phương pháp này s khơng cịn hữu ích trong các ứng dụng phức
tạp. Chính vì vậy c n m t mơ hình để giải quy t v n đ trên. Đó là mơ hình
Markov ẩn.
Mơ hình Markov là mơ hình ngẫu nhiên trong đó các tính ch t Markov được
thỏa mãn. Trong mơ hình này, trạng thái tương lai của q trình này ch phụ
thu c vào trạng thái hi n tại, chứ khơng phải trạng thái trư c đó của h thống.
Mơ hình Markov ẩn [12] là mơ hình thống kê trong đó h thống được mơ hình
hóa được cho là m t quá trình Markov v i các tham số không bi t trư c và
nhi m vụ là xác đ nh các tham số ẩn t các tham số quan sát được, dựa trên sự
th a nhận này. Các tham số của mơ hình được rút ra, sau đó có thể s dụng để
thực hi n các phân tích k ti p, ví dụ cho các ứng dụng nhận dạng.
Trong m t mơ hình Markov điển hình, trạng thái được quan sát trực ti p bởi
ngư i quan sát, vì vậy các xác su t chuyển ti p trạng thái là các tham số duy
nh t. Mơ hình Markov ẩn thêm vào các ngõ ra: m i trạng thái có xác su t phân
bố trên các biểu hi n ngõ ra có thể. Vì vậy, nhìn vào dãy của các biểu hi n được
sinh ra bởi HMM không trực ti p ch ra dãy các trạng thái. Hình 2.1 là m t ví dụ
v các chuyển ti p trạng thái trong mơ hình Markov ẩn.
Trong đó
x: Các trạng thái trong mơ hình Markov.

C S LÝ THUY T

7

TR N TH HOÀNG OANH


THI T K B L C PH N T

X

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

a: Các xác su t chuyển ti p.
b: Các xác su t đ u ra.
y: Các dữ li u quan sát.

Hình 2.1: Các chuyển tiếp trạng thái trong mơ hình Hidden Markov
2.1.2

cl

ng đ quy Bayes

Theo lý thuy t ư c lượng và lý thuy t quy t đ nh, ư c lượng Bayes [2,6,16,19,
26] là m t phép ư c lượng hoặc m t luật quy t đ nh sao cho đạt cực tiểu giá tr
kỳ vọng hậu nghi m của m t hàm tổn th t (ví dụ như hàm kỳ vọng sai số hậu
nghi m).
Phương pháp Bayes là phương pháp dựa trên xác su t, s dụng các phương

trình dự đốn để dự đốn trạng thái của đối tượng và phương trình cập nhật để
hi u ch nh lại các dự đốn trư c đó v trạng thái của đối tượng dựa trên những tri
thức thu thập được t các quan sát trên đối tượng.
Xét vectơ trạng thái xk  ฀ n được giả đ nh trong mơ hình sau:
xk 1  f k ( xk , wk )

(2.1)

Trong đó f k là hàm chuyển ti p h thống, wk là nhi u trong vectơ trạng thái.
Giả s hàm mật đ xác su t PDF của wk được bi t trư c. Tại các th i điểm r i
rạc, phép đo liên quan đ n các vectơ trạng thái thơng qua các phương trình quan
sát:
zk  hk ( xk , vk )

(2.2)

Trong đó hk là hàm đo đạc, vk là nhi u của phép đo và PDF được bi t trư c.

C S LÝ THUY T

8

TR N TH HOÀNG OANH


THI T K B L C PH N T

X

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

Giả s trạng thái ban đ u PDF của vectơ trạng thái là: p( x1 | Do )  p( x1 ) , f i và
hi v i i  1,..., k .

Các thông tin đo được (tập hợp các phép đo) tại th i điểm k là: Dk
Yêu c u phải xây dựng các PDF trạng thái hi n tại xk : p( xk | Dk ) . PDF này có
thể thu được qua hai giai đoạn: dự đoán và cập nhật.
Giả s rằng PDF p( xk 1 | Dk 1 ) tại th i điểm k-1 được bi t trư c. Sau đó s
dụng mơ hình h thống để tính PDF tại th i điểm k. Phương trình dự đốn:
p( xk | Dk 1 )   p( xk | xk 1 ) p( xk 1 | Dk 1 )dxk 1

(2.3)

v i p( xk | xk 1 ) là mơ hình xác su t của trạng thái ti n hóa, mà mơ hình Markov
được đ nh nghĩa bởi phương trình và thỏa mãn wk 1 là
p( xk | xk 1 )   p( xk | xk 1 , wk 1 ) p(wk 1 | xk 1 )dwk 1

(2.4)

Vì theo giả thuy t p(wk 1 | xk 1 )  p(wk 1 ) , chúng ta có:
p( xk | xk 1 )    ( xk  f k 1 ( xk 1 , wk 1 )) p(wk 1 )dwk 1

(2.5)

Trong đó  (.) là chức năng hàm delta dirac. Chức năng hàm delta phát sinh bởi
vì n u xk 1 và wk 1 được bi t trư c, sau đó xk thu được t phương trình (2.1).

Tại th i điểm k thu được zk và cập nhật thơng qua quy luật Bayes. Phương
trình cập nhật:
p( xk | DK ) 

p( zk | xk ) p( xk | Dk 1 )
p( zk | D k 1 )

(2.6)

Trong đó mẫu số p( zk | D k 1 ) được tính
p( zk | D k 1 )   p( zk | xk ) p( xk | Dk 1 )dxk

(2.7)

Đi u ki n PDF của zk cho xk là p( zk | xk ) được đ nh nghĩa bằng phương trình
đo đạc và vk được bi t trư c thỏa mãn:
p( zk | xk )    ( zk  hk ( xk , vk )) p(vk )dvk

C S LÝ THUY T

9

(2.8)

TR N TH HOÀNG OANH


THI T K B L C PH N T

X

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

Trong phương trình cập nhật (6), giá tr đo lư ng z được s dụng để thay đổi
các dự đoán trư c t các bư c th i gian trư c để thu được các yêu c u hậu
nghi m của trạng thái.
Các mối quan h hồi quy của phương trình dự đốn (3) và phương trình cập
nhật (6) là giải pháp cho v n đ ư c lượng đ quy Bayes.
* M t số phương pháp dựa trên ư c lượng Bayes: b lọc Kalman và b lọc
Particle.
2.1.3 B l c Kalman
B lọc Kalman [2,5,6,9,17,20,22,24] được Rudolf (Rudy) E. Kálmán cơng bố
năm 1960, là thuật tốn s dụng chu i các giá tr đo lư ng, b ảnh hưởng bởi
nhi u hoặc sai số, để ư c đoán bi n số nhằm tăng đ chính xác so v i vi c s
dụng duy nh t m t giá tr đo lư ng. B lọc Kalman thực hi n phương pháp truy
hồi đối v i chu i các giá tr đ u vào b nhi u, nhằm tối ưu hóa giá tr ư c đốn
trạng thái của h thống.
Vi c s dụng b lọc Kalman để ư c lượng trạng thái bên trong của m t quá
trình, ngư i ta phải mơ hình q trình phù hợp v i khn khổ b lọc Kalman.
Cho phương trình tuy n tính:
xk  Axk 1  Buk 1  wk 1

(2.9)

v i phép đo là z  Rm
zk  Hxk  vk

(2.10)

Các tham số ngẫu nhiên wk 1 và vk thể hi n nhi u của quá trình và nhi u của
p( w) ~ �(0, )

phép đo. Chúng được giả đ nh là đ c lập v i nhau, trắng và v i phân bố chuẩn:
(2.11)

p(v) ~ �(0, )

(2.12)

Thực t , các ma trận hiệp biến nhiễu quá trình Q và hiệp biến nhiễu phép đo R
có thể thay đổi theo th i gian và phép đo, tuy nhiên chúng ta giả đ nh rằng chúng
là hằng số.

C S LÝ THUY T

10

TR N TH HOÀNG OANH


THI T K B L C PH N T

X

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

Lưu ý rằng các ma trận A,B,H có thể thay đổi theo m i bư c, nhưng ta giả
đ nh rằng chúng là khơng đổi.
Thu t tốn Discrete Kalman Filter [2]:
Thu t toán 2.1: Sequential Importance Sampling
 B c 1: Time Update (Dự đoán)
Dự đoán trạng thái và hi p bi n l i ư c lượng tại bư c k t bư c k- 1.


x k  Ax k 1  Buk 1

Pk  APk 1 AT  Q

 B c 2: Measurement Update (Hi u chỉnh)
Tính “gain” Kalman: Kk  Pk H T ( HPk H T  R)1
Đo lư ng thực t để đạt được zk , và sau đó phát sinh ư c lượng trạng thái


hậu nghi m x k như sau:



x k  x k  K k ( zk  H x k )
Tính hi p bi n l i hậu nghi m: Pk  ( I  Kk H ) Pk

Sau m i bư c “Dự đoán và hi u ch nh”, quá trình s dụng ư c lượng hậu



nghi m trư c x k 1 để dự đoán m t ư c lượng hậu nghi m m i x k lặp lại. Tính

ch t đ quy này là m t trong những đặc điểm h p dẫn của Kalman Filter d thực
hi n hơn bởi vì nó khơng phải ư c lượng trạng thái m i dựa trên t t cả các dữ
li u trư c đó.
Tuy nhiên b lọc này có m t số hạn ch là chúng ư c lượng trên h thống
tuy n tính và nhi u Gauss. Nhưng trên thực các h thống thư ng là phi tuy n và
nhi u khơng phải Gauss do đó làm vi c v i mơ hình g n đúng s dẫn đ n k t quả
khơng chính xác.
* B l c Kalman m r ng [2]: (Extended Kalman Filter)
Lọc Kalman không thể áp dụng cho các trư ng hợp là phi tuy n. Vì th m t số
nghiên cứu mở r ng thực hi n trên b lọc Kalman nhằm giải quy t v n đ phi
tuy n và nhi u phi Gauss. Và phương pháp này là Extended Kalman.
H thống phi tuy n được đ nh nghĩa:

C S LÝ THUY T

11

TR N TH HOÀNG OANH


THI T K B L C PH N T

X

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

xk  f ( xk 1 , uk , wk 1 )

(2.13)

zk  h( xk , vk )

(2.14)

Các tham số ngẫu nhiên wk và vk là nhi u của quá trình và nhi u của phép đo
như trong b lọc Kalman.
Trong thực t ta không thể bi t được nhi u tại m i bư c, tuy nhiên có thể x p
x vectơ trạng thái và phép đo mà không c n giá tr nhi u


x k  f ( x k 1 , uk ,0)

(2.15)



z k  h( x k ,0)

(2.16)


V i x k là ư c lượng posterior của trạng thái ( t th i điểm trư c bư c k)

Thu t toán Extended Kalman Filter : là quy trình lặp lại hai bư c dự đốn
và hi u ch nh.
Thu t toán 2.2: Extended Kalman Filter
 Bư c 1: Time Update (Dự đoán)
Dự đoán trạng thái và hi p bi n l i ư c lượng bư c k t bư c k- 1.


x k  f ( x k 1 , uk ,0)
T
Pk  Ak Pk 1 Ak  Wk Qk 1WkT

 Bư c 2: Measurement Update (Hi u ch nh)
T
T
Tính “gain” Kalman: Kk  Pk H k ( H k Pk H k  Vk RkVkT )1

Đo lư ng thực t để đạt được zk , và sau đó phát sinh ư c lượng

trạng thái x k posterior như sau:



x k  x k  K k ( zk  h( x k , 0))

Tính hi p bi n l i posterior : Pk  ( I  Kk H ) Pk
V i H k và Vk là Jacobian phép đo tại bư c k, Qk là hi p bi n nhi u
phép đo tại bư c k

C S LÝ THUY T

12

TR N TH HOÀNG OANH


THI T K B L C PH N T

X

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

Tuy phương pháp Extended Kalman Filter khắc phục nhược điểm của Kalman
Filter nhưng thư ng khơng chính xác trong giai đoạn khởi tạo.
2.1.4. B l c ph n t (Particle Filter)
Trong thực t , các thi t b thư ng được s dụng để x lí tín hi u tu n tự áp
dụng các thuật toán dựa trên b lọc Kalman. Khi h thống là tuy n tính và nhi u
là Gauss thì b lọc Kalman là giải pháp tối ưu. Nhưng trư ng hợp là phi tuy n
hoặc nhi u là phi Gauss thì lựa chọn phổ bi n nh t là Extended Kalman Filter.
Trong nhi u trư ng hợp b lọc này có hi u su t kém v i sai số h thống l n,
không h i tụ và thi u đ chắc chắn.
M t cách ti p cận khác để giải quy t v n đ phi tuy n là đ xu t m t thuật
toán lọc dựa trên quan điểm x p x hàm phân phối xác su t dạng Gauss. Thuật
toán này đặt tên là Unscented Kalman Filter [15,28] (UKF). Thuật toán này
chứng minh có k t quả tốt hơn EKF. Tuy nhiên, gi i hạn của UKF không thể áp
dụng cho các bài tốn có phân phối phi Gauss tổng qt.
G n đây, m t phương pháp nhận sự nhi u sự quan tâm trên th gi i là phương

pháp l y mẫu tu n tự. Nó cịn gọi là b lọc ph n t hay b lọc bootstrap. B lọc
ph n t [1,2,7,11-12,14-16 ,21,24,26,28] được phát minh nhằm giải quy t tốt hơn
bài tốn lọc, đặc bi t là nó có thể khắc phục được mọi nhược điểm của lọc
Kalman và cũng khơng u c u h phải có tập trạng thái hữu hạn.
2.1.4.1 N n t ng toán h c [2, 14]:
Trư c khi ti p tục xem xét v b lọc Particle, s c n thi t n u chúng ta nhắc
lại m t số ki n thức toán học :
- Quy luật tổng xác su t:
p( xk )   p( xk | xk 1 ) p( xk 1 )dxk 1

(2.17)

- Quy luật Bayes:
p( xk | zk ) 

p( zk | xk ) p( xk )
p ( zk )

(2.18)

- Đ quy ư c lượng Bayes:

C S LÝ THUY T

13

TR N TH HOÀNG OANH


THI T K B L C PH N T

X

LÝ TÍN HI U TRÊN N N CÔNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

+ Phương trình dự đốn:
p( xk | Dk 1 )   p( xk | xk 1 ) p( xk 1 | Dk 1 )dxk 1

(2.19)

+ Phương trình cập nhật:
p( xk | DK ) 

p( yk | xk ) p( xk | Dk 1 )
p( yk | D k 1 )

(2.20)

Xét m t mơ hình h thống đ ng có phương trình:
xk  f k ( xk 1 , wk )

(2.21)

Mơ hình quan sát đ ng có phương trình:
zk  gk ( xk , vk )

Các trạng thái

(2.22)

xk ; k  ฀  , xk  X của h có phân phối xác su t ban đ u

p  x0  và xác su t chuyển trạng thái p  x k | xk 1  ,  zk ; k  ฀ * , zk  Y là các quan


sát tương ứng v i các th i điểm. Đồng th i, ta đ nh nghĩa x0:k   x0 ,..., xk  và


z1:k   z1 ,..., zk  l n lượt là chu i trạng thái và chu i quan sát cho đ n th i điểm

k.
H đang xét có thể được đặc trưng bởi các hàm phân phối xác su t sau:
p( x0 ) ; p( xk | xk 1 ), k  1 ; p( zk | xk ), k  1 .Ta c n quan tâm tính mật đ hậu nghi m

p( xk | z1:k ) bằng các phương trình đ quy như sau:

Ph

ng trình dự đốn:
p( xk | z1:k 1 )   p( xk | xk 1 ) p( xk 1 | z1:k 1 )dxk 1

Ph

(2.23)

ng trình c p nh t

p( xk | z1:k ) 

p( zk | xk ) p( xk | z1:k 1 )

 p( z

k

| xk ) p( xk | z1:k 1 )dxk

(2.24)

Những phương trình và biểu thức đ quy ở trên tuy có vẻ đơn giản nhưng
trong thực t , chúng ta khơng thể tính được chúng bởi để tính được

 p( z

k

| xk ) p( xk | z1:k 1 )dxk đòi hỏi phải thực hi n phép tính tích phân trong đó dữ

li u có số chi u là r t l n và r t phức tạp.

C S LÝ THUY T

14

TR N TH HOÀNG OANH

THI T K B L C PH N T

2.1.4.2 Ph

X

LÝ TÍN HI U TRÊN N N CƠNG NGH FPGA

GVHD:PGS.TS LÊ TI N TH

NG

ng pháp Monte Carlo

Trong ph n này, chúng ta s xem xét m t trong những n n tảng lý thuy t
quan trọng nh t - phương pháp Monte Carlo [2,12] - của b lọc Particle.
* Cơ sở của phương pháp Monte Carlo:
- Các số ngẫu nhiên (Random numbers): các số ngẫu nhiên không ch s
dụng trong vi c mô phỏng lại các hi n tượng ngẫu nhiên trong thực t mà
còn s dụng l y mẫu ngẫu nhiên của m t phân bố nào đó.
- Luật số l n (Law of large numbers): luật này đảm bảo rằng khi ta chọn
ngẫu nhiên các giá tr (mẫu th ) trong m t dãy các giá tr (qu n thể), kích
thư c dãy mẫu th càng l n thì các đặc trưng thống kê (trung bình, phương
sai,...) của mẫu th càng “g n” v i các đặc trưng thống kê của qu n thể.
Luật số l n r t quan trọng đối v i phương pháp Monte Carlo vì nó đảm bảo
cho sự ổn đ nh các giá tr trung bình của các bi n ngẫu nhiên khi phép th
đủ l n.
- Đ nh lý gi i hạn trung tâm: dư i m t số đi u ki n cụ thể, trung bình số
học của m t lượng đủ l n các các phép lặp của bi n ngẫu nhiên đ c lập s
được x p x theo phân bố chuẩn. Do phương pháp Monte Carlo là m t

chu i các phép th nên đ nh lý này giúp chúng ta d dàng x p x được trung
bình và phương sai của các k t quả thu được t phương pháp.
Chúng ta giả s rằng mơ hình trạng thái là mơ hình Markov ẩn, phi tuy n,
nhi u là phi Gauss. Trạng thái ẩn ký hi u xk , trạng thái quan sát zk .
Gọi chu i trạng thái cho đ n th i điểm k: x0:k  ( x0 ,, xk ) .
i
Các mẫu ngẫu nhiên x0:k được rút ra t phân bố hậu nghi m.

Đại di n cho phân bố hậu nghi m s dụng m t tập các mẫu hoặc các hạt:
1 N

i
p( x0:k | Dk )    ( x0:k  x0:k )
N i 1

(2.25)

Lúc này ta s d dàng tính được x p x kỳ vọng theo công thức:
E ( g ( x0:k ))   g ( x0:k ) p( x0:k | Dk ) dx0:k

C S LÝ THUY T

15

(2.26)

TR N TH HOÀNG OANH