3 mô tả chức năng dsp56002

MÔ TẢ CHỨC NĂNG DSP56002
Chương này đề cập đến các chế độ đònh đòa chỉ và cấu trúc bộ xử lí
DSP56002. Cấu trúc bộ vi xử lí DSP56002 gồm ba đơn vò thực thi trung
tâm: đơn vò thực thi dữ liệu số học logic (ALU), đơn vò điều khiển chương
trình, đơn vò cấp phát đòa chỉ. Ba chế độ đònh đòa chỉ của bộ xử lí
DSP56002: thanh ghi trực tiếp, đặc biệt, và thanh ghi gián tiếp. Đồng
thời, trong chương này còn mô tả các mã lệnh để điều khiển chọn chế độ
hoạt động cho các Port của DSP và các thanh ghi trong của DSP56002.

A. CẤU TRÚC CỦA DSP56002

I . ĐƠN VỊ XỬ LÍ TRUNG TÂM(CPU)
1 . Các tuyến:
Cấu trúc nội đa tuyến của bộ xử lí DSP56002 gồm 4 tuyến dữ liệu 2
chiều 24-bit, hai tuyến đòa chỉ một hướng 16-bit và một tuyến đòa chỉ hai
hướng 16-bit.
a./ Tuyến dữ liệu:
Các tuyến dữ liệu bao gồm: XDB , YDB , PDB , GDB . Trong đó XDB
và YDB truyền dữ liệu giữa ALU dữ liệu với bộ nhớ X hoặc Y tương ứng. Một
số lệnh của XDB và YDB có thể kết nối với nhau tạo thành tuyến 48-bit. PDB
thì truyền từ các lệnh còn GDB thì đảm trách các dữ liệu khác như truyền các
dữ liệu xuất nhập (I/O) đến và từ các thiết bò ngoại vi.
b./ Các tuyến đòa chỉ:
Các tuyến đòa chỉ bao gồm: XAB, YAB và PAB. XAB và YAB cung
cấp đòa chỉ dữ liệu trỏ đến vò trí xác đònh trong bộ nhớ dữ liệu nội X,Y tương
ứng. PAB cung cấp đòa chỉ dữ liệu trỏ đến vò trí bộ nhớ xác đònh trong bộ nhớ
chương trình nội. Các khoảng bộ nhớ ngoài được đònh đòa chỉ một chiều 16-bit
SVTH:Huỳnh Quốc Trâm

3-11

được lái bởi một bộ dồn kênh ba ngỏ nhập để có thể chọn XAB, YAB hoặc
PAB.
2 . Các đơn vò thực thi:
DSP56002 gồm ba đơn vò thực thi ALU dữ liệu, PCU và AGU.
3 . Cổng mở rộng bộ nhớ: (cổng A )
Cổng mở rộng bộ nhớ bao gồm một tuyến đòa chỉ 16-bit, một tuyến dữ
liệu hai chiều 24-bit và các tín hiệu điều khiển. Nó được dùng để giao tiếp với
bộ xử lí DSP56002 để mở rộng bộ nhớ hay thiết bò ngoại vi. Những thiết bò
ngoại vi này gồm RAM tónh tốc độ cao, thiết bò bộ nhớ thấp hơn, DSP khác và
MPU khác trong cấu hình chủ/tớ.
4 . OnCE:
Nó cho phép người sử dụng tạo ảnh hưởng qua lại giữa CPU của
DSP56002 và các ngoại vi khác để kiểm tra các thanh ghi, bộ nhớ hay các
ngoại vi trên chip. Nó cung cấp sự truy xuất đơn giản, ít tiêu phí và tốc độ độc
lập đối với các thanh ghi nội cho việc phát triển hệ thống sửa lỗi và có tính
kinh tế cao.
5 . Vòng giữ pha (PLL) dựa trên xung clock:
Vòng giữ pha cho phép DSP56002 sử dụng nguồn xung clock ngoại đối
với việc xử lí nhiều tốc độ cũng như cung cấp xung clock đồng bộ hoá xung
clock nội. PLL thực hiện việc nhân tần số, loại bỏ tính bất đối xứng và chia
nhỏ công suất.
II .VÙNG MỞ RỘNG
1 . Các bộ nhớ nội:
Bộ xử lí DSP56002 có 6 bộ nhớ on-chip: RAM dữ liệu X, ROM dữ
liệu X, RAM dữ liệu Y, ROM dữ liệu Y, RAM bộ nhớ chương trình và ROM
bootstrap(tự khởi động). RAM dữ liệu X và Y là hai bộ nhớ nội 24-bit chiếm
giữ 256 ô nhớ vò trí thấp nhất của khoảng đòa chỉ X và Y tương ứng. ROM dữ
liệu X và Y là hai bộ nhớ nội 24-bit cho phép bởi OMR, chiếm giữ 256 vò trí ô
nhớ thấp kế tiếp của khoảng đòa chỉ bộ nhớ. RAM chương trình P chứa các câu

lệnh, hằng số và các bảng dữ liệu được cố đònh tại thời gian biên dòch. Các vò
trí ô nhớ không sử dụng có thể dùng lưu trữ dữ liệu tạm thời. ROM bootstrap
là một ROM có 64 ô nhớ lập trình trên 24-bit sử dụng chế độ bootstrap. Ngoài
ra còn có thể lập trình để thực hiện phép bootstrap từ cổng mở rộng bộ nhớ, từ
giao tiếp chủ hay từ giao tiếp bất đồng bộ nối tiếp (SCI).
2 . Các ngoại vi on-chip:
Các ngoại vi của DSP56002 bao gồm: một giao tiếp chủ song song bằng
phương pháp DMA, một port giao tiếp nối tiếp đồng bộ (SSI), một port giao
tiếp nối tiếp bất đồng bộ (SCI), và một port xuất /nhập lập trình được.
3 . Bộ đònh thời / Đếm sự kiện:

SVTH:Huỳnh Quốc Trâm

3-12


Bộ đònh thời có thể sử dụng nguồn xung clock nội hay ngoại, và có thể
ngắt bộ xử lí sau một số sự kiện (xung clock) được tác động bởi người lập
trình, hay nó có thể phát tín hiệu đến thiết bò ngoại vi sau khi đếm xong số sự
kiện bên trong.

B. ĐƠN VỊ THỰC THI ALU DỮ LIỆU:

Đơn vò thực thi ALU dữ liệu thực hiện các phép toán số học và logic trên
các toán hạng dữ liệu. Các thành phần quan trọng của ALU dữ liệu bao gồm
các thanh ghi dữ liệu, một đơn vò nhân tích luỹ / logic song song(MAC ), một
bộ dòch thanh ghi tích lũy, một đơn vò thao tác bit và hai bộ dòch / giới hạn.
Tuyến dữ liệu X
Tuyến dữ liệu Y
24

24
X0
X1
Y0
Y1

24

24

Dồn kênh

Thanh ghi tích lũy
Làm tròn và đơn vò
logic
56

56

56

A(56)

Bộ Dòch

24

24

B(56)
56

56

Bộ Dòch/Giới Hạn

BIỂU ĐỒ KHỐI ALU DỮ LIỆU
SVTH:Huỳnh Quốc Trâm

3-13


I .THANH GHI DỮ LIỆU:
1./Thanh ghi dữ liệu nhập: X1,X0,Y1,Y0
ALU dữ liệu có bốn thanh ghi dữ liệu nhập có thể được xử lí như là bốn
thanh ghi 24 bit độc lập X1, X0 , Y1 và Y0 hay kết hợp thành hai thanh ghi
48 bit X và Y được phát triển bằng cách kết nối X1:X0, Y1:Y0 tương ứng.
X

X1
23

Y

Y1

X0
0 23

0

23

Y0
0 23

0

2./ Thanh ghi dữ liệu tích lũy : A2 , A1 , A0 , B2 , B1 , B0
Sáu thanh ghi dữ liệu tích lũy A2, A1, A0, B2, B1, B0 hình thành nên hai
thanh ghi tích lũy 56 bit tạm thời A (A2 : A1: A0) và B (B2 : B1: B0 ). Các
thanh ghi A1, A0 và B1, B0 là các thanh ghi 24 bit, còn thanh ghi A2, B2 là
thanh ghi 8 bit. Hai thanh ghi này còn gọi là thanh ghi mở rộng.
A
*
23

A2
87

*
23

A1
0 23
B

B2
87

A0
0 23

B1
0 23

0
B0

0 23

0

II . ĐƠN VỊ MAC VÀ LOGIC:
Đơn vò MAC và LOGIC thực hiện tất cả các phép tính toán toán hạng của
bộ xử lí DSP56002 như cộng, trừ, AND, OR, XOR và NOT. Nó cho phép ba
toán hạng nhập và cho kết quả 56 bit được chứa trong thanh ghi tích lũy A và
B.
1 . Biểu diễn dữ liệu phân số bù 2:
Đơn vò MAC và logic sử dụng dữ liệu phân số bù 2 trong thuật giải của
DSP56002, trong đó phân số là một số bất kì mà độ lớn của nó phải lớn hơn
hay bằng 0 và nhỏ hơn 1.
2 . Sự làm tròn:
Đơn vò MAC và LOGIC có thể làm tròn hội tụ phần thấp nhất của thanh
ghi tích lũy A0 và B0 vào phần cao nhất A1 và B1.
III . BỘ DỊCH TÍCH LŨY:
Bộ dòch tích lũy nhận ngõ nhập 56 bit và xuất kết quả 56 bit. Bộ dòch tích
lũy có thể dòch toán hạng dữ liệu sang trái một bit, sang phải một bit hay
không dòch gì cả.

IV . BỘ DỊCH/GIỚI HẠN DỮ LIỆU:
Bộ dòch/giới hạn dữ liệu cung cấp chế độ hậu xử lí đặc biệt trên dữ liệu
truyền từ thanh ghi tích lũy đến YDB hay XDB. Mỗi bộ dòch/giới hạn bao gồm
một bộ dòch được cho phép bởi một bộ giới hạn.
SVTH:Huỳnh Quốc Trâm

3-14


1 . Bộ dòch dữ liệu:
Mỗi bộ dòch dữ liệu có khả năng dòch một toán hạng dữ liệu sang
trái, sang phải một bit hay cho dữ liệu đi qua mà không dòch gì cả. Ngõ ra của
bộ dòch dữ liệu chạy qua bộ giới hạn dữ liệu tương ứng, trong đó bộ giới hạn
dữ liệu có ngõ ra 24 bit và một ngõ tràn. Các bộ dòch được điều khiển bởi các
bit ở chế độ chia tỉ lệ (Scaling mode) S1 và S0 ở thanh ghi trạng thái (SR),
với S1, S0 lần lượt là bit thứ 11 và thứ 10. S1 và S0 cho phép sự chia tỉ lệ
động của dữ liệu cố đònh được trỏ mà không cần phải thay đổi lệnh của
chương trình.
S1
0
0
1

S0
0
1
0

Chế độ chia tỉ lệ
Không chia

Chia xuống (dòch sang phải 1 bit )
Chia lên (dòch sang trái một 1 bit)

2 . Bộ giới hạn:
Mỗi bộ giới hạn dữ liệu có khả năng tự thực hiện, nếu cần giải thuật bão
hòa trên các toán hạng dữ liệu được truyền từ các thanh ghi tích lũy đến XDB
và YDB. Nếu nội dung thanh ghi tích lũy nguồn có thể được hiển thò trong kích
thước của toán hạng đích mà không tràn thì bộ giới hạn bò cấm và toán hạng
không thay đổi. Còn ngược lại thì bộ giới hạn sẽ thay thế một giá trò dữ liệu đã
tới hạn có độ lớn cực đại và có dấu giống như dấu của thanh ghi tích lũy
nguồn. Phép giới hạn được thực hiện trên ngỏ xuất của bộ dữ liệu tương
ứng. Giá trò của thanh ghi tích lũy nguồn không thay đổi.
Với hai bộ dòch/giới hạn dữ liệu có thể kết hợp lại với nhau để hình thành
một giới hạn 48 bit dành cho các toán hạng từ dài(long word).
BẢNG GIÁ TRỊ DỮ LIỆU ĐƯC GIỚI HẠN
Đích
Giá trò giới hạn (hex)
Bộ nhớ tham
Toán hạng
Dấu
XDB
YDB
Loại truy
chiếu
nguồn
xuất
X
X:A
+
7FFFFF

Một từ
X:B
800000
24 bit
Y
Y:A
+
7FFFFF
Một từ
Y:B
800000
24 bit
X và Y

X:A Y:A
X:A Y:B
X:B Y:A
X:B Y:B
L : AB
L : BA

SVTH:Huỳnh Quốc Trâm

+
+
+
-

7FFFFF
800000

7FFFFF
800000
7FFFFF
800000

7FFFFF
800000
7FFFFF
800000
7FFFFF
800000

Hai từ 24
bit

3-15


L ( X : Y)

L:A
L:B

+
-

7FFFFF
800000

FFFFFF

000000

Một từ
dài 48 bit

V . ĐƠN VỊ THAO TÁC TRÊN BIT:
Đơn vò thao tác trên bit thực hiện các phép toán bit trên toán hạng của bộ
nhớ X hay Y.

C . BỘ ĐIỀU KHIỂN CHƯƠNG TRÌNH:

Bộ điều khiển chương trình là một đơn vò thực thi độc lập cung cấp lưu đồ
điều khiển chương trình chuẩn mực như là bộ đếm chương trình, thanh ghi
trạng thái và hệ thống stack. Nó còn bao gồm cả OMR , LA và LC sẵn sàng
để cung cấp cho lệnh vòng lặp DO, phần cứng của bộ xử lí DSP56002.
• Thanh ghi bộ đếm chương trình (PC):
Là thanh ghi 16 bit trỏ vò trí bộ nhớ chương trình P của từ lệnh, toán
hạng dữ liệu tức thời, toán hạng đòa chỉ tức thời kế tiếp.
• Thanh ghi trạng thái (SR):
Là thanh ghi 16 bit bao gồm 1 thanh ghi chế độ 8 bit (MR), chiếm 8
bit cao của SR, và thanh ghi mã điều kiện (CCR) chiếm 8 bit thấp của SR. MR
chứa thông tin về trạng thái hệ thống của DSP56002. CCR đònh nghóa chế độ
hiện hành.
• Hệ thống Stack (SS):
Là bộ nhớ nội 32*15 tách biệt chứa bộ đếm chương trình (PC ) và
thanh ghi trạng thái (SR) cho phép gọi chương trình con, các ngắt dài và
chương trình vòng lặp. Ngoài ra còn có thể chứa LA và LC.
• Bộ đếm vòng lặp (LC):
Là thanh ghi 16 bit xác đònh tần số lặp của lệnh DO hay lệnh REP.
• Đòa chỉ vòng lặp (LA):

Là thanh ghi 16 bit trỏ đến vò trí cuối của từ lệnh trong vòng lặp DO.
• Thanh ghi chế độ xử lí (OMR) :
Là thanh ghi 24 bit đònh nghóa chế độ xử lí hiện hành của bộ xử lí
DSP56002. Chỉ có 6 bit của OMR được đònh nghóa. Nó đònh nghóa sự khác
nhau của các bộ nhớ, và đònh nghóa thủ tục khởi động.
MR

CCR
LF DM T * S1
S0 I1 I0 S L E U N Z V C
Thanh ghi trạng thái (SR)
C : carry
V : overflow
; cờ báo tràn
Z : zero
N : negative
U : unnormalized
E : extension
L : limit
S : scaling
SVTH:Huỳnh Quốc Trâm

3-16


I1 , I0 : interrupt mask
; mặt nạ ngắt
* : reserved
T : trace mode
DM : double precision multibly mode

LF : loop flag
; cờ vòng lặp

23

16 15

0
Thanh ghi đòa chỉ vòng lặp (LA)

*
23

16 15

0
Thanh ghi bộ đếm vòng lặp(LC)

*

23

16 15

0
Thanh ghi bộ đếm chương trình(PC)

*
23

8

7
6
5
*
*
SD
*
THANH GHI CHẾ ĐỘ XỬ LÝ(OMR)

4
MC

3
YD

2
DE

1
MB

0
MA

HỆ THỐNG STACK (SS)
31

16 15

0

1

High
(SSH)

CON TRỎ STACK
UF

SE

P3

P2

P1

P0

Low
(SSL)

15

BẢNG CÁC BIT CHẾ ĐỘ BỘ NHỚ
XD

Y

D

0

0

0

1

1
1

0
1

BỘ NHỚ DỮ LIỆU
Cấm các ROM nội và các đòa chỉ của chúng trong phần
bộ nhớ ngoài.
Cấm ROM dữ liệu X nội và bộ nhớ ngoài. Cấm ROM và
RAM dữ liệu Y nội và bộ nhớ ngoài.
Cho phép ROM dữ liệu X và Y.
Cấm ROM và RAM dữ liệu nội và bộ nhớ ngoài. Cho

SVTH:Huỳnh Quốc Trâm

3-17


phép ROM dữ liệu X.

BẢNG TÓM TẮT CÁC CHẾ ĐỘ XỬ LÍ CỦA DSP56002
Chế độ
xử lí
0

MC

MB

MA

Mô tả

0

0

0

1
2

0
0

0
1

1
0

3

0

1

1

4
5
6

1
1
1

0
0
1

0
1
0

7

1

1

1

Chế độ đơn chip P:RAM được cho
phép, reset tại $0000.
Bootstrap từ EEPROM,thoát chế độ 0.
Chế độ mở rộng chuẩn P:RAM được
cho phép, reset tại $E000.
Chế độ phát triển P:RAM bò
cấm,reset tại $0000.
Dự trữ cho Bootstrap.
Bootstrap từ chủ, thoát chế độ 0.
Bootstrap từ SCI (xung clock ngoài)
thoát chế độ 0.
Dự trữ cho Bootstrap.

D . ĐƠN VỊ CẤP PHÁT ĐỊA CHỈ:
Đơn vò cấp phát đòa chỉ là một đơn vò thực thi độc lập phát ra các đòa chỉ
trỏ đến các toán hạng dữ liệu trên bộ nhớ X, Y hay P. Nó cung cấp 14 chế độ
đònh đòa chỉ và sử dụng ba loại cấp phát đòa chỉ số học. Các thành phần chính:
24 thanh ghi đòa chỉ 16 bit, 2 ALU đòa chỉ và ba bộ dồn kênh đòa chỉ xuất.
 Các thanh ghi đòa chỉ : 24 thanh ghi đòa chỉ được chia thành ba tập hợp 8
thanh ghi:
 Thanh ghi đòa chỉ: Rn , n = 0,1, .. ,7
 Thanh ghi offset:
Nn , n = 0,1, .. ,7
SVTH:Huỳnh Quốc Trâm

3-18

 Thanh ghi sửa đổi: Mn , n = 0,1, .. , 7
Mỗi thanh ghi đòa chỉ Rn có một thanh ghi offset Nn và thanh ghi sửa đổi
tương ứng, cả ba đều có chung số n. Thanh ghi đòa chỉ Rn được dùng như đòa
chỉ con trỏ để đònh vò toán hạng dữ liệu trong bộ nhớ. Thanh ghi offset được
dùng để cung cấp một giá trò offset cho thanh ghi cập nhật vò trí offset. Thanh
ghi sửa đổi Mn lựa chọn đòa chỉ số học để được thực hiện khi thanh ghi đòa chỉ
được cập nhật.
 ALU đòa chỉ:
Hai ALU đòa chỉ thực hiện đòa chỉ số học bởi các chế đònh đòa chỉ của bộ
xử lí DSP56002 và các đòa chỉ thay đổi. Đơn vò đòa chỉ số học sử dụng ba loại
đòa chỉ số học: tuyến tính, modulo và đảo cờ nhớ. Các thanh ghi sửa đổi đònh
nghóa loại đòa chỉ số học được thực hiện. Đòa chỉ tuyến tính được sử dụng cho
đònh đòa chỉ loại MPU chuẩn. Đòa chỉ modulo được dùng cho các bộ đệm
vòng. Đảo cờ nhớ được dùng trong thuật giải FFT.

BẢNG TÓM TẮT MÃ LOẠI ĐỊA CHỈ SỬA ĐỔI
Đòa chỉ sửa đổi
Loại đòa chỉ số học
0000
Đảo cờ nhớ (đảo bit)
0001
Modulo 2
0002
Modulo 3
0003
Modulo 4
:
:
7FFE

Modulo 32767
7FFF
Modulo 32768
8000
Dự trữ
8001
Nhân Wrap Around Modulo 2
8002
Dự trữ
8003
Nhân Wrap Around Modulo 4
:
Dự trữ
8007
Nhân Wrap Around Modulo 8
:
Dự trữ
800F
Nhân Wrap Around Modulo 2 4
:
Dự trữ
801F
Nhân Wrap Around Modulo 2 5
:
Dự trữ
803F
Nhân Wrap Around Modulo 2 6
:
Dự trữ
807F

Nhân Wrap Around Modulo 2 7
:
Dự trữ
80FF
Nhân Wrap Around Modulo 2 8
SVTH:Huỳnh Quốc Trâm

3-19


:
81FF
:
83FF
:
87FF
:
8FFF
:
9FFF
:
BFFF
:
FFFF

Dự trữ
Nhân Wrap Around Modulo 2 9
Dự trữ
Nhân Wrap Around Modulo 2 10
Dự trữ

Nhân Wrap Around Modulo 2 11
Dự trữ
Nhân Wrap Around Modulo 2 12
Dự trữ
Nhân Wrap Around Modulo 2 13
Dự trữ
Nhân Wrap Around Modulo 2 14
Dự trữ
Tuyến tính (Modulo 2 15 )

E . CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ:
Các lệnh của bộ xử lí DSP56002 bao gồm một hay nhiều từ lệnh 24 bit: từ
toán hạng và từ mở rộng. Từ toán hạng chứa một vùng mã lệnh 8 bit và một
vùng dữ liệu 16 bit. Vùng mã lệnh bao gồm mã lệnh với các toán hạng thanh
ghi nguồn và đích của nó. Vùng truyền dữ liệu cung cấp hướng truyền và đòa
chỉ tác động đối với dữ liệu truyền trên XDB và YDB. Đòa chỉ tác động sẽ xác
đònh một thanh ghi đòa chỉ Rn.
Các chế độ đònh đòa chỉ xác đònh các toán hạng là thanh ghi hay vò trí bộ
nhớ và cung cấp một đòa chỉ xác đònh toán hạng. Các chế độ đònh đòa chỉ có
thể được phân nhóm thành ba loại: Thanh ghi trực tiếp, đặc biệt và thanh ghi
gián tiếp. Trường hợp đònh đòa chỉ gián tiếp phải có thêm thông tin về đòa chỉ
thay đổi (bổ sung) được xác đònh trong thanh ghi sửa đổi. Các thanh ghi gián
tiếp hay trực tiếp có các chế độ đònh đòa chỉ tương thích với lệnh từ đơn. Còn
các đòa chỉ đặc biệt thì tương thích với lệnh một từ hay hai từ.
I .Các chế độ đònh đòa chỉ trực tiếp thanh ghi:
Các chế độ đònh đòa chỉ trực tiếp thanh ghi toán hạng là một thanh ghi dữ
liệu nhập, thanh ghi đòa chỉ hay thanh ghi điều khiển.
II . Các chế độ đònh đòa chỉ đặc biệt:
1./ Chế độ đònh đòa chỉ dữ liệu tức thời:
Trỏ đến toán hạng 24 bit đònh vò trong từ mở rộng của lệnh .

Ví dụ : MOVE #$818181,A0 ; A = $00 000000 818181
MOVE #$818181,A ; A = $FF 818181 000000
MOVE #$121212,B ; B = $00 121212 000000
2./ Chế độ đònh đòa chỉ ngắn tức thời:

SVTH:Huỳnh Quốc Trâm

3-20


Trỏ đến toán hạng dữ liệu tức thời 8 bit hoặc 12 bit đònh vò trong từ
lệnh của lệnh. Dữ liệu tức thời được truyền tới bit có trọng số thấp nhất của
đích đến với bit trọng số thấp cho bằng zero.
Ví dụ: MOVE #$81, A1
; A = $00 000081 000000
MOVE #$12, A
; A = $00 120000 000000
MOVE #$81, B
; B = $FF 810000 000000
3./ Chế độ đònh đòa chỉ tuyệt đối:
Sử dụng đòa chỉ toán hạng 16 bit đònh vò trong lệnh từ mở rộng như là
một con trỏ trỏ đến vò trí của toán hạng dữ liệu.
Ví dụ:
MOVE X:$2000,A0
4./ Chế độ đònh đòa chỉ ngắn tuyệt đối:
Sử dụng đòa chỉ toán hạng tức thời 6 bit, đònh vò trong lệnh thao tác
từ, để thiết lập con trỏ 16 bit trỏ đến dữ liệu toán hạng. Toán hạng đòa chỉ tức
thời 6-bit thêm các bit mở rộng có giá trò là zero để hình thành con trỏ 16-bit.
Ví dụ:
MOVE A1,X:$2

5/ Chế độ đònh đòa chỉ xuất/ nhập ngắn:
Tương tự như chế độ đònh đòa chỉ ngắn tuyệt đối. Nó sử dụng đòa chỉ toán
hạng 6 bit được đònh vò trong từ lệnh xử lí, hình thành con trỏ 16 bit cho đoạn
Nhập/Xuất ( $ FFCO - $FFFF ) của bộ nhớ X hoặc Y. Nó sử dụng các lệnh về
thao tác bit và truyền dữ liệu ngoại vi.
Ví dụ:
MOVEP A1,X:$FFFE
6/ Chế độ đònh đòa chỉ nhảy ngắn:
Sử dụng toán hạng nhảy tức thời 12 bit được đònh vò trong từ lệnh mở
rộng để thiết lập toán hạng “nhảy 16 bit”. Toán hạng nhảy 12 bit được thêm
phần mở rộng là zero thành toán hạng 16 bit và thay thế nội dung của thanh
ghi bộ đếm chương trình ( PC ).
Ví dụ:
JMP $222
; vò trí bộ nhớ P:$0222
7/ Chế độ đònh đòa chỉ ngầm đònh:
Được sử dụng bởi một số lệnh để tham chiếu ngầm các thanh ghi bộ điều
khiển chương trình. Thanh ghi điều khiển chương trình được ngầm đònh trong
mã nguồn và mã lệnh của lệnh.
III . CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ THANH GHI GIÁN TIẾP:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp , từ lệnh xác đònh một
thanh ghi Rn để trỏ đến toán hạng được đònh vò trong bộ nhớ. Từ lệnh xử lý
còn có thể xác đònh một đòa chỉ toán hạng thực hiện với cả phép thực thi lệnh
trước hay sau. Ví dụ: tăng sau bởi một, giảm sau một đơn vò offset.
Mỗi đòa chỉ thanh ghi Rn thì tương ứng với một thanh ghi offset Nn và
thanh ghi sửa đổi Mn. Nn chứa một giá trò offset mà có thể được cộng với Rn
để cập nhật nội dung của nó. Mn xác đònh loại đòa chỉ số học được thực hiện
SVTH:Huỳnh Quốc Trâm

3-21

khi Rn được cập nhật. Mỗi Mn thì được đặt $FFFF khi reset bộ xử lí để xác
đònh loại đòa chỉ số học tuyến tính như là đòa chỉ mặc đònh.
1./ Chế độ đònh đòa chỉ thanh ghi gián tiếp đòa chỉ không cập nhật:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ. Sau khi đòa chỉ toán hạng được sử dụng nội dung
của thanh ghi đòa chỉ Rn không thay đổi.
Ví dụ: MOVE B1,Y:(R0)
2./ Chế độ đònh đòa chỉ thanh ghi gián tiếp tăng sau một:
Trong chế độ đòa chỉ thanh gián tiếp, thanh ghi đòa chỉ Rn chỉ đến toán
hạng trong bộ nhớ. Sau khi toán hạng đòa chỉ được sử dụng, nội dung của thanh
ghi đòa chỉ Rn được tăng một và kết quả được lưu vào Rn.
Ví dụ:
MOVE B0,Y(R1)+
3./Chế độ đòa chỉ thanh ghi gián tiếp giảm sau một:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ. Sau khi đòa chỉ toán hạng được sử dụng, nội dung
của thanh ghi đòa chỉ Rn giảm một và được chứa trong Rn.
Ví dụ:
MOVE Y0,X:(R2)4./Chế độ đònh đòa chỉ thanh ghi gián tiếp tăng sau Nn offset:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ. Sau khi đòa chỉ toán hạng được sử dụng, Rn được
cập nhật bởi sự cộng thêm offset chứa trong thanh ghi offset Nn lưu vào nội
dung của Rn. Nội dung của thanh ghi offset Nn không thay đổi.
Ví dụ :
MOVE X0,Y:(R3)+N3
5/ Chế độ đònh đòa chỉ thanh ghi gián tiếp giảm sau Nn offset:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ . Sau khi đòa chỉ toán hạng được sử dụng, Rn được

cập nhật bởi sự trừ đi offset chứa trong thanh ghi offset Nn lưu vào nội dung
của Rn. Nội dung của thanh ghi offset Nn không thay đổi .
Ví dụ :
MOVE Y:(R4)-N4,A0
6/ Chế độ đònh đòa chỉ thanh ghi gián tiếp chỉ số bởi offset Nn:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn được
cộng với thanh ghi offset Nn để thành một con trỏ trỏ đến toán hạng trong bộ
nhớ. Nội dung của thanh ghi Rn và Nn không thay đổi.
Ví dụ:
MOVE X1,Y:(R5+N5)
7/ Chế độ đònh đòa chỉ thanh ghi gián tiếp giảm trước một:
Trong chế độ đònh đòa chỉ thanh ghi gián tiếp, thanh ghi đòa chỉ Rn chỉ
đến toán hạng trong bộ nhớ, nhưng Rn được giảm một trước khi toán hạng
được xử lí.
Ví dụ :
MOVE X:-(R6),A1

F . PORT A CỦA DSP56002
SVTH:Huỳnh Quốc Trâm

3-22


I . Giới thiệu:
Cổng A cung cấp một sự giao tiếp linh hoạt với bộ nhớ ngoài, cho phép
kết nối một cách tinh tế với các bộ nhớ, thiết bò nhanh, thiết bò chậm và các hệ
thống nhiều chủ bus.
Cổng A có hai đặc trưng giảm công suất. Nó có thể truy xuất các không
gian bộ nhớ bên trong. Nếu các điều kiện cho phép bộ xử lý hoạt động tại một
tốc độ bộ nhớ thấp, các trạng thái chờ có thể được thêm vào truy xuất bộ nhớ

ngoài để giảm năng lượng một cách có ý nghóa khi bộ xử lý truy xuất các bộ
nhớ này.

IIBus
. Giao
tiế16
p cổ
g A:
đòa chỉ
bitntrong
Bộ xử lý DSP56002 có thể
truy
Chọ
n xuất một hoặc nhiều nguồn bộ nhớ của nó
(bộ nhớ xử lýXA
X,Y và bộ nhớ bus
chương trình P) khi nó thực hiện một lệnh. Các
nguồn bộ nhớ có thể ở bên trong
đòahay ngoài đối với DSP56002. Bus đòa chỉ
YA

chỉ
ngoài

ngoài A0 –A15

PA
Bus dữ liệu 24
bit bên trong
XD

YD

Chọn
bus
dữ
liệu
ngoài

Bus dữ liệu ngoài
D0 –D15

PD
Tín hiệu điều
khiển Bus

GD
Logic
điều
khiển
bus
ngoài

SVTH:Huỳnh Quốc Trâm

RD
WR
PS
DS
X/Y
BN

BR
BG
WT
BS

3-23


PORT A CỦA DSP56002

1.Bus dữ liệu &bus đòa chỉ cổng A:
Các tín hiệu bus dữ liệu và đòa chỉ cổng A điều khiển việc truy xuất bộ
nhớ ngoài. Chúng là ba trạng thái trong suốt thời gian Reset trừ khi có ghi chú
ngược lại, và có thể yêu cầu các điện trở kéo lên để tối thiểu hóa tiêu tán
năng lượng và ngăn chặn hoạt động lỗi.
1.1 . Bus đòa chỉ (A0 –A15):
Các đầu ra ba trạng thái này xác đònh đòa chỉ cho truy xuất bộ nhớ
chương trình và dữ liệu ngoài . Để tối thiểu hóa năng lượng vô ích, A0 – A15
không chuyển trạng thái khi các bộ nhớ ngoài không được truy xuất.
1.2 . Bus dữ liệu (D0 – D23):
Các chân này cung cấp dữ liệu hai hướng cho các truy xuất bộ nhớ
dữ liệu và chương trình ngoài. D0 – D23 ở trạng thái tổng trở cao khi tín hiệu
cấp bus được khẳng đònh.
2. Điều khiển bus cổng A:
Các tín hiệu điều khiển bus cổng A cung cấp một phương tiện để kết nối
với các chủ bus phụ (có thể là DSP56002 phụ, các bộ xử lí, các bộ điều khiển
truy xuất bộ nhớ trực tiếp P, …) thông qua cổng A đến DSP56002. Chúng là ba
trạng thái trong suốt thời gian reset và có thể yêu cầu các điện trở kéo lên
nhằm ngăn chặn hoạt động lỗi.
2.1. Chọn bộ nhớ chương trình (PS):

Đầu ra ba trạng thái này chỉ được khẳng đònh khi bộ nhớ chương trình
ngoài được tham khảo.
2.2 . Chọn bộ nhớ dữ liệu (DS):
Đầu ra ba trạng thái này chỉ được công bố khi bộ nhớ dữ liệu
ngoài được tham khảo.
SVTH:Huỳnh Quốc Trâm

3-24


2.3 . Chọn X/Y:
Đầu ra ba trạng thái này chọn không gian bộ nhớ được tham khảo(X
hay Y).
2.4 . Cho phép đọc (RD):
Đầu ra ba trạng thái này được tác động để đọc bộ nhớ ngoài trên bus
dữ liệu (D0 – D23).
2.5 . Cho phép ghi(WR):
Đầu ra ba trạng thái được tác động để ghi bộ nhớ ngoài trên bus dữ liệu
(D0 – D23).
2.6 . Cần bus(BN):
Chân ra BN được tác động bất cứ lúc nào Chip yêu cầu bus mở rộng
bộ nhớ ngoài ( cổngA ).
2.7 . Yêu cầu bus (BR):
Khi đầu vào yêu cầu bus được tác động, DSP56002 sẽ luôn luôn
nhường bus cho một thiết bò ngoài như một bộ xử lí hay điều khiển DMA.
2.8 . Cấp bus (BG):
Khi đầu ra này được tác động, nó báo cho biết bò ngoại vi là đã
cấp bus ngoài.
2.9 . Hoạt nghiệm bus (BS) :
Đầu ra được khẳng đònh khi DSP56002 truy xuất cổng A. Nó hoạt

động như sự chỉ báo sớm trạng thái truy xuất bus ngoài bằng DSP56002.
2.10 . Chờ bus(WT):
Trong suốt thời gian tín hiệu này được tác động bởi một thiết bò
ngoài, đầu vào này cho phép thiết bò ngoài buộc DSP56002 cung cấp các trạng
thái chờ.Error: Reference source not foundBẢNG GIẢI MÃ LỰA CHỌN BỘ
NHỚ DỮ LIỆU VÀ CHƯƠNG TRÌNH

PS
1
1
1
0
0

DS
1
0
0
1
1

X/ Y
1
1
0
1
0

0
1

0
1

X
0

SVTH:Huỳnh Quốc Trâm

Bộ nhớ chuẩn ngoài
Không tích cực
Bộ nhớ dữ liệu X trên bus dữ liệu
Bộ nhớ dữ liệu Y trên bus dữ liệu
Bộ nhớ chương trình trên bus dữ liệu
Hối tiếp ngoài có loại trừ :vectơ hay vectơ+1
(chỉ chế độ phát triển)
Dự trữ
Dự trữ

3-25


G . PORT B CUÛA DSP56002

SVTH:Huyønh Quoác Traâm

3-26


Chức năng

mặc đònh

Chọn đòa chỉ
ngoài
Chọn dữ liệu
ngoài
Điều khiển
Bus

Giao
tiếp
song
song
DMA
Host

PORT
A
I/O
(47 chân)

A0-A15
D0-D23
PS
DS
X/ Y
BN
RD
WR
BR

BG
WT
BS

PORT
B
I/O
(15 chân)

PB0-PB7
PB8
PB9
PB10
PB11
PB12
PB13
PB14

H0-H7
HA0
HA1
HA2
HR / W
HEN
HREQ
HACK

PORT
C
I/O

(9 chân)

PC0
PC1
PC2
PC3
PC4
PC5
PC6
PC7
PC8

RXD
TXD
SCLK
SC0
SC1
SC2
SCK
SRD
STD

Giao tiếp SCI

Giao tiếp SSI

Chức năng
khác

I. Giới thiệu:

SVTH:Huỳnh Quốc Trâm

3-27


Cổng B là cổng xuất nhập song song. Nó thực hiện như 15 chân xuất nhập
đa dụng (GPIO), mỗi chân đều có thể được cấu hình như ngõ ra hay nhập được
sử dụng để điều khiển thiết bò. Hoặc nó có thể thực hiện như một giao tiếp chủ
(HI) hai hướng 8-bit, ở đó nó cung cấp một kết nối tiện lợi đến các bộ xử lý
khác.
II. CẤU HÌNH XUẤT / NHẬP THÔNG THƯỜNG:
Khi được cấu hình như xuất / nhập thông thường, cổng B hoạt động như ba
thanh ghi ánh xạ bộ nhớ điều khiển 15 chân xuất nhập. Đó là thanh ghi điều
khiển cổng B (PBC), thanh ghi hướng dữ liệu cổng B (PBDDR) và thanh ghi dữ
liệu cổng B (PBD).
Các reset cứng và mềm để xóa PBC và PBDDR mà cấu hình của cổng B
như xuất nhập thông thường với tất cả 15 chân là đầu vào thì hệ thống đầu vào
nối tiếp với các chân này có thể kéo lên cho đến khi các chân được cấu hình cho
phép hoạt động.
Để lựa chọn giữa xuất nhập và giao tiếp chủ (HI), bằng cách đặt các bit 0
và 1 của PBC. Sử dụng PBDDR để xác đònh bit tương ứng trong PBD sẽ là ngỏ
vào (bit được đặt bằng 0) hoặc ngỏ ra (bit được đặt bằng 1).
Nếu một chân được cấu hình như một ngỏ vào GPIO và bộ xử lý đọc PBD
thì bộ xử lý sẽ ghi nhận mức logic trên chân. Nếu bộ xử lý ghi vào PBD thì dữ
liệu được chốt ở đó nhưng không xuất hiện trên chân vì lúc này đang ở trạng
thái HiZ.
Nếu một chân được cấu hình như một đầu ra GPIO và bộ xử lý đọc PBD
thì ghi nhận nội dung của PBD thay vì mức logic trên chân, cho phép PBD sử
dụng như một thanh ghi 16- bit thông thừơng. Nếu bộ xử lý ghi vào PBD thì dữ

liệu được chốt ở đó và xuất hiện trên chân trong suốt chu kỳ lệnh kế tiếp.
Nếu một chân cấu hình như một chân chủ, các toán hạng GPIO cổng B có
thể được sử dụng để giúp đỡ gỡ rối trong HI. Nếu bit PBDDR của chân được
xóa (cấu hình ngỏ vào), PBD sẽ trình bày logic trên chân, trừ khi chức năng HI
đang sử dụng chân như một ngỏ vào hay ngỏ ra.
Nếu PBDDR được đặt (cấu hình như một ngỏ ra) đối với chân được cấu
hình như một chân chủ, khi bộ xử lý đọc thì đọc nội dung của PBD thay vì mức
logic trên chân, đây là trường hợp cho phép PBD hoạt động như một thanh ghi
thông thường.
23
Thanh ghi PBC (X:$FFE0)
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 BC1
BC1
0
0
1
1

BC0
0
1
0
1

SVTH:Huỳnh Quốc Trâm

0
BC0

Chức năng

Xuất nhập song song(RESET)
Giao tiếp chủ
Giao tiếp chủ (với chân HACK là GPIO)
Dự trữ
3-28


23
0

Thanh ghi PBDDR (X:$FFE2)
0
BD BD BD BD BD BD BD BD BD BD BD BD BD BD BD
14 13 12 11 10
9
8
7
6
5
4
3
2
1
0
BDx
0
1

Dữ liệu trực tiếp
Ngõ vào

Ngõ ra

23
Thanh ghi PBD(X:$FFE4)
0
0 PB PB PB PB PB PB PB PB PB PB PB PB PB PB PB
14 13 12 11 10 9
8
7
6
5
4
3
2
1
0

III. GIAO TIẾP CHỦ:
HI là một cổng song song, bộ đệm kép, độ rộng byte có thể nối trực tiếp
đến bus dữ liệu của một bộ xử lý chủ. Bộ xử lý chủ có thể là bất kể loại nào
trong số các vi tính chuẩn công nghiệp hoặc vi xử lý, DSP khác hoặc phần cứng
DMA vì giao tiếp này trông có vẻ như bộ nhớ tónh. HI là bất đồng bộ và bao
gồm hai dải thanh ghi - một dải có khả năng truy xuất đến bộ xử lý chủ và dải
thứ hai có khả năng truy xuất đến DSP CPU. Các đặc điểm của giao tiếp HI:
• Tốc độ : tốc độ truyền dữ liệu được điều khiển ngắt là 3,3 triệu
từ/giây (đây là tốc độ ngắt tối đa cho DSP56002 chạy tại tần số 40
MHz nghóa là ngắt cho mỗi 6 chu kỳ lệnh).
Các tín hiệu chân : (15 chân)
 H0 - H7
: Bus dữ liệu chủ

 HA0 – HA 2 : Chọn đòa chỉ chủ
 HR/W~
: Điều khiển đọc viết chủ
 HEN~
: Cho phép truyền chủ
 HREQ~
: Yêu cầu chủ
 HACK~
: Xác nhận chủ
Giao tiếp – bên phía CPU của DSP
 nh xạ
: Ba vò trí bộ nhớ X
 Từ dữ liệu
: 24- bit
Chế độ truyền :
 DSP đến chủ
 Chủ đến DSP
 Lệnh chủ
Nghi thức bắt tay
 Hỏi vòng phần mềm
 Điều khiển ngắt (các ngắt ngắn hoặc dài)
 Truy xuất bộ nhớ trực tiếp
SVTH:Huỳnh Quốc Trâm

3-29


• Các lệnh :
Các thanh ghi ánh xạ bộ nhớ cho phép lệnh MOVE chuẩn được sử
dụng. Lệnh MOVEP đặc biệt cung cấp khả năng phục vụ xuất nhập bằng việc

sử dụng ngắt ngắn. Các lệnh tác động đòa chỉ bit (BCHG, BCLR, BSET, BTST,
JCLR, JSET, JSSET) đơn giản hóa các trình phục vụ xuất nhập.
Đònh đòa chỉ ngắt xuất nhập cung cấp sự thi hành nhanh hơn đối
với các từ lệnh ít hơn.
Giao tiếp – bên phía chủ
 nh xạ: tám bộ nhớ vò trí liên tục, ngoại vi ánh xạ bộ nhớ với
các vi xử lý, các bộ điều khiển DMA.
 Từ dữ liệu: 8- bit
Chế độ truyền: DSP đến chủ, chủ đến DSP, lệnh chủ và hỗn hợp các
phép truyền dữ liệu 8,16,hay 24 bit.
Nghi thức bắt tay
 Hỏi vòng phần mềm.
 Điều khiển ngắt và khả năng tương thích với MC68000.
 DMA sử dụng chu kỳ khởi động .
Các ngắt dành riêng
 Các vectơ ngắt riêng cho mỗi một nguồn ngắt .
 Các lệnh chủ đặc biệt buộc các ngắt CPU DSP dưới sự điều
khiển của bộ xử lý chủ, mà sử dụng tiện lợi đối với:
 Các chuẩn đoán kết quả thời gian thực.
 Cửa gỡ rối cho phát triển chương trình.
 Các nghi thức điều khiển chủ và xác lập DMA.
Giao tiếp HI có hai kiểu lập trình:1 cho chương trình DSP và 1 cho xử lý
HOST. Có 3 thanh ghi:
 Thanh ghi điều khiển: HCR.
 Thanh hi trạng thái: HSR.
 Thanh ghi truyền/nhận dữ liệu: HTX/HRX.
* Thanh ghi HCR
7
0

6 5
4
3
2
1
0
0 0 HFE3 HFE2 HCIE HTIE HRIE
Reset = 0

X:$FFE8 (đọc/ghi)

Cho phép ngắt nhận Host
Cho phép ngắt truyền Host
Cho phép ngắt Host command
Host Flag 2
Host Flag 3

SVTH:Huỳnh Quốc Trâm

3-30


* Thanh ghi trạng thái : HSR
7 6 5
4
3
2
1
0
DMA 0 0 HF1 HF0 HCP HTDE HRDF

Reset
%00000010

X:$FFE9 (chỉ đọc)

Dữ liệu nhận đầy
Dữ liệu truyền thống
Host command perding
Host Flag 0
Host Flag 1

* Thanh ghi truyền/nhận dữ liệu: HTX/HRX
+ HTX là thanh ghi chỉ đọc X:$FFEB
+ HRX là thanh ghi chỉ ghi X:$FFEB
Ngoài ra còn có thanh ghi điều khiển ngắt ICR, thanh ghi trạng thái
ISR, vectơ ngắt IVR và ICR.
7
6
5
4
3 2 1
INIT HM1 HM0 HF1 HF0
HM1
0
0
1
1
TREQ

RREQ

0
0
1
1

0
1
0
1

0
0
1
1

0
1
0
1

HM0
0
1
0
1

0
0 TREQ

RREQ

Chế độ ngắt
DMA-24 bit
DMA-16 bit
DMA-8 bit

Chân HREQ
Chế độ ngắt
Không ngắt (hỏi vòng)
Yêu cầu RXDF(ngắt)
Yêu cầu TXDF(ngắt)
RXDF và TXDF(ngắt)
Chế độ DMA
Không DMA
Yêu cầu DSP đến Host(RX)
Yêu cầu Host đến DSP(TX)
Không xác đònh

Bit INIT được sử dụng để đònh dạng HI.

SVTH:Huỳnh Quốc Trâm

3-31


H . PORT C CỦA DSP56002

Mọi chân cổng C đều có thể được coi là chân vào/ra tạm thời hay là chân giao
tiếp với ngoại vi on- chip. Các ngoại vi on-chip bao gồm cổng SCI (Serial

Communication Interface) và cổng SSI (Synchronous Serial lnterface).
Khi là vào/ra tạm thời, cổng C cung cấp các đường truyền rất thuận lợi cho các
bộ ADC, DAC, các họ DSP, các codec… Các on-chip ngoại vi chủ, SCI, SSI đều
có những thanh ghi điều khiển, trạng thái, dữ liệu… riêng.
I.Vào ra tạm thời (GPIO):
Khi ở chế độ GPIO được điều khiển bởi ba thanh ghi điều khiển cổng C
(PCC), thanh ghi dữ liệu hướng cổng C (PCCDR), thanh ghi dữ liệu cổng C
(PCD). Chân lựa chọn giữa chế độ GPIO hay SSI, SCI được thiết lập bằng cách
đặt bit PCC tương ứng (vò trí bộ nhớ X:$FFE1) là 0 cho chế độ GPIO, là 1 cho
giao tiếp nối tiếp. PCDDR (X:$FFE3) lập trình cùng với các bit của PCD (X:
$FFE5) tạo thành các ngỏ nhập (khi PCCDR=0) hay ngỏ xuất (PCCDR=1). Các
chân PC2 và PC4 của cổng C được coi là chân xuất GPIO. Nếu chân nào được
cấu hình là chân xuất GPIO và DSP ở chế độ ghi vào PCD, thì dữ liệu sẽ được
ghi thông qua chân đó trong suốt chu kỳ lệnh tiếp theo. Nếu DSP ở chế độ đọc
PCD, thì DSP sẽ đọc nội dung của PCD chứ không phải đọc mức logic của chân
mà cho phép PCD là thanh ghi 16-bit tạm thời.
Cho phép bởi
Các bit ở
X:$FFE1
CC0
CC1

PC0
C
Ổ
N
G
C

PC1

PC2
PC3
PC4
PC5
PC6
PC7
PC8

CC2

Lựa chọn hướng
truyền
X:$FFE3
CC0
CC1
CC2

Xuất nhập dữ
liệu
X:$FFE5
CC0
CC1
CC2

CC3

CC3

CC4
CC5

CC4
CC5

CC3
CC4
CC5

CC6
CC7

CC6
CC7

CC6
CC7

CC8

CC8

CC8

CÁC GPIO ĐIỀU KHIỂN CỦA CỔNG C

Các lệnh sau đây của DSP56002 lập trình các chân PC2 và PC4 của cổng
C thành các ngỏ xuất tạm thời và ghi zero vào PCD. PCD phát ra tín hiệu
RESET~ cho CS4215 và giữ ở mức thấp trong 50 ms. PC2 cung cấp tín hiệu
D/C~ ở mức thấp để chọn chế độ điều khiển.
SVTH:Huỳnh Quốc Trâm

3-32


Đoạn chương trình :
PCD_
EQU
$FFE 5
PCDDR
EQU
$FFE 3
PCC
EQU
$FFE 1
MOVEP
#$0000,X:PCC
;Tắt cổng SSI
MOVEP
#$14,X:PCCDR
;Đặt PC2, PC4 thành các chân xuất
MOVEP
#$0,X:PCD ;D/C~và RESET bằng 0 → chế độ điều
khiển
;Chương trình tạo trễ 50ms
DO
#500, DELAY LOOP
REP
#2000
NOP
DELAY LOOP

BSET
#4,X:PCD
;RESET~=1
Error:

Reference
23

9

SCI

8

not

found

0

PCC
CC8 CC7 CC6 CC5 CC4 CC3 CC2 CC1 CC0 X:$FFE1

0

SSI

source

STD

SRD
SCK
SC2
SC1
SC0
SCLK
TXD
RXD

23

CCx

9

8

G P I O ( x u a át n h a äp
đ a n a ên g )

1

G i a o t i e áp n o ái t i e áp

0

CDx
0
1
9

0

0

PCDDR
CD8 CD7 CD6 CD5 CD4 CD3 CD2 CD1 CD0 X:$FFE3

0

23

C h ư ùc n a ên g

Dữ liệu trực tiếp
Vào
Ra

8

0

PCD
PD8 PD7 PD6 PD5 PD4 PD3 PD2 PD1 PD0 X:$FFE5

Bit thanh ghi điều
khiển PCC
0
0
SVTH:Huỳnh Quốc Trâm

Bit thanh ghi dữ liệu
trực tiếp PCDDR
0
1

Chức năng chân
Ngõ vào
Ngõ ra
3-33


1

X

Chức năng khác

II. Giao tiếp truyền thông nối tiếp (SCI ):
SCI cung cấp một cổng cho truyền thông nối tiếp đến các DSP khác, các
bộ vi xử lý hoặc các ngoại vi như modem. Sự truyền thông có thể là các tín hiệu
mức TTL hoặc với các logic phụ, RS232C, RS422,…
Giao tiếp này sử dụng ba chân dành riêng:
 Phát dữ liệu (TXD): ngõ ra này truyền dữ liệu nối tiếp từ thanh
ghi dòch truyền SCI. Dữ liệu thay đổi trên sườn âm của clock
truyền nếu SCKP=0. ngõ ra này là ổn đònh trên sườn dương của
clock truyền.
 Thu dữ liệu (RXD): chân ngõ vào này nhận dữ liệu nối tiếp và
truyền dữ liệu đến thanh ghi dòch nhận SCI. Dữ liệu vào không
đồng bộ được lấy mẫu trên cạnh dương của clock nhận nếu
SCKP=0.

 Xung nhòp nối tiếp SCI (SCLK): chân hai chiều này cung cấp
clock vào hoặc ra.
Một số đặc điểm của SCI
 Ba chân giao tiếp:
• TXD - phát dữ liệu
• RXD - thu dữ liệu
• SCLK - xung nhòp nối tiếp
 Giao tiếp truyền thông bất đồng bộ NRZ 625kbps (xung nhòp hệ
thống 40 Mhz)
 Chế độ nối tiếp đồng bộ 5.0Mbps (xung nhòp hệ thống 40Mhz)
 Chế độ nhiều điểm ra cho hệ thống nhiều bộ xử lý
 Bốn mức ưu tiên ngắt
 Các ngắt nhanh và các ngắt dài
Các thanh ghi của SCI :
 Thanh ghi điều khiển SCI (SCR): X:$FFF0
 Thanh ghi trạng thái (SSR): X:$FFF1
 Thanh ghi điều khiển clock SCI (SCCR): X:$FFF2

SVTH:Huỳnh Quốc Trâm

3-34


23

16 15 14 13 12 11 10 9
S S T T R I
C T M I I L
K I I E E T
P R E

E

0

8 7 6 5 4 3

T R W R W S S
E E O W A B S
M U K K F
S
E
T
D

Clock SCI

W
D
S
1

W
D
S
0

Bit chọn
word

Tốc độ ngắt timer

Dòch trực tiếp
SCI

Cho phép ngắt
timer
Cho phép ngắt
truyề
n p ngắt nhận
Cho phé

Send break
Chọn weakup
mode
Cho phép weakup nhận

Cho phép ngắt rời
Cho phép truyền

Thanh ghi SCR
X:$FFF0

23

2 1 0
W
D
S
2

8 7
0

R8

Wire or mode select
Cho phép nhận

6

5

4

3

2

FE

PE

OR

IDLE

RDRF

1
TDRE

0
TRNE

Nhận bit 8
Cờ lỗi khung
Cờ lỗi Parity
Cờ lỗi overrun
truyề
n Flag
Idle Line
Thanh ghi dữ liệu
nhận đầy
Thanh ghi dữ liệu
truyền trống
Truyền trống

Thanh ghi SSR
X:$FFF1
SVTH:Huỳnh Quốc Trâm

3-35