Tải bản đầy đủ (.pdf) (6 trang)

Cơ chế hoạt động của JFET

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (153.85 KB, 6 trang )

Cơ chế hoạt động của JFET

Cơ chế hoạt động của JFET
Bởi:
Trương Văn Tám

Bây giờ, nếu ta mắc cực nguồn S và cực cổng G xuống mass, nghĩa là điện thế VGS=0V.
Điều chỉnh điện thế VDS giữa cực thoát và cực nguồn, chúng ta sẽ khảo sát dòng điện
qua JFET khi điện thế VDS thay đổi.
Vì vùng thoát n+ nối với cực dương và vùng cổng G nối với cực âm của nguồn điện VDS
nên nối PN ở vùng thoát được phân cực nghịch, do đó vùng hiếm ở đây rộng ra (xem
hình vẽ)

1/6


Cơ chế hoạt động của JFET

Khi VDS còn nhỏ, dòng điện tử từ cực âm của nguồn điện đến vùng nguồn (tạo ra dòng
IS), đi qua thông lộ và trở về cực dương của nguồn điện (tạo ra dòng điện thoát ID).
Nếu thông lộ có chiều dài L, rộng W và dày T thì điện trở của nó là:

; Trong đó, ρ là điện trở suất của thông lộ. Điện trở suất là hàm số theo nồng độ chất
pha.

2/6


Cơ chế hoạt động của JFET

3/6




Cơ chế hoạt động của JFET

Khi VDS còn nhỏ (vài volt), điện trở R của thông lộ gần như không thay đổi nên dòng
ID tăng tuyến tính theo VDS. Khi VDS đủ lớn, đặc tuyến không còn tuyến tính nữa do R
bắt đầu tăng vì thông lộ hẹp dần. Nếu ta tiếp tục tăng VDS đến một trị số nào đó thì hai
vùng hiếm chạm nhau, ta nói thông lộ bị nghẽn (pinched off).
Trị số VDS để thông lộ bắt đầu bị nghẽn được gọi là điện thế nghẽn VP (pinched off
voltage). Ở trị số này, chỉ có các điện tử có năng lượng cao trong dải dẫn điện mới có
đủ sức xuyên qua vùng hiếm để vào vùng thoát và bị hút về cực dương của nguồn điện
VDS tạo ra dòng điện thoát ID.
Nếu ta cứ tiếp tục tăng VDS, dòng điện ID gần như không thay đổi và được gọi là dòng
điện bảo hoà thoát - nguồn IDSS (chú ý: ký hiệu IDSS khi VGS=0V).
Bây giờ, nếu ta phân cực cổng-nguồn bằng một nguồn điện thế âm VGS (phân cực
nghịch), ta thấy vùng hiếm rộng ra và thông lộ hẹp hơn trong trường hợp VGS=0V. Do
đó điện trở của thông lộ cũng lớn hơn.

4/6


Cơ chế hoạt động của JFET

Khi VDS còn nhỏ, ID cũng tăng tuyến tính theo VDS, nhưng khi VDS lớn, thông lộ bị
nghẽn nhanh hơn, nghĩa là trị số VDS để thông lộ nghẽn nhỏ hơn trong trường hợp
VGS=0V và do đó, dòng điện bảo hoà ID cũng nhỏ hơn IDSS.
Chùm đặc tuyến ID=f(VDS) với VGS là thông số được gọi là đặc tuyến ra của JFET mắc
theo kiểu cực nguồn chung

Khi VGS càng âm, dòng ID bảo hoà càng nhỏ. Khi VGS âm đến một trị nào đó, vùng

hiếm chiếm gần như toàn bộ thông lộ và các điện tử không còn đủ năng lượng để vượt
qua được và khi đó ID = 0. Trị số của VGS lúc đó gọi là VGS(off). Người ta chứng minh
được trị số này bằng với điện thế nghẽn.

5/6


Cơ chế hoạt động của JFET

Vì Vp chính là hiệu thế phân cực ngược các nối P-N vừa đủ để cho các vùng hiếm chạm
nhau. Vì vậy, trong vùng bảo hoà ta có:

Vì nối cổng nguồn được phân cực nghịch, dòng điện IG chính là dòng điện rỉ ngược nên
rất nhỏ, do đó dòng điện chạy vào cực thoát D được xem như bằng dòng điện ra khỏi
cực nguồn S. ID # IS.

6/6



×