Đồ án chương trình điều khiển công tắc và hiển thị lên tám led mức logic hiện tại (led sáng = mức cao, led tắt = mức thấp) của tám công tắc gạt (SWITCH) được nối với port 0, led được nối với port 1

Mục Lục
I)Tìm hiểu vi điều khiển 8051
II) Chương trình điều khiển công tắc và hiển thị lên tám
Led mức logic hiện tại (Led sáng = mức cao, Led tắt = mức thấp )
của tám công tắc gạt (SWITCH) được nối với Port 0, Led được nối
với Port 1
III) Ứng dụng vi điều khiển 8051


LỜI NÓI ĐẦU:
Ngày nay ,với những ứng dụng của khoa học tiên tiến ,thế giới chúng ta
đã và đang ngày một thay đổi văn minh và hiện đại hơn.Sự phát triển kỹ
thuật điện tự đã tạo ra hàng loạt những thiết bị với các đặc điểm nỗi bật
như sự chính xác cao,tốc độ nhanh ,gọn nhẹ là yếu tố cần thiết góp phần
cho sự hoạt động của con ngừoi đạt hiệu quả cao.
Các bộ điều khiển sử dụng vi điều khiển tuy đơn giản nhưng để vận
hành và sử dụng được lại là một điều rất phức tạp .
Các bộ vi điều khiển qua thời gian cùng với sự phát triển của công
nghệ bán dẫn đã tiến triển rất nhanh ,từ các bộ vi điều khiển 4 bít đơn
giản đến các bộ vi điều khiển 32 bít ,rồi sau này là 64 bít.Điện tử đang
trở thành một nghành khoa học đa nhiệm vụ.Điện tử đã đáp ứng được
những đòi hỏi không ngừng từ các lĩnh vực công-nông-lâm-ngư nghiệp
cho các đến các nhu cầu cần thiết trong hoạt động đời sống hàng ngày.
Một trong những ứng dụng thiết thực đó là ứng dụng và nhiệt kế điện tử.
Với các môn học Vi điều khiển này,em đã quyết định làm đồ án với đề
tài :
‘Chương trình điều khiển công tắc và hiển thị lên tám Led mức logic
hiện tại (Led sáng = mức cao, Led tắt = mức thấp ) của tám công tắc gạt
(SWITCH) được nối với Port 0, Led được nối với Port 1’’
Hà Nội,ngày 13 tháng 9 năm 2015
Sinh viên thực hiện

I - TÌM HIỂU VI ĐIỀU KHIỂN 8051
Giới thiệu về họ 8051.
1.

Lịch sử của vi điều khiển 8051.

Bộ vi điều khiển 8051 được hãng Intel cho ra mắt vào năm 1980
và bắt đầu sản xuất thương mại năm 1981.
Chip 8051 có một số đặc trưng cơ bản sau:
- Bộ nhớ chương trình bên trong: 4 KB (ROM).
- Bộ nhớ dữ liệu bên trong: 128 byte (RAM).
- Bộ nhớ chương trình bên ngoài: 64 KB (ROM).
- Bộ nhớ dữ liệu bên ngoài: 64 KB (RAM).
- 4 port xuất nhập (I/O port) 8 bit.
- 2 bộ định thời 16 bit.
- Mạch giao tiếp nối tiếp.
- Bộ xử lý bit (thao tác trên các bit riêng lẻ).
- 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit.
- Nhân / Chia trong 4 µs.
Tất cả đều được đặt trên cùng 1 chip => được coi là 1 hệ thống trên chip


CPU chỉ có thể làm việc với 8 bit dữ liệu tại 1 thời điểm. Nếu dữ liệu lớn
hơn 8 bit được chia ra thành các dữ liệu 8 bit để xử lí. Mặc dù 8051 có
thể có 1 ROM trên chip cực đại là 64 K byte, nhưng nhà sản xuất lại
chỉ cho xuất xưởng chỉ với 4K byte ROM trên chip.
Hãng Intel đã cho phép các nhà sản xuất khác sản xuất và bán bất kì
dạng biến thế nào của 8051 mà họ thích với điều kiện họ phải để mã

tương thích với 8051 => 8051 trở nên rất phổ biến, lần lượt các phiên
bản mới cũng ra đời với tốc độ khác nhau và dung lượng ROM trên chip
khác nhau. Mặc dù vậy, nhưng chúng đều tương thích với 8051 ban đầu


về các lệnh. Điều này có nghĩa là, nếu ta viết 1 chương trình trên 1 phiên
bản nào đó thì nghiễm nhiên chương trình đó cũng sẽ chạy được trên các
phiên bản khác mà không phân biệt hãng sản xuất.
Các đặc tính của 8051 đầu tiên:
Ngoài ra, trong họ MCS-51 còn có một số chip vi điều khiển khác có
cấu trúc tương đương như sau :

2. Họ vi điều khiển 8051:
2.1 Bộ vi điều khiển 8052:
8052 là một phiên bản của họ 8051. 8052 có tất cả các thông số kỹ
thuật của 8051, ngoài ra còn
có thêm 128 byte RAM, 4KB ROM và một bộ định thời nữa. Như vậy,
8052 có tổng cộng 256 byte RAM, 8KB ROM và ba bộ định thời.
2.2 Bộ vi điều khiển 8031:
8031 được coi là không có ROM vì nó có 0 K byte ROM trên chip. Để
sử dụng thì ta phải bổ sung ROM ngoài cho nó. ROM ngoài phải chứa
chương trình mà 8031 sẽ nạp và thực hiện. ROM ngoài được gắn vào
8031 có thể lớn đến 64K byte. Khi bổ sung cổng như vậy thì chỉ còn lại
2 cổng để thao tác. Để giải quyết vấn đề này, ta có thể bổ sung cổng vào
ra cho 8031. Phối ghép 8031 với bộ nhớ và cổng vào ra chẳng hạn với
8255.
Đặc tính kỹ thuật

8031

8051

8052


ROM trên chip(KB)
RAM trên chip(byte)
Bộ định thời
Chân vào/ra
Cổng nối tiếp
Nguồn ngắt

0
128
2
32
1
5

4
128
2
32
1
5

8
256
3
32

1
6

Như bảng thông số trên ta thấy 8051 là một trường hợp riêng của 8052.
Mọi chương trình viết cho 8051 đều có thể chạy được trên 8052 nhưng
điều nguợc lại có thể là không đúng.
2.4 Bộ vi điều khiển 8751:
Chip 8751 chỉ có 4K bộ nhớ UV-EPROM trên chip. Để sử dụng chip
này để phát triển yêu cầu truy cập đến một bộ đốt PROM, cũng như bộ
xóa UV-EPROM để xóa nội dung UV-EPROM bên trong 8751 trước
khi ta có thể lập trình lại nó. Do ROM trên chip của 8751 là UVEPROM, nên phải cần mất 20 phút để xóa 8751 trước khi nó có thể
được lập trình trở lại. Điều này đã dẫn đến nhiều nhà sản xuất giới thiệu
các phiên bản FLASH ROM và UV-RAM của 8051. Ngoài ra còn có
nhiều phiên bản với tốc độ khác nhau.
2.5 Bộ vi điều khiển AT8951 của Atmel Corporation:
AT8951 là phiên bản 8051 có ROM trên chip là bộ nhớ Flash.
Phiên bản này rất thích hợp cho các ứng dụng nhanh vì bộ nhớ Flash có
thể được xóa trong vài giây. Dĩ nhiên là để dùng AT8951 cần phải có
thiết bị lập trình PROM hỗ trợ bộ nhớ Flash nhưng không cần đến thiết
bị xóa ROM vì bộ nhớ Flash được xóa bằng thiết bị lập trình PROM.
Để tiện sử dụng, hiện nay hãng Atmel đang nghiên cứu một phiên bản
của AT8951 có thể được lập trình qua cổng COM của máy tính PC và
Như vậy sẽ không cần đến thiết bị lập trình PROM.
Ký hiệu

ROM

RA
M

I/O

Timer Ngắ
t

Vcc

Số chân IC


AT89C51
AT89LV51
AT89C105
1
AT89C205
1
AT89C52
AT89LV52

4KB
4KB
1KB

128
128
64

32
32
15

2
2
1

5
5
3

5V
3V
3V

40
40
20

2KB

128

15

2

5

3V

20

8KB
8KB

256
256

32
32

3
3

6
6

5V
3V

40
40

2.6 Họ 8051 từ hãng Phillips:
Một nàh sản xuất quan trọng khác của họ 8051 là Phillips Corporation.
Thật vậy, hãng này có 1 dải lựa chọn rộng lớn cho các bộ vi điều khiển
họ 8051. Nhiều sản phẩm của hãng đã có kèm theo các đặc tính như các
bộ chuyển đổi ADC, DAC cổng I/0 mở rộng và cả các phiên bản OTP và
Flash.
2.7 Bộ vi điều khiển DS5000 của Dallas Semiconductor:
Một phiên bản phổ biến khác nữa của 8051 là DS5000 của hãng Dallas

Semiconductor. Bộ nhớ
ROM trên chip của DS5000 là NV-RAM. DS5000 có khả năng nạp
chương trình vào ROM trên chip trong khi nó vẫn ở trong hệ thống mà
không cần phải lấy ra. Cách thực hiện là dùng qua cổng COM của máy
tính PC. Đây là điểm mạnh được ưa chuộng,Ngoài ra NV-RAM còn có
nhiều ưu việt là cho phép thay đỏi nội dung RAM theo từng byte mà
không phải xóa hết trước khi lập trình như bộ nhớ EPROM.
Ký hiệu
DS5000-8
DS500032
DS5000T8

ROM RAM
8KB 128
32KB 128

I/O
32
32

Timer
2
2

Ngắt
6
6

Vcc
5V

5V

Số chân IC
40
40

8KB

32

2

6

5V

40

128


DS5000T- 32KB
32

128

32

2

6

5V

40

Đây là một phiên bản cải tiến sử dụng CPU là bộ vi điều khiển 80C51
với nhiều tính năng vuợt
trội: dung lượng ROM/RAM trên chip rất lớn, 3 Timer 16 bit + 1 Watchdog Timer, 2 thanh ghi DPTR, 8 nguồn ngắt, PWM (Pulse Width
Modulator), SPI (Serial Peripheral Interface) và đặc biệt là bộ nhớ
chương trình trên chip có tính năng ISP (In-System Programming) và
IAP (In-Application Programming),…

II, Sơ lược phần cứng vi điều khiển
1) Sơ đồ khối chung của họ vi điều khiển 8051.

-

CPU (Central Processing Unit): Đơn vị xử lý trung tâm tính toán
và điều khiển quá trình hoạt động của hệ thống.


-

-

-

-

-

OSC (Oscillator): Mạch dao động tạo tín hiệu xung clock cung cấp
cho các khối trong chip hoạt động.
Interrupt control: Điều khiển ngắt >nhận tín hiệu ngắt từ bên ngoài
(INT0\, INT1\), từ bộ định thời (Timer 0, Timer 1) và từ cổng nối
tiếp (Serial port), lần luợt đua các tín hiệu ngắt này đến CPU để xử
lý.
Other registers: Các thanh ghi khác Lưu trữ dữ liệu của các port
xuất/nhập, trạng thái làm việc của các khối trong chip trong suốt
quá trình hoạt động của hệ thống.
RAM (Random Access Memory): Bộ nhớ dữ liệu trong chip lưu
trữ các dữ liệu.
ROM (Read Only Memory): Bộ nhớ chương trình trong chip lưu
trữ chương trình hoạt động của chip.
I/O ports (In/Out ports): Các port xuất/nhập điều khiển việc xuất
nhập dữ liệu duới dạng song song giữa trong và ngoài chip thông
qua các port P0, P1, P2, P3.
Serial port: Port nối tiếp điều khiển việc xuất nhập dữ liệu duới
dạng nối tiếp giữa trong và ngoài chip thông qua các chân TxD,
RxD.
Timer 0, Timer 1: Bộ định thời 0, 1 dùng để định thời gian hoặc
đếm sự kiện (đếm xung) thông qua các chân T0, T1.
Bus control: Điều khiển bus điều khiển hoạt động của hệ thống bus
và việc di chuyển thông tin trên hệ thống bus.
Bus system: Hệ thống bus liên kết các khối trong chip lại với nhau.
2.1.Cấu trúc phần cứng Vi điều khiển MCS-51

Các thành viên của họ MCS-51 (Atmel) có các đặc điểm chung như sau:
Có 4/8/12/20 Kbyte bộ nhớ FLASH ROM bên trong để lưu chương

trình. Nhờ vậy Vi điều khiển có khả năng nạp xoá chương trình bằng
điện đến 10000 lần.
•
•
•
•

128 Byte RAM nội
4 Port xuất/nhập 8 bit
Từ 2 đến 3 bộ định thời 16-bit
Có khả năng giao tiếp truyền dữ liệu nối tiếp


Có thể mở rộng không gian nhớ chương trình ngoài 64KByte (bộ nhớ
ROM ngoại): khi chương trình do người lập trình viết ra có dung lượng
lớn hơn dung lượng bộ nhớ ROM nội, để lưu được chương trình này cần
bộ nhớ ROM lớn hơn, cách giải quyết là kết nối Vi điều khiển với bộ
nhớ ROM từ bên ngoài (hay còn gọi là ROM ngoại). Dung lượng bộ nhớ
ROM ngoại lớn nhất mà Vi điều khiển có thể kết nối là 64KByte
- Có thể mở rộng không gian nhớ dữ liệu ngoài 64KByte (bộ nhớ RAM
ngoại)
- Bộ xử lí bit (thao tác trên các bit riêng rẽ)
210 bit có thể truy xuất đến từng bit.
2.2.Khảo sát sơ đồ chân
Mặc dù các thành viên của họ MSC-51 và có nhiều kiểu đóng vỏ khác
nhau, chẳng hạn như hai hàng chân DIP (Dual In-Line Pakage) dạng vỏ
dẹt vuông QFP (Quad Flat Pakage) và dạng chíp không có chân đỡ LLC
(Leadless Chip Carrier) và đều có 40 chân cho các chức năng khác nhau
như vào ra I/0, đọc , ghi , địa chỉ, dữ liệu và ngắt. Tuy nhiên, vì hầu hết
các nhà phát triển chính dụng chíp đóng vỏ 40 chân với hai hàng chân

DI, nên chúng ta cùng khảo sát Vi điều khiển với 40 chân dạng DIP.
SƠ ĐỒ CHÂN CHIP 8051


2.2.1. Port 0 (P0)
Port 0 gồm 8 chân (từ chân 32 đến 39) có hai chức năng:
Chức năng xuất/nhập :các chân này được dùng để nhận tín hiệu từ bên
ngoài vào để xử lí, hoặc dùng để xuất tín hiệu ra bên ngoài, chẳng hạn
xuất tín hiệu để điều khiển led đơn sáng tắt.
Chức năng là bus dữ liệu và bus địa chỉ (AD7-AD0) : 8 chân này (hoặc
Port 0) còn làm nhiệm vụ lấy dữ liệu từ ROM hoặc RAM ngoại (nếu có
kết nối với bộ nhớ ngoài), đồng thời Port 0 còn được dùng để định địa
chỉ của bộ nhớ ngoài.


Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử dụng
các điện trở kéo lên bên ngoài.
- Ở chế độ mặc định (khi reset) thì các chân Port 0 (P0.0 - P0.7)
được cấu hình là port xuất dữ liệu. Muốn các chân Port 0 làm port nhập
dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1)
đến tất cả các bit của port truớc khi bắt đầu nhập dữ liệu từ port (vấn đề
này được trình bày ở phần kế tiếp).
- Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào
của dữ liệu (D0 – D7).
2.2.2 Port 1:
- Port 1 (P1.0 – P1.7) có số chân từ 1 – 8.
- Port 1 có một chức năng:
Port xuất nhập dữ liệu (P1.0 – P1.7) sử dụng hoặc không sử dụng bộ
nhớ ngoài.
- Ở chế độ mặc định (khi reset) thì các chân Port 1 (P1.0 – P1.7) được

cấu hình là port xuất
dữ liệu. Muốn các chân Port 1 làm port nhập dữ liệu thì cần phải lập
trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port
truớc khi bắt đầu nhập dữ liệu từ port (vấn đề này được trình bày ở phần
kế tiếp).
- Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào
của địa chỉ byte thấp (A0 – A7).
2.2.3 Port 2:
- Port 2 (P2.0 – P2.7) có số chân từ 21 – 28.
- Port 2 có hai chức năng:
• Port xuất nhập dữ liệu (P2.0 – P2.7) = >không sử dụng bộ nhớ
ngoài.
• Bus địa chỉ byte cao (A8 – A15) có sử dụng bộ nhớ ngoài.
- Ở chế độ mặc định (khi reset) thì các chân Port 2 (P2.0 – P2.7) được
cấu hình là port xuất dữ liệu. Muốn các chân Port 2 làm port nhập dữ
liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến
tất cả các bit của port truớc khi bắt đầu nhập dữ liệu từ port (vấn đề này
được trình bày ở phần kế tiếp).
- Khi lập trình cho ROM trong chip thì Port 2 đóng vai trò là ngõ vào
của địa chỉ byte cao (A8 – A11) và các tín hiệu điều khiển.


2.2.4. Port 3:
- Port 3 (P3.0 – P3.7) có số chân từ 10 – 17.
- Port 3 có hai chức năng:
• Port xuất nhập dữ liệu (P3.0 – P3.7) không sử dụng bộ nhớ ngoài
hoặc các chức năng đặc biệt.
• Các tín hiệu điều khiển có sử dụng bộ nhớ ngoài hoặc các chức
năng đặc biệt.
- Ở chế độ mặc định (khi reset) thì các chân Port 3 (P3.0 – P3.7) được

cấu hình là port xuất
dữ liệu. Muốn các chân Port 3 làm port nhập dữ liệu thì cần phải lập
trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của
port truớc khi bắt đầu nhập dữ liệu từ port (vấn đề này được trình bày
ở phần kế tiếp).
- Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào
của các tín hiệu điều khiển (xem sách “Họ vi điều khiển 8051” trang
333-352).
- Chức năng của các chân Port 3:

Bit
P3.0

Tên
RxD

Địa chỉ bit
B0H

P3.1

TxD

B1H

P3.2
P3.3
P3.4
P3.5
P3.6

INT0
INT1
T0
T1
WR

B2H
B3H
B4H
B5H
B6H

P3.7

RD

B7H

Chức năng
Chân nhận dữ liệu của port nối
tiếp.
Chân phát dữ liệu của port nối
tiếp.
Ngõ vào ngắt ngoài 0.
Ngõ vào ngắt ngoài 1.
Ngõ vào của bộ ñịnh thời/ñếm 0.
Ngõ vào của bộ ñịnh thời/ñếm 1.
ðiều khiển ghi vào RAM
ngoài.

ðiều khiển ñọc từ RAM ngoài.


2.2.5. Chân PSEN:
- PSEN (Program Store Enable): cho phép bộ nhớ chương trình, chân số
29.
- Chức năng:
• Là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM)
ngoài.
• Là tín hiệu xuất, tích cực mức thấp.
PSEN = 0 : trong thời gian CPU tìm - nạp lệnh từ ROM ngoài.
PSEN = 1 : CPU sử dụng ROM trong (không sử dụng ROM ngoài).
- Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được
nối với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ
ROM ngoài.
2.2.6. Chân ALE:
- ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30.
- Chức năng:
• Là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp cho
bus địa chỉ
byte thấp và bus dữ liệu đa hợp (AD0 – AD7).
• Là tín hiệu xuất, tích cực mức cao.
ALE = 0 : trong thời gian bus AD0 - AD7 đóng vai trò là bus D0 - D7.
ALE = 1 : trong thời gian bus AD0 - AD7 đóng vai trò là bus A0 - A7.
- Khi lập trình cho ROM trong chip thì chân ALE đóng vai trò là ngõ
vào của xung lập trình (PGM).
 Lưu ý: fALE=fOSC/6 có thể dùng làm xung clock cho các mạch khác.
(MHz): tần số xung tại chân ALE. f
(MHz): tần số dao động trên chip (tần số thạch anh).
- Khi lệnh lấy dữ liệu từ RAM ngoài (MOVX) được thực hiện thì một

xung ALE bị bỏ qua.
2.2.7. Chân EA:
- EA (External Access): truy xuất ngoài, chân số 31.
- Chức năng:
• Là tín hiệu cho phép truy xuất (sử dụng) bộ nhớ chương trình
(ROM) ngoài.
• Là tín hiệu nhập, tích cực mức thấp.
EA = 0 =>Chip 8051 sử dụng chương trình của ROM ngoài.


EA = 1 =>Chip 8051 sử dụng chương trình của ROM trong.
- Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào
của điện áp lập trình(Vpp = 12V – 12,5V cho họ 89xx; 21V cho họ
80xx, 87xx).
Lưu ý: Chân EA\ phải được nối lên Vcc (nếu sử dụng chương trình của
ROM trong) hoặc nối xuống GND (nếu sử dụng chương trình của ROM
ngoài), không bao giờ được phép bỏ trống chân này.
2.2.8 Chân XTAL1, XTAL2:
- XTAL (Crystal): tinh thể thạch anh, chân số 18-19.
- Chức năng:
• Dùng để nối với thạch anh hoặc mạch dao động tạo xung clock
bên ngoài, cung cấp tín hiệu xung clock cho chip hoạt động.
• XTAL1 : ngõ vào mạch tạo xung clock trong chip.
• XTAL2 : ngõ ra mạch tạo xung clock trong chip.
Lưu ý: fTYP=12MHz

fTYP (MHz): tần số danh định.

2.2.9. Chân RST:
- RST (Reset): thiết lập lại, chân số 9.

- Chức năng:
• Là tín hiệu cho phép thiết lặp (đặt) lại trạng thái ban đầu cho hệ
thống.
• Là tín hiệu nhập, tích cực mức cao.


RST = 0  Chip 8051 hoạt động bình thường.
RST = 1  Chip 8051 được thiết lặp lại trạng thái ban đầu.
Lưu ý: tReset≥2×TMachine

TMachine=12/fOSC.

tRESET(µs):thời gian reset.

fOSC=(MHz):tần số thạch anh.

TMACHINE(µs):chu kỳ máy.

2.2.10. Chân Vcc, GND:
- Vcc, GND: nguồn cấp ñiện, chân số 40 và 20.
- Chức năng:
• Cung cấp nguồn điện cho chip 8051 hoạt động.
• Vcc = +5V  10% và GND = 0V.
2.3) Kết nối các Port với led.
Các Port khi xuất tín hiệu ở mức logic 1 thường không đạt đến 5V mà
dao động trong khoảng từ 3.5V đến 4.9V và dòng xuất ra rất nhỏ dưới
5mA(P0,P2 dòng xuất khoảng 1mA; P1,P3 dòng xuất ra khoảng 1mA
đến 5mA) vì vậy dòng xuất này không đủ để có thể làm led sáng
Tuy nhiên khi các Port xuất tín hiệu ở mức logic 0 dòng điện cho phép
đi qua lớn hơn rất nhiều:

Chân Vi điều khiển khi ở mức 0:
Dòng lớn nhất qua P0 : -25mA
Dòng lớn nhất qua P1,P2,P3 : -15mA


Do đó khi kết nối với led hoặc các thiết bị khác Vi điều khiển sẽ gặp trở
ngại là nếu tác động làm led sáng khi Vi điều khiển xuất ở mức 1, lúc
này dòng và áp ra không đủ để led có thể sáng rõ (led đỏ sáng ở điện áp
1.6V-2.2V và dòng trong khoảng 10mA). Khắc phục bằng cách sau:


Cho led sáng khi Vi điều khiển ở mức 0:

Px.x thay cho các chân xuất của các Port. Ví dụ: Chân P1.1, P2.0, v.v...
Khi Px.x ở mức 1 led không sáng
Khi Px.x ở mức 0 led sáng
Hình 2.2.5


Cho led sáng khi Vi điều khiển xuất ở mức 1:

Như đã trình bày vì ngõ ra Vi điều khiển khi xuất ở mức 1 không đủ để
cho led sáng, để led sáng được cần đặt thêm một điện trở kéo lên nguồn
VCC(gọi là điện trở treo).


Hình 1.2.6
Tuỳ từng trường hợp mà chọn R2 để dòng và áp phù hợp với thiết bị
nhận.
Khi Px.x ở mức 0, có sự chênh lệch áp giữa nguồn VCC và chân Px.x

-dòng điện đi từ VCC qua R2 và Px.x về Mass, do đó hiệu điện thế giữa
hai chân led gần như bằng 0, led không sáng.
Khi Px.x ở mức 1 (+5V),dòng điện không chạy qua chân Vi điều khiển
để về mass được, có sự lệch áp giữa hai chân led, dòng điện trong
trường hợp này qua led về Mass do đó led sáng.
R2 thường được sử dụng với giá trị từ 4.7KΩ đến 10KΩ. Nếu tất cả các
chân trong 1 Port đều kết nối để tác động ở mức cao thì điện trở R2 có
thể thay bằng điện trở thanh 9 chân vì nó có hình dáng và sử dụng dễ
hơn khi làm mạch điện.


Ngoài cách sử dụng điện trở treo

việc sử dụng cổng đệm cũng có tác dụng thay đổi cường độ dòng điện
xuất ra khi ngõ ra ở mức 1, cổng đệm xuất ra tín hiệu ở mức 1 với áp và
dòng lớn khi có tín hiệu mức 1 đặt ở ngõ vào. Tùy theo yêu cầu của
người thiết kế về dòng và áp cần thiết mà chọn IC đệm cho phù hợp.
Chẳng hạn từ một ngõ ra P0.0 làm nhiều led sáng cùng lúc thì việc sử
dụng IC đệm được ưu tiên hơn.


Có thể sử dụng 74HC244 hoặc 74HC245, tuy nhiên 74HC245 được cải
tiến từ 74HC244 nên việc sử dụng 74HC245 dễ dàng hơn trong thiết kế
mạch.

Hình 1.2.7


A, Cấu trúc bên trong Vi điều khiển
8051

1) CẤU TRÚC CÁC PORT XUẤT NHẬP CHIP 8051:
Khả năng fanout (số luợng tải đầu ra) của các từng chân port chip 8051
là:
• Port 0: 8 tải TTL.
• Port 1: 4 tải TTL.
• Port 2: 4 tải TTL.
• Port 3: 4 tải TTL.
Lưu ý:
Khi Port 0 đóng vai trò là port xuất nhập thì sẽ không có điện trở kéo
lên bên trong đó nguời sử dụng cần thêm vào điện trở kéo lên bên ngoài
(xem Hình III.1).


Ở chế độ mặc định (khi reset) thì tất cả các chân của các port (P0 – P3)
đuợc cấu hình là port xuất dữ liệu.
Muốn các chân port của chip 8015 làm port nhập dữ liệu thì ta cần phải
đuợc lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit
(các chân) của port truớc khi bắt đầu nhập dữ liệu từ port (vấn đề này
đuợc trình bày ở phần kế tiếp).
Các chân trong cùng một port không nhất thiết phải có cùng kiểu cấu
hình (port xuất hoặc port nhập). Nghĩa là trong cùng một port có thể có
chân dùng để nhập dữ liệu, có thể có chân dùng để xuất dữ liệu. Điều
này là tùy thuộc vào nhu cầu và mục đích của nguời lập trình.
Quá trình ghi chân port (xuất dữ liệu ra chân port).


Hình III.3 Thao tác ghi chân port.
Quá trình đọc chân port (nhập dữ liệu từ chân port).

Hình III.2 Thao tác đọc chân port.

Quá trình đọc bộ chốt (kiểm tra dữ liệu tại chân port).


Hình III.2 Thao tác đọc bộ chốt.
Lưu ý: Việc đọc dữ liệu của bất kỳ một port nào có thể cho ta hai giá trị
khác nhau tùy thuộc vào lệnh mà ta sử dụng để đọc dữ liệu từ port (xem
thêm trong phần tập lệnh). Xảy ra hiện tượng không mong muốn này là
do quá trình đọc dữ liệu của chip 8051 gồm hai quá trình khác nhau: quá
trình đọc chân port và quá trình đọc bộ chốt.
Quá trình đọc chân port: Khi ta sử dụng các lệnh MOV, ADD,… Dữ
liệu nhận đuợc sau khi thực hiện quá trình đọc là dữ liệu hiện tại ở các
chân port.
Quá trình đọc bộ chốt: Khi ta sử dụng các lệnh ANL, ORL, XRL, CPL,
INC, DEC, DJNZ, JBC, CLR bit, SETB bit, MOV bit. Dữ liệu nhận
được sau khi thực hiện quá trình đọc là dữ liệu hiện tại ở các bộ chốt (là
các dữ liệu đã được ghi ra port tại thời điểm truớc đó bởi quá trình ghi
chân port), chứ không phải là dữ liệu hiện tại ở các chân port. Cho nên,
nếu tại thời điểm thực hiện quá trình đọc mà dữ liệu tại các chân port có
bị thay đổi đi chăng nữa thì dữ liệu đọc về cũng không được cập nhật.
2)Tổ chức bộ nhớ của 8051 :
- Bộ vi xử lý có không gian bộ nhớ chung cho dữ liệu và chương trình.


chương trình và dữ liệu nằm chung trên RAM truớc khi đưa vào CPU
để thự c thi.
- Bộ vi điều khiển có không gian bộ nhớ riêng cho dữ liệu và chương
trình.

chương trình và dữ liệu nằm riêng trên ROM và RAM truớc khi đưa
vào CPU để thực thi.

- Tổ chức bộ nhớ của chip 8051:

Không gian bộ nhớ trong chip 8051


RAM
(SPECIALFUNCTION REGISTER:Thanh ghi chức năng đặc biệt).
3) Bộ nhớ dữ liệu trên chip 8051
A) Bộ nhớ trong:

SFR


3.1 Bộ nhớ chương trình- Bộ nhớ ROM
Bộ nhớ ROM dùng để lưu chương trình do người viết chương trình
viết ra. Chương trình là tập hợp các câu lệnh thể hiện các thuật toán để
giải quyết các công việc cụ thể, chương trình do người thiết kế viết trên
máy vi tính, sau đó được đưa vào lưu trong ROM của vi điều khiển, khi
hoạt động, vi điều khiển truy xuất từng câu lệnh trong ROM để thực
hiện chương trình. ROM còn dùng để chứa số liệu các bảng, các tham số
hệ thống, các số liệu cố định của hệ thống. Trong quá trình hoạt động nội
dung ROM là cố định, không thể thay đổi, nội dung ROM chỉ thay đổi
khi ROM ở chế độ xóa hoặc nạp chương trình (do các mạch điện riêng
biệt thực hiện).
Bộ nhớ ROM được tích hợp trong chip vi điều khiển với dung
lượng tùy vào chủng loại cần dùng, chẳng hạn đối với 89S52 là 8KByte,
với 89S53 là 12KByte.
Bộ nhớ bên trong Vi điều khiển 89Sxx là bộ nhớ Flash ROM cho
phép xóa bộ nhớ ROM bằng điện và nạp vào chương trình mới cũng
bằng điện và có thể nạp xóa nhiều lần

Bộ nhớ ROM được định địa chỉ theo từng Byte, các byte được đánh
địa chỉ theo số hex-số thập lục phân, bắt đầu từ địa chỉ 0000H, khi viết
chương trình cần chú ý đến địa chỉ lớn nhất trên ROM, chương trình
được lưu sẽ bị mất khi địa chỉ lưu vượt qua vùng này. Ví dụ: AT89S52