MẠCH PHÂN KÊNH VÀ DỒN KÊNH DÙNG IC 74LS138 VÀ IC 47LS151

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC NÔNG LÂM THÀNH PHỐ HỒ CHÍ MINH
KHOA CƠ KHÍ – CÔNG NGHỆ
—–¯—–

BÁO CÁO ỨNG DỤNG KĨ THUẬT SỐ TRONG
ĐIỀU KHIỂN TỰ ĐỘNG
MẠCH PHÂN KÊNH VÀ DỒN KÊNH
DÙNG IC 74LS138 VÀ IC 47LS151

GVHD : Ths. LÊ VĂN BẠN
SVTH : Trần Đức Bảo
LỚP

: DH12TD

MSSV : 12138017

Tháng 10 năm 2014
A. CẤU TẠO, CHỨC NĂNG VÀ NGUYÊN LÝ HOẠT ĐỘNG:
1


I. Bộ tạo xung : IC NE555 và IC 74HC393
1. IC NE555:
- Dựa vào chế độ tạo xung vuông của IC555 ta có thể xây dựng một bộ tạo xung cho
mạch đếm.
- Công nghệ chế tạo: TTL-transistor-transistor logic.
- Lí do: IC555 phỗ biến và đơn giản.
- Chức năng : tạo xung vuông đễ cấp cho mạch đếm.
-Sơ đồ chân :

Hình 1: Sơ đồ chân IC 555
+ Chân số 1(GND): cho nối mase để lấy dòng cấp cho IC
+ Chân số 2(TRIGGER): ngõ vào của 1 tần so áp, mạch so áp dụng các transistor PNP. Mức áp
chuẩn là 2*Vcc/3.
2


+ Chân số 3(OUTPUT): Ngõ ra trạng thái ngõ ra chỉ xác định theo mức điện áp cao (gần bằng
mức áp chân 8) và thấp (gần bằng mức áp chân 1)
+ Chân số 4(RESET): dùng lập định mức trạng thái ra. Khi chân số 4 nối masse thì ngõ ra ở mức
thấp. Còn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra tùy theo mức áp trên chân 2 và 6.
+ Chân số 5(CONTROL VOLTAGE): dùng làm thay đổi mức áp chuẩn trong IC 555 theo các
mức biến áp ngoài hay dùng các điện trở ngoài cho nối mase. Tuy nhiên trong hầu hết các mạch
ứngdụng chân số 5 nối masse qua 1 tụ từ 0.01uFà 0.1uF, các tụ cótác dụng lọc bỏ nhiễu giữ cho
mức áp chuẩn ổn định.
+ Chân số 6(THRESHOLD) : là ngõ vào của 1 tầng so áp khác mạch so sánh dùng các transistor
NPN .mức chuẩn là Vcc/3
+ Chân số 7(DISCHAGER) : có thể xem như 1 khóa điện và chịu điều khiển bỡi tầng logic .khi
chân 3 ở mức áp thấp thì khóa này đóng lại.ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho 1
mạchR-C lúc IC 555 dùng như 1 tầng dao động.
+ Chân số 8 (Vcc): cấp nguồn nuôi Vcc để cấp điện cho IC.Nguồn nuôi cấp cho IC 555 trong
khoảng từ +5và +15v và mức tối đa là +18v.
-

Cấu tạo:

Hình 2: Cấu tạo IC 555

3

□ Về bản chất thì IC 555 là 1 bộ mạch kết hợp giữa 2 con Opamp , 3 điện trở , 1 con transistor,
và 1 bộ Fipflop(ở đây dùng FFRS )
- 2 OP-amp có tác dụng so sánh điện áp
- Transistor để xả điện.
- Bên trong gồm 3 điện trở mắc nối tiếp chia điện áp VCC thành3 phần. Cấu tạo này tạo
nên điện áp chuẩn. Điện áp 1/3 VCC nối vào chân dương của Op-amp 1 và điện áp 2/3
VCC nối vào chân âm của Op-amp 2. Khi điện áp ở chân 2 nhỏ hơn 1/3VCC, chân S =
[1] và FF được kích. Khi điện áp ở chân 6 lớn hơn 2/3 VCC, chân R của FF = [1] và FF
được reset.
- Nguyên lí hoạt động :

Hình 3: Nguyên lý hoạt động IC 555
+Ký hiệu 0 là mức thấp (L) bằng 0V, 1 là mức cao (H) gần bằng VCC. Mạch FF là loại
RS Flip-flop,
+Khi S = [1] thì Q = [1] và Q-= [ 0].
+Sau đó, khi S = [0] thì Q = [1] và Q-= [0].
+Khi R = [1] thìQ- = [1] và Q = [0].

4


+Tóm lại, khi S = [1] thì Q = [1] và khi R = [1] thì Q = [0] bởi vì Q- = [1], transisitor mở
dẫn, cực C nối đất. Cho nên điện áp không nạp vào tụ C, điện áp ở chân 6 không vượt
quá V2. Do lối ra của Op-amp 2 ở mức 0, FF không reset.
+Khi mới đóng mạch, tụ C nạp qua Ra, Rb, với thời hằng (Ra+Rb)C.
□ Tụ C nạp từ điện Áp 0V -> Vcc/3:
+ Lúc này V+1(V+ của Opamp1) > V-1. Do đó O1 (ngõ ra của Opamp1) có mức logic
1(H).

+ V+2 < V-2 (V-2 = 2Vcc/3) . Do đó O2 = 0(L).
+ R = 0, S = 1 --> Q = 1, /Q (Q đảo) = 0.
+ Q = 1 --> Ngõ ra = 1.
+Q = 0 --> Transistor hồi tiếp không dẫn.
□ Tụ C tiếp tụ nạp từ điện áp Vcc/3 -> 2Vcc/3:
+ Lúc này, V+1 < V-1. Do đó O1 = 0.
+ V+2 < V-2. Do đó O2 = 0.
+ R = 0, S = 0 --> Q, /Q sẽ giứ trạng thái trước đó (Q=1, /Q=0).
+ Transistor vẫn ko dẫn
* Tụ C nạp qua ngưỡng 2Vcc/3:
+ Lúc này, V+1 < V-1. Do đó O1 = 0.
+ V+2 > V-2. Do đó O2 = 1.
+ R = 1, S = 0 --> Q=0, /Q = 1.
+ Q = 0 --> Ngõ ra đảo trạng thái = 0.
5


+ Q = 1 --> Transistor dẫn, điện áp trên chân 7 xuống 0V
+ Tụ C xả qua Rb. Với thời hằng Rb.C
+ Điện áp trên tụ C giảm xuống do tụ C xả, làm cho điện áp tụ C nhảy xuống dưới
2Vcc/3.4
□ Tụ C tiếp tục "XẢ" từ điện áp 2Vcc/3 --> Vcc/3:
+ Lúc này, V+1 < V-1. Do đó O1 = 0.
+ V+2 < V-2. Do đó O2 = 0.
+ R = 0, S = 0 --> Q, /Q sẽ giứ trạng thái trước đó (Q=0, /Q=1).
+ Transistor vẫn dẫn
+ Lúc này V+1 > V-1. Do đó O1 = 1.
+ V+2 < V-2 (V-2 = 2Vcc/3) . Do đó O2 = 0.
+ R = 0, S = 1 --> Q = 1, /Q (Q đảo) = 0.
+ Q = 1 --> Ngõ ra = 1.

+Q = 0 --> Transistor không dẫn -> chân 7 không = 0V nữa và tụ C lại được nạp điện với
điện áp ban đầu là Vcc/3.
□ Quá trình lại lặp lại.
Kết quả: Ngõ ra OUT có tín hiệu dao động dạng sóng vuông, có chu kỳ ổn định.

2. IC 74LH393:
a. Giới thiệu IC 74393 và 1 số hình ảnh:
IC đếm 74393 thuộc họ 74xx cũng là loại IC có chứa 2 mạch đếm 4 Bit độc lập trong
cùng 1 IC nhưng có ngõ vào Clock được tác động bởi sườn Xung âm (tức là Xung chuyển

6


từ mức cao xuống mức thấp) cho nên các Ngõ vào của tầng sau hoàn toàn được ghép
trực tiếp với Ngõ ra cuối cùng của tầng trước.

Hình 4: IC 74HC393

b. Sơ đồ kiểu chân và tác dụng của từng chân:

Hình 5: Sơ đồ kiễu chân IC 74HC393

Từ hình vẽ ta thấy :
+ Chân 3,4,5,6,8,9,10,11 tương ứng với 8 xung đầu ra của 74HC393.

7


+ Chân 2,12 là chân Reset.
+ Chân 1,13 là chân xung đầu vào.

+ Chân 7,14 nối nguồn.

c. Xung clock của 74HC393:

Hình 6: Cổng logic sử dụng trong IC 74HC393

Hình 7: Xung clock của IC 74HC393

II. Mạch phân kênh và dồn kênh:
1.

Mạch phân kênh:

 Mạch phân kênh là gì?

8


Bộ chuyển mạch phân kênh hay còn gọi là tách kênh, giải đa hợp (demultiplexer) có chức
năng ngược lại với mạch dồn kênh tức là : tách kênh truyền thành 1 trong các kênh dữ liệu
song song tuỳ vào mã chọn ngõ vào. Có thể xem mạch tách kênh giống như 1 công tắc cơ khí
được điều khiển chuyển mạch bởi mã số. Tuỳ theo mã số được áp vào ngõ chọn mà dữ liệu từ
1 đường sẽ được đưa ra đường nào trong số các đường song song.
Các mạch tách kênh thường gặp là 1 sang 2, 1 sang 4, 1 sang 8, ...Nói chung từ 1 đường có
thể đưa ra 2n đường, và số đường để chọn sẽ phải là n.
a.

Nguyên lý:

Hình 8: Mạch phân kênh 1 sang 4

Mạch phân kênh từ 1 đường sang 4 đường nên số ngõ chọn phải là 2
Khi ngõ cho phép G ở mức 1 thì nó cấm không cho phép dữ liệu vào được truyền ra ở bất kì
ngõ nào nên tất cả các ngõ ra đều ở mức 0
Như vậy khi G = 0 BA = 00 dữ liệu S được đưa ra ngõ Y0, nếu S = 0 thì Y0 cũng bằng 0 và
nếu S = 1 thì Y0 cũng bằng 1,tức là S được đưa tới Y0; các ngõ khác không đổi
Tương tự với các tổ hợp BA khác thì lần lượt ra ở S sẽ là Y1, Y2, Y3
Biểu thức logic của các ngõ ra sẽ
là:
Y0 = G.B.A.S
Y1 = G.B.A.S
Y2 = G.B.A.S
Y3 = G.B.A.S
Từ đây có thể dùng cổng logic để thiết kế
mạch tách kênh.
Hình 9: Cấu trúc của
mạch tách kênh 1 sang 4
9


b. Một số IC phân kênh hay dùng:
 Khảo sát IC phân kênh/giải mã tiêu biểu 74LS138:
 74LS138 là IC MSI giải mã 3 đường sang 8 đường hay tách kênh 1 đường sang 8 đường

thường dùng và có hoạt động logic tiêu biểu, nó còn thường được dùng như mạch giải mã
địa chỉ trong các mạch điều khiển và trong máy tính.
 Sơ đồ chân và kí hiệu logic như hình dưới đây :

Hình 10: Kí hiệu khối và chân ra của 74LS138
•

Trong đó:


A0, A1, A2 là 3 đường địa chỉ ngõ vào



E1, E2 là các ngõ vào cho phép (tác động mức thấp)



E3 là ngõ vào cho phép tác động mức cao



O0 đến O7 là 8 ngõ ra (tác động ở mức thấp )

Hình 10: Cấu trúc bên trong 74LS138
•

Hoạt động giải mã như sau :

10


Đưa dữ liệu nhị phân 3bit vào ở C, B, A(LSB), lấy dữ liệu ra ở các ngõ O0 đến O7; ngõ
cho phép E2 và E3 đặt mức thấp, ngõ cho phép E1 đặt ở mức cao. Chẳng hạn khi CBA là
001 thì ngõ O1 xuống thấp còn các ngõ ra khác đều ở cao.
•

Hoạt động phân kênh :
Dữ liệu vào nối tiếp vào ngõ E2, hay E3 (với ngõ còn lại đặt ở thấp). Đặt G = 1 để cho
phép tách kênh. Như vậy dữ liệu ra song song vẫn lấy ra ở các ngõ O0 đến O7. Chẳng
hạn nếu mã chọn là 001thì dữ liệu nối tiếp S sẽ ra ở ngõ O1 và không bị đảo.

•

Mở rộng đường giải mã : 74LS138 dùng thêm 1 cổng đảo còn cho phép giải mã địa chỉ từ
5 sang 32 đường (đủ dùng trong giải mã địa chỉ của máy vi tính). Hình ghép nối như sau :

Hình 12: Ghép 4 IC 74LS138 để có mạch giải mã 5 đường sang 32 đường

•

Các IC giải mã phân kênh khác:
• Ngoài 74LS138 được nói đến ở trên ra còn một số IC cũng có chức năng giải mã/tách
kênh được kể ra ở đây là
• 74139/LS139 gồm 2 bộ giải mã 2 sang 4 hay 2 bộ tách kênh 1 sang 4, chúng có ngõ
cho phép (tác động mức thấp) và ngõ chọn riêng
• 74154/LS154 bộ giải mã 4 sang 16 đường hay tách kênh 1 sang 16 đường
• 74159/LS159 giống như 74154 nhưng có ngõ ra cực thu để hở
• 74155/LS155 như đã khảo sát ở trên : gồm 2 bộ giải mã 2 sang 4 hay 2 bộ tách kênh 1
sang 4. Đặc biệt 74155 còn có thể hoạt động như 1 bộ giải mã 3 sang 8 hay tách kênh
1 sang 8 khi nối chung ngõ cho phép với ngõ vào dữ liệu nối tiếp và nối chung 2 ngõ
chọn lại với nhau.
• 74156/LS156 giống như 74155 nhưng có ngõ ra cực thu để hở.

11

•

•
•
•
c.

Ứng dụng:
•
•

2.

Công nghệ CMOS cũng có các IC giải mã/tách kênh tương ứng như bên TTL chẳng
hạn có 74HC/HCT138,...Hơn thế nữa nhiều IC họ CMOS còn cho phép truyền cả dữ
liệu số lẫn dữ liệu tương tự. Một số IC được kể ra ở đây là
74HC/HCT4051 dồn/tách kênh tương tự số 1 sang 8 và ngược lại
74HC/HCT4052 dồn/tách kênh tương tự số 1 sang 4 và ngược lại
74HC/HCT4053 dồn/tách kênh tương tự số 1 sang 2 và ngược lại
Dùng mạch phân kênh thiết kế mạch logic.
Chia sẻ đường truyền.

Mạch dồn kênh:

 Mạch dồn kênh là gì?

Mạch dồn kênh hay còn gọi là mạch ghép kênh, đa hợp (Multiplexer-MUX) là 1 dạng mạch
tổ hợp cho phép chọn 1 trong nhiều đường ngõ vào song song (các kênh vào) để đưa tới 1
ngõ ra (gọi là kênh truyền nối tiếp). Việc chọn đường nào trong các đường ngõ vào do các
ngõ chọn quyết định. Ta thấy MUX hoạt động như 1 công tắc nhiều vị trí được điều khiển bởi

mã số. Mã số này là dạng số nhị phân, tuỳ tổ hợp số nhị phân này mà ở bất kì thời điểm nào
chỉ có 1 ngõ vào được chọn và cho phép đưa tới ngõ ra.
Các mạch dồn kênh thường gặp là 2 sang 1, 4 sang 1, 8 sang 1, …Nói chung là từ 2n sang 1.
a.

Nguyên lý:

Hình 13: Mạch dồn kênh 4 sang 1 và bảng hoạt động
Mạch trên có 2 ngõ điều khiển chọn là S0 và S1 nên chúng tạo ra 4 trạng thái logic. Mỗi một
trạng thái tại một thời điểm sẽ cho phép 1 ngõ vào I nào đó qua để truyền tới ngõ ra Y. Như
vậy tổng quát nếu có 2n ngõ vào song song thì phải cần n ngõ điều khiển chọn.
Cũng nói thêm rằng, ngoài những ngõ như ở trên, mạch thường còn có thêm ngõ G : được gọi
là ngõ vào cho phép (enable) hay xung đánh dấu (strobe). Mạch tổ hợp có thể có 1 hay nhiều
ngõ vào cho phép và nó có thể tác động mức cao hay mức thấp. Như mạch dồn kênh ở trên,
12


nếu có thêm 1 ngõ cho phép G tác động ở mức thấp, tức là chỉ khi G = 0 thì hoạt động dồn
kênh mới diễn ra còn khi G = 1 thì bất chấp các ngõ vào song song và các ngõ chọn, ngõ ra
vẫn giữ cố định mức thấp (có thể mức cao tuỳ dạng mạch)
Như vậy khi G = 0:
S1S0 = 00, dữ liệu ở I0 sẽ đưa ra ở Y
S1S0 = 01, dữ liệu ở I1 sẽ đưa ra ở Y
S1S0 = 10, dữ liệu ở I2 sẽ đưa ra ở Y
S1S0 = 11, dữ liệu ở I3 sẽ đưa ra ở Y
Do đó biểu thức logic của mạch khi có thêm ngõ G là:
Y =G.S1S0I0 + G.S1SI1 + G.S1S0I2 + G.S1S0I3
Ta có thể kiểm chứng lại biểu thức trên bằng cách : từ bảng trạng thái ở trên, viết biểu thức
logic rồi rút gọn (có thể dùng phương pháp rút gọn dùng bìa Kạc nô.
Và sau đó bạn có thể xây dựng mạch dồn kênh trên bằng các cổng logic. Cấu tạo logíc của

mạch như sau : (lưu ý là trên hình không xét đến chân cho phép G)
Nhận thấy rằng tổ hợp 4 cổng NOT để đưa 2 đường điều khiển chọn S0, S1 vào các cồng
AND chính là 1 mạch mã hoá 2 sang 4, các ngõ ra mạch mã hoá như là xung mở cổng AND
cho 1 trong các đường I ra ngoài. Vậy mạch trên cũng có thể vẽ lại như sau :

Hình 14: Cấu trúc mạch dồn kênh 4 sang 1
b.

Một số IC dồn kênh hay dùng:

13


Hình 15: Kí hiệu khối của một số IC dồn kênh hay dùng
•

•

•

74LS151 có 8 ngõ vào dữ liệu, 1 ngõ vào cho phép G tác động ở mức thấp, 3 ngõ vào
chọn C B A, ngõ ra Y còn có ngõ đảo của nó : Y. Khi G ở mức thấp nó cho phép hoạt
động ghép kênh mã chọn CBA sẽ quyết định 1 trong 8 đường dữ liệu được đưa ra ngõ
Y. Ngược lại khi G ở mức cao, mạch không được phép nên Y = 0 bất chấp các ngõ
chọn và ngõ vào dữ liệu.
74LS153 gồm 2 bộ ghép kênh 4:1 có 2 ngõ vào chọn chung BA mỗi bộ có ngõ cho
phép riêng, ngõ vào và ngõ ra riêng. Tương tự chỉ khi G ở mức 0 ngõ Y mới giống 1
trong các ngõ vào tuỳ mã chọn.
74LS157 gồm 4 bộ ghép kênh 2:1 có chung ngõ vào cho phép G tác động ở mức thấp,
chung ngõ chọn A. Ngõ vào dữ liệu 1I0, 1I1 có ngõ ra tương ứng là 1Y, ngõ vào dữ

liệu 2I0, 2I1 có ngõ ra tương ứng là 2Y, … Khi G ở thấp và A ở thấp sẽ cho dữ liệu
vào ở ngõ nI0 ra ở nY (n = 1,2,3,4) còn khi A ở cao sẽ cho dữ liệu vào ở nI1 ra ở nY.

Khi
= 1 thì Y = 0.
 Khảo sát IC dồn kênh tiêu biểu 74LS151:

Hình 16: Kí hiệu khối và chân ra của 74LS151

14


Hình 17: Bảng trạng thái và cổng logic của 74LS151
•

Mở rộng kênh ghép:

Các mạch ghép kênh ít ngõ vào có thể được kết hợp với nhau để tạo mạch ghép kênh nhiều
ngõ vào. Để tạo mạch ghép kênh 16:1 ta có thể ghép 2 IC 74LS151.
Sơ đồ ghép như sau :

Hình 18: Hai cách mở rộng kênh ghép 16 sang 1 từ IC74LS151
c.

Ứng dụng:
•
•

Chuyển đổi song song sang nối tiếp.
Dồn kênh để thiết kế tổ hợp.

B. Mạch thiết kế:
I. Mạch nguyên lý:

15


h
Hình 19: Mạch dồn kênh và phân kênh dùng 74LS151 và 74LS138

II. Mạch layout:

16


Hình 20: Mạch layout

III. Mạch in:

Hình 21: Mạch in

17