THIẾT KẾ MẠCH ĐỒNG HỒ BẤM GIÂY

Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

BÁO CÁO THỰC HÀNH MÔN :
KỸ THUẬT XUNG-SỐ

ĐỀ TÀI: THIẾT KẾ MẠCH ĐỒNG HỒ BẤM
GIÂY
GVHD: PHẠM VĂN HÙNG
NHÓM SVTH:

Đỗ Hải Đăng
Vũ Văn Mười
Nguyễn Xuân Thiết
Vũ Minh Hiếu
Vũ Duy Anh

LỚP:

ĐH CLC 1- K9

1


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

LỜI NÓI ĐẦU
Ngày nay ngành kỹ thuật điện có vai trò rất quan trọng trong cuộc sống của con

người. Các hệ thống điện ngày nay rất đa dạng và đang thay thế các công việc
hàng ngày của con người từ những công việc từ đơn giản đến phức tạp như điều
khiển tín hiệu đèn giao thông, đo tốc độ động cơ hay các đồng hồ số. Các hệ thống
này có thể thiết kế theo hệ thống tương tự hoặc hệ thống số. Tuy nhiên trong các hệ
thống điện thông minh hiện nay người ta thường sử dụng hệ thống số hơn là các
hệ thống tương tự bởi một số các ưu điểm vượt trội mà hệ thống số mang lại đó là:
độ tin cậy cao, giá thành thấp, dễ dàng thiết kế, lắp đặt và vận hành… Để làm được
điều đó, chúng ta phải có kiến thức về môn kĩ thuật số, hiểu được cấu trúc và chức
năng của một số IC số, mạch giải mã, cáccổng logic và một số kiến thức về các
linh kiện điện tử.
Sau một thời gian học tập và tìm hiểu tài liệu về kỹ thuật số, tôi đã quyết định
chọn đề tài:” thiết kế mạch đồng hồ bấm giây dùng” để nghiên cứu .Với đề tài
nàychúng em sử dụng các IC số để làm thành một mạch đồng hồ thời gian thực
bao gồm cả phút, giây, tích tắc.Bài tập bao gồm cả hình ảnh và mạch điện minh
hoạ giúp các bạn đọc dễ hiểu hơn về mạch đồng hồ bấm giây.
Do thời gian có hạn và kiến thức còn hạn chế mà bài tập còn thiếu xót, chúng em
rất mong nhận được các ý kiến đóng góp của thầy giáo và các bạn.
Xin chân thành cảm ơn!

2


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Chương 1: Tìm hiểu chung về mạch tổ hợp,
mạch đếm, mạch dao động.

1- MẠCH TỔ HỢP

1.1: MẠCH MÃ HOÁ VÀ GIẢI MÃ
Một số loại mã thông dụng:
Mã BCD và mã dư 3.
MÃ BCD (Binary Coded Decimal) là mã được cấu tạo bằng cách dùng từ nhị
phân 4 bit để
mã hóa 10 kí hiệ thập phân, nhưng cách biểu diễn vẫn theo thập phân. Ví dụ đối
với mã NBCD,
các chữ số thập phân được nhị phân hoá theo trọng số như nhau, nên có 6 mã dư
ứng với các số thập phân 10,11,12,13,14 và 15. Sự xuất hiện các tổ hợp này trong
bản tin được
gọi là là lỗi dư .
Do trọng số nhị phân của mỗi vị trí biểu diễn thập phân là tự nhiên nên máy có thể
thực
Hiện trực tiếp các phép tính cộng, trừ , nhân, chia theo mã NBCD. Tuy nhiên
nhược điểm chính là tồn tại tổ hợp toàòatoàn Zero, gây khó khăn trong việc đồng
bộ khi truyền dẫn tín hiệu.
Vì vậy người ta dungf mã Dư-3 được hình thành từ mã NBCD bằng cách cộng
them 3 vào mỗi tổ hợp mã. Như vậy, mã không bao gồm tổ hợp toàn Zero. Mã Dư3 chủ yếu được dung để truyền dẫn tín hiệu mà không dung cho tính toán trực tiếp.
• Mã Gray

3


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Mã Gray còn được gọi là mã cách 1, là loại mã mà các tổ hợp mã kế nhau chỉ
khác nhau duy nhất 1 bit. Loại mã này không có tính trọng số, do đó giá trị thập
phân đã được mã hóa chỉ được giải mã thông qua bảng mã mà không thể tinhd

theo tổng trọng số như đối vơi mã BCD.
Mã Gray có thể được tổ chức theo nhiều bit. Bởi vậy, có thể đếm theo mã Gray.
Cũng tương tự như mã BCD ngoài ã Gray chính còn có mã Gray Dư-3.
• Mã chẵn lẻ.

Mã chẵn và mã lẻ là hai loại mã có khả năng phát hiện lỗi duy nhất.để thiết
lập loại mã này ta chỉ cần them một bit chẵn/lẻ(bit parity) vào tổ hợp mã đã

cho, nếu tổng số bit trong một từ mã là chẵn thì được mã chăn và ngượ lại ta
được mã lẻ

-Mạch mã hóa
4


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Mạch điện thực hiện việc chuyển tin tức sang mã, được gọi là mạch mã hóa.
- Mạch mã hóa từ thập phân sang BCD 8421
Mạch gồm 9 lối vào ứng với các chữ số thập phân từ 1-9. Lố vào Zero là
không cần thiết, vì khi tất cả các lối vào khác bằng 0 thì lối ra cũng bằng 0,
bốn lối ra A,B,C,D thể hiện tổ hợp mã tương ứng với mỗi chữ số thập phân
trên lối vào theo trọng số 8421.
Bảng trạng thái:

- Mạch mã hóa ưu tiên
Trong bộ mã hóa vừa xét trên, tín hiệu vào tồn tại độc lập(không có
trường hợp có 2 tổ hợp trở lên đồng thời tác động). bộ mã hóa ưu tiên ra

đời để giải quyết trường hợp có nhiều đầu vào tác đông đồng thời. đối
với các trường hợp này thì bộ mã hóa ưu tiên chỉ tiến hành mã hóa tín
hiệu vào nào có cấp ưu tiên cao nhất ở thời điểm xét. Việc xác định cấp
ưu tiên cho mỗi tín hiệ vào là do người thiết kế mạch
Bây giờ ta xét nguyên tắc hoạt động và quá trình thiết kế của bộ mã hóa
ưu tiên 9 lối vào, 4 lối ra.

5


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Theo đề bài, sự mã hóa thực hiện theo mức độ ưu tiên từ L1 đến L9, khi
các tín hiệu cùng tác động thì các tín hiệu có mức ưu tiên thấp không tác dụng,
nghĩa là bất kể mức logic của nó là 0 hay 1 đều không ảnh hưởng đến lối ra nên gọi
nó là điều kiện tùy chọn, ký hiệu là “X”
Bảng trạng thái phản ánh yêu cầu thiết kế, mã hóa theo cấp ưu tiên. Một vài IC
thường dung 74147 là bộ mã hóa ưu tiên NBCD 4 bit, 74148 là bộ mã hóa ưu tiên
NBCD 3 bit.
• Bộ giải mã:
Mạch điện thực hiện việc chuyển từ mã sang tin tức được gọi là amchj giải
mã hóa.
- Bộ giải mã nhị phân
Bộ giải mã nhị phân còn có tên là bộ giải mã “1 từ n”” bộ giải mã địa chỉ
hoặc bộ chọn địa chỉ nhị phân.Chức năng của nó là lựa chọn duy nhất
một lối ra khi tác động tới đầu vào một số nhị phân.
Như vậy, nế số nhị phân là n bit dẽ nhận diện được 2ⁿ địa chỉ khác nhau.
Nói khác đi mạch chọn địa chỉ nhị phân là một mạch logic tổ hợp có n lói

vào và 2ⁿ lối ra, nếu tác động tới đầu vào một số nhị phân thì chỉ duy nhất
một lối ra được lựa chọn, lấy giá trị 1 hoặc 0, các lối ra còn lại đều không
được lựa chọn lấy giá trị 0 hoặc 1.
Sơ đồ khối tổng quát của bộ chọn địa chỉ:

IC 74154 là một bộ chọn địa chỉ nhị phân 4 vào 16 ra.

6


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

- Mạch giải mã 7 đoạn
a> Dụng cụ 7 đoạn
Để hiển thị chữ số của một hệ đếm thập phân bất kỳ ta có thể dung
dụng cụ 7 đoạn. cấu tạo của nó được hình thành bằng nhiều loại vật
liệu khác nhau nhưng có khả năng hiển thị được trong các điều kiện
ánh sang khác nhau và tốc độ chuyển mạch phải đủ lớn. trong ký thuật
các đoạn thường được làm bằng led hặc tinh thể lỏng(LCD).
Đối với LED, mỗi đoạn là một diode phát quang và khi có dòng
điện đi qua đủ lớn (5 đến 30mA ) thì đoạn tương ứng sẽ sang.

Ngoài 7 đoạn sang chính, mỗi LED cũng có them Diode để hiện
thị dấu phân số khi cần thiết. LED có hai loại chính : LED Anot chung
và LED catot chung, do đó logic của tín hiệu điều khiển 2 loại này
ngược nhau.
b> Mạch giải mã 7 đoạn
Nhiệm vụ của ta là phải thiết kế một mạch logic liên hợp với 4

lối vào và 7 lối ra để chuyển mã NBCD thành mã 7 đoạn.

7


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Sơ đồ khối tổng quát của bộ giải mã:

Bộ HỢP KÊNH VÀ PHÂN KÊNH
- Bộ hợp kênh
Định nghĩa: bộ hợp kênh là mạch có 2ⁿ lối vào dữ liệu, n lối vào điều
khiển, 1 lối vòa chọn mạch và 1 lối ra
Tùy theo giá trị của n lối vào điều khiển mà lối ra sẽ bằng một trong
những giá trị ở lối vào, nếu giá trị của n lối vào điều khiển bằng j thì

Y=Xj
Thực chất MUX là chuyển mạch điện tử dung các tín hiệu điều khiển để
điều khiển sự nối mạch của lối ra với một trong 2ⁿ lối vào
Hiện nay, bộ MUX được dung như một phần tử vạn năng để xây dựng
mạch tổ hợp khác
IC 74151 là bộ MUX 8 lối dữ liệu vào – lối ra

8


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

- Bộ phân kênh
Định nghĩa: Bộ phân kênh là mạch có 1 lối vào dữ liệu n lối vào điều
khiển, 1 lối vào chọn mạch và 2ⁿ lối ra
Tùy theo giá trị của n lối vào điều khiển mà lối ra sẽ bằng giá trị của
lối vào.
Sơ đồ khối khối của bộ DEMUX 1 lối vào 2ⁿ:

Bộ phân kênh còn được gọi là bộ giải mã 1 trong 2ⁿ. Tại một thời
điểm chỉ có 1 trong 2ⁿ lối ra ở mức tích cực.
IC 74138 là bộ DEMUX 1 lối vào dữ liệu – 8 lối ra:

9


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

2- MẠCH ĐẾM
Lợi dụng tính đảo trạng thái của FF JK khi J=K=1, người ta thực hiện các mạch
đếm.
Chức năng của mạch đếm là đếm số xung C K đưa vào ngã vào hoặc thể hiện số
trạng thái có thể có của các ngã ra.
Nếu xét khía cạnh tần số của tín hiệu thì mạch đếm có chức năng chia tần, nghĩa là
tần số của tín hiệu ở ngã ra là kết quả của phép chia tần số của tín hiệu C K ở ngã
vào cho số đếm của mạch.
Ta có các loại: mạch đếm đồng bộ, không đồng bộ và đếm vòng.
Mạch đếm đồng bộ

Trong mạch đếm đồng bộ các FF chịu tác động đồng thời của xung đếm CK.
Mạch đếm đồng bộ n tầng, đếm lên
Để thiết kế mạch đếm đồng bộ n tầng (lấy thí dụ n=4), trước tiên lập bảng trạng
thái, quan sát bảng trạng thái suy ra cách mắc các ngã vào JK của các FF sao cho
mạch giao hoán tạo các ngã ra đúng như bảng đã lập. Giả sử ta dùng FF tác động
bởi cạnh xuống của xung C K (Thật ra, kết quả thiết kế không phụ thuộc vào chiều
tác động của xung CK, tuy nhiên điều này phải được thể hiện trên mạch nên ta cũng
cần lưu ý). Với 4 FF mạch đếm được 24=16 trạng thái và số đếm được từ 0 đến 15.
Ta có bảng trạng thái:

10


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Bảng 5.14
Nhận thấy:
- FF A đổi trạng thái sau từng xung CK, vậy: TA = JA = KA = 1
- FF B đổi trạng thái nếu trước đó QA = 1, vậy TB = JB = KB = QA
- FF C đổi trạng thái nếu trước đó QA = QB = 1, vậy: TC = JC = KC = QA.QB
- FF D đổi trạng thái nếu trước đó QA=QB=QC=1, vậy:
TD = JD = KD = QA.QB.QC = TC.QC
Ta được kết quả ở (H 5.16)

(H 5.16)

11

Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Mạch đếm đồng bộ n tầng, đếm xuống
Bảng trạng thái:

Bảng 5.15
Nhận thấy:
- FF A đổi trạng thái sau từng xung CK, vậy: TA = JA = KA = 1
- FF B đổi trạng thái nếu trước đó QA = 0, vậy: TB = JB = KB =
- FF C đổi trạng thái nếu trước đó QA=QB=0, vậy: TC = JC = KC =

- FF D đổi trạng thái nếu trước đó QA = QB = QC= 0, vậy:
Ta được kết quả ở (H 5.17)

12


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

(H 5.17)
Mạch đếm đồng bộ n tầng, đếm lên/ xuống
Để có mạch đếm n tầng, đếm lên hoặc xuống ta dùng một đa hợp 2→1 có ngã vào
điều khiển C để chọn Q hoặc
đưa vào tầng sau qua các cổng AND. Trong mạch (H 5.18) dưới đây khi C=1
mạch đếm lên và khi C=0 mạch đếm xuống.

(H 5.18)
Tần số hoạt động lớn nhất của mạch đếm đồng bộ n tầng:
Trong mạch (H 5.16) ta cần 2 cổng AND. Trong trường hợp tổng quát cho n tầng,
số cổng AND là (n-2) như vậy thời gian tối thiểu để tín hiệu truyền qua mạch là:
Tần số cực đại xác định bởi:

13


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Để gia tăng tần số làm việc của mạch, thay vì dùng các cổng AND 2 ngã vào ta
phải dùng cổng AND nhiều ngã vào và mắc theo kiểu:
TA = JA = KA = 1 TB = JB = KB = QA
TC = JC = KC = QA.QB TD = JD = KD = QA.QB.QC
Như vậy tần số làm việc không phụ thuộc vào n và bằng:

Mạch đếm đồng bộ Modulo - N (N ≠ 2n)
Để thiết kế mạch đếm modulo - N, trước nhất ta phải chọn số tầng.
Số tầng n phải thỏa điều kiện:
2n-1 < N < 2n
Thí dụ thiết kế mạch đếm 10 (N = 10).
24-1 < 10 < 24 .
Vậy số tầng là 4
Có nhiều phương pháp thiết kế mạch đếm đồng bộ modulo-N.
Sau đây ta khảo sát hai phương pháp : dùng hàm Chuyển và MARCUS
Phương pháp dùng hàm Chuyển (Transfer function)

Hàm Chuyển là hàm cho thấy có sự thay đổi trạng thái của FF. Mỗi loại FF có một
hàm Chuyển riêng của nó.
Hàm Chuyển được định nghĩa như sau: hàm có trị 1 khi có sự thay đổi trạng thái
của FF (Q+ ≠ Q) và trị 0 khi trạng thái FF không đổi (Q+ = Q).
Chúng ta chỉ thiết kế mạch đếm dùng FF JK do đó ta chỉ xác định hàm Chuyển của
loại FF này.
Bảng trạng thái của FF JK (Bảng 5.16)

14


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Bảng 5.16
Dùng Bảng Karnaugh ta suy ra được biểu thức của H:

Để thiết kế mạch đếm cụ thể ta sẽ xác định hàm H cho từng FF trong mạch, so
sánh với biểu thức của hàm H suy ra J, K của các FF. Dưới đây là một thí dụ.
Thiết kế mạch đếm 10 đồng bộ dùng FF JK
Bảng trạng thái của mạch đếm 10 và giá trị của các hàm H tương ứng:

Bảng 5.17
Từ bảng 5.17, ta thấy:

Để xác định HB, HC và HD ta phải vẽ bảng Karnaugh

15

Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

(H 5.19)
Ghi chú: Trong kết quả của hàm H ta muốn có chứa Q và
Q

¯

tương ứng để suy ra ngay các trị J và K nên ta đã chia bảng Karnaugh ra làm 2
phần chứa Q và
Q

¯

và nhóm riêng từng phần này.
Từ các kết quả này, ta vẽ được mạch (H 5.20)

(H 5.20)
Bây giờ ta có thể kiểm tra xem nếu như vì một lý do nào đó, số đếm rơi vào các
trạng thái không sử dụng (tương ứng với số từ 10 đến 15) thì khi có xung đồng hồ
trạng thái tiếp theo sẽ như thế nào ? Mạch có quay về để đếm tiếp ?

16


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Áp dụng các hàm chuyển có được, ứng với mỗi trạng thái Q của từng FF trong các
tổ hợp không sử dụng, ta tìm trị H tương ứng rồi suy ra Q +, ta được bảng kết quả
sau:

Bảng 5.18
Từ bảng kết quả ta có kết luận:
- Khi ngã ra rơi vào trạng thái 10 10 (1010), nó sẽ nhảy tiếp vào trạng thái
1110 (1011) rồi sau đó nhảy về 610 (0110) (Dòng 1 và 2)
- Khi ngã ra rơi vào trạng thái 12 10 (1100), nó sẽ nhảy tiếp vào trạng thái 13 10 (11
01) rồi sau đó nhảy về 410 (0100) (Dòng 3 và 4)
- Khi ngã ra rơi vào trạng thái 14 10 (1110), nó sẽ nhảy tiếp vào trạng thái
1510 (1111) rồi sau đó nhảy về 210 (0010) (Dòng 5 và 6).
Tóm lại, nếu có một sự cố xảy ra làm cho số đếm rơi vào các trạng thái không sử
dụng thì sau 1 hoặc 2 số đếm nó tự động quay về một trong các số đếm từ 0 đến 9
rồi tiếp tục đếm bình thường.
Phương pháp MARCUS
Phương pháp MARCUS cho phép xác định các biểu thức của J và K dựa vào sự
thay đổi của Q+ so với Q
Từ bảng trạng thái của FF JK (Bảng 5.7) ta có thể viết lại Bảng 5.19:

Bảng 5.19
Để thiết kế mạch, ta so sánh Q+ và Q để có được bảng sự thật cho J, K của từng FF,
sau đó xác định J và K.
Thí dụ thiết kế lại mạch đếm 10 bằng phương pháp MARCUS
17


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Bảng sự thật cho J, K của từng FF
I. Đếm không đồng bộ
1.1 Đếm không đồng bộ theo hệ nhị phân (chia 2)
Mạch đếm lên
Hình dưới đây trình bày một mạch đếm gồm 4 FF T mắc nối tiếp. Các ngõ vào T
(hay J=K) của cả 4 tầng FF đều để trống hay nối lên +Vcc. Xung cần đếm được đưa
vào ngõ ck tác động cạnh xuống của tầng FF đầu tiên (nó có thể là một chuỗi xung
vuông có chu kì không cố định)
Các ngõ ra Q lần lượt được nối tới ngõ vào đếm ck của tầng sau nó (nếu có).
Chúng được đặt tên là Q0 (LSB), Q1, Q2, Q3 (MSB)

Hình 3.3.1 Bộ đếm nhị phân 4 bit không đồng bộ cơ bản

18


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Hình 3.3.2 Giản đồ thời gian xung của ngõ vào và các ngõ ra bộ đếm :
Mạch sẽ đếm như thế nào?
Mạch đếm thường hoạt động ở trạng thái ban đầu là 0000 do đó một xung tác
động mức thấp sẽ được áp vào ngõ Cl của các tầng FF để đặt trạng thái ngõ ra là
0000.
Khi xung đếm ck tác động cạnh xuống đầu tiên thì Q0 lật trạng thái tức là Q0 = 1.
Ở cạnh xuống thứ 2 của xung ck, Q0 lại lật trạng thái một lần nữa, tức là Q0 = 0.

Như vậy cứ sau mỗi lần tác động của ck Q0 lại lật trạng thái một lần, sau 2 lần ck
tác động, Q0 lặp lại trạng thái ban đầu, do đó nếu xung ck có chu kì là T và tần số
là f thì xung ngõ ra Q0 sẽ có chu kì là 2T và tần số còn 1/2f. Như vậy xung đếm ck
đã được chia đôi tần số sau 1 tầng FF.
Do Q0 lại trở thành ngõ vào xung đếm của FF thứ 2 (FF B) nên tương tự tần như
vậy fQ1 bằng một nửa fQ0. Với 4 tầng FF thì
fQ3 = 1/2fQ2 = 1/4fQ1 = 1/8fQ0 = 1/16f
Như vậy với 4 FF ta có 16 trạng thái logic ngõ ra từ 0000(010) ở xung đếm đầu tiên
đến 1111 (1510) ở xung đếm thứ 16, tức là trị thập phân ra bằng số xung đếm vào
và vì vậy đây là mạch đếm nhị phân 4 bit (có 4 tầng FF, tần số được chia đổi sau
mỗi tầng) hay mạch đếm chia 16
Mạch được xếp vào loại mạch đếm lên vì khi số xung đếm vào tăng thì số thập
phân ra tương ứng cũng tăng. Nhưng để ý rằng chỉ có 16 trạng thái ra nên ở xung
đếm ck thứ 16 mạch được tự động xoá về 0 để đếm lại. Muốn có nhiều trạng thái
ra hơn thì phải nối thêm tầng FF. Tổng quát với hoạt động như trên nếu có n FF
thì sẽ tạo ra 2n trạng thái ngõ ra. Số trạng thái ngõ ra hay số lượng số đếm khác
nhau còn được gọi là Modulus (viết tắt : Mod) do đó, mạch đếm trình bày ở trên
còn gọi là mạch đếm mod 16
Bảng sự thật của mạch đếm nhị phân 4 bit như sau :
Số Mã số ra sau khi có Trị thập
xung
xung vào
phân ra
vào Q3 Q2 Q1 Q0

19


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Xoá

0

0

0

0

0

1

0

0

0

1

1

2

0

0

1

0

2

3

0

0

1

1

3

4

0

1

0

0

4

5

0

1

0

1

5

6

0

1

1

0

6

7

0

1

1

1

7

8

1

0

0

0

8

9

1

0

0

1

9

10

1

0

1

0

10

11

1

0

1

1

11

12

1

1

0

0

12

13

1

1

0

1

13

14

1

1

1

0

14

15

1

1

1

1

15

16

0

0

0

0

0

17

0

0

0

1

1

Nhìn vào giản đồ xung và bảng trạng thái hoạt động của mạch đếm này ta thấy
rằng không phải lúc nào các trạng thái logic các ngõ ra đều thay đổi theo nhịp
xung đếm ck đầu vào nên ở đây chỉ là mạch đếm không đồng bộ.
Giải mã mạch đếm

20


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Với bộ đếm như trên thì có thể làm được gì ?
Chắc chắn là nó có nhiều ứng dụng rồi, hãy xét qua một số ví dụ sau :
Ở phần mạch giải mã để hiển thị led 7 đoạn, mạch đếm đã được ứng dụng để tạo số
đếm cho mạch giải mã từ 0000(0) đến 1010(910)
Còn đây là 1 ứng dụng đơn giản khác : yêu cầu được đặt ra là phải biết được mạch
đếm đến một số nào đó (chẳng hạn 5) rồi hiển thị ra led.
Bạn đọc có thể dễ dàng nghĩ ngay đến việc sử dụng cổng logic để tạo trạng thái
ngõ ra làm sáng led từ tổ hợp trạng thái logic ngõ vào khi mạch đếm đến 5. Cách
mắc sẽ như sau :

Hình 3.3.3 Giải mã mạch đếm để hiển thị ra led
Vậy là ta đã có một trò chơi điện tử đơn giản theo kiểu may mắn. Cho bộ đếm hoạt
động, người chơi sẽ nhấn một nút vào một thời điểm bất kì để ngưng cấp xung đếm
ck, mạch đếm sẽ dừng lại ở con số đang đếm đến. Nếu số này làm đèn led sáng thì
người chơi sẽ thắng.
Tất nhiên để hoàn chỉnh ta cần phải có một mạch dao động để cấp xung ck cho
mạch đếm chạy (bạn có thể tạo mạch dao động từ cổng logic hay mạch chốt kết
hợp với linh kiện thụ động R, C như đã nói ở phần trước).
Một ứng dụng đơn giản khác là dùng mạch đếm này để tạo khoảng xung vuông
điều khiển tải (chẳng hạn động cơ chạy hay mở van xả) trong khoảng thời gian 3s
đếm từ số 7 đến số 10

21


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Giải pháp để giải bài toán trên là sẽ dùng cổng logic để tạo mạch giải mã số
0111(710) để kích ngõ ra lên cao rồi giải mã số 1010(1010) để kích ngõ ra xuống
thấp trở lại. Hai đường giải mã này được đưa vào ngõ Pr và Cl của mạch chốt để
đặt ngõ ra lên mức cao khi Pr và xoá nó khi Cl. Mạch thực hiện kết nối như sau :

Hình 3.3.4 Giải mã mạch đếm điều khiển tải
Trong đó NAND1 sẽ giải mã số 7 còn Nand2 sẽ giải mã cho số 10. Ở số đếm thứ
7 của mạch đếm ngõ ra Nand1 xuống thấp preset mạch chốt đặt Q lên cao. Đến khi
đếm tới 10 thì ngõ ra nand2 khi này xuống thấp (tất nhiên Nand1 đã trở lại cao rồi)
thực hiện xoá ngõ ra Q làm Q xuống thấp. Khi mạch đếm đến 7 trở lại thì khoảng
xung vuông lại xuất hiện. Nó có tính chu kỳ. Thời gian tồn tại xung vuông được

quyết định bởi tần số (chu kì) mạch dao động cấp cho xung ck của mạch đếm, nếu
Tck = 1s thì T = 3s. Do đó ta có thể thay đổi f mạch dao động để thay đổi khoảng
thời gian điều khiển tải.
Bây giờ bạn hãy thiết kế bộ trò chơi đó chỉ cần dùng 3 FF T (tạo 8 trạng thái ra).
Khi người chơi nhấn dừng mạch đếm ở số 5 hay số 10 thì đèn led sẽ sáng.
Mạch đếm xuống
Ở trước là mạch đếm lên lần lượt chia 2 tần số, số hệ 10 ra tương ứng là từ 0 đến
15. Cũng có khi cần mạch đếm xuống từ 15 xuống 0 chẳng hạn, cách nối mạch sẽ
như thế nào?
Hình dưới trình bày cấu trúc mạch đếm xuống nhị phân 4 bit. Ngõ ra Q lần lượt
của tầng trước sẽ được nối đến ngõ vào ck của tầng sau đó. Xung đếm ck vẫn tác
động ở mức thấp

22


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Hình 3.3.5 Mạch đếm xuống 4 bit không đồng bộ
Các ngõ ra và cách thức xoá mạch, đưa xung vào giống như ở trước. Ngõ ra Q
của tầng FF đầu dổi trạng thái ở đổi cạnh xuống của xung vào các ngõ ra khác đổi
trạng thái ở cạnh xuống của ngõ ra Q', tức là cạnh lên của ngõ ra Q0 của FF kề
trước. Dạng sóng ở ngõ vào và các ngõ ra cùng với mức logic sau mỗi xung vào và
kết quả số đếm được trình bày như hình dưới đây. Để ý rằng sau xung ck đầu tiên
thì mạch se đếm ngay lên số đếm cao nhất là 15 rồi dần dần xuống 14, … cho tới 0
tổng cộng sau 15 xung ck và tới xung ck thứ 16 mạch sẽ tự động xoá về 15 để đếm
xuống trở lại.
Hình dưới đây trình bày cả 2 dạng sóng của mạch đếm lên và xuống bạn có thể so

sánh chúng để thấy rõ hơn nguyên lí của sự đếm lên và đếm xuống.

23


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

hình 3.3.6 So sánh dạng sóng đếm lên và đếm xuống
Hãy nối dây 4 FF T để tạo ra mạch đếm lên, mạch đếm xuống chia 16, có ngõ ck
tácđộng mức cao.
Hãy thay FF T bằng FF JK và thiết kế tương tự
Thêm một bước nữa là cũng với từng ấy FF ta sẽ thiết kế mạch để có thể đếm lên
đếm xuống đều được.
Nhận thấy mạch đếm lên hay xuống là do nối từ ngõ raĠ của tầng trước tới ngõ
vào ck của tầng sau do đó ở đây sẽ phải dùng một cổng OR cho 2 ngõ vào. Việc
đếm lên xuống được quyết định bởi một ngõ điều khiển chọn chế độ lên hay
xuống. Cấu trúc của mạch sẽ được thiết kế như sau :

24


Mạch Đồng Hồ Bấm Giây

Nhóm 5 – Điện CLC K9

Hình 3.3.7 Mạch đếm lên hay xuống
Muốn có cả hai dạng sóng đếm lên và đếm xuống như hình ta có thể lấy ra cùng
lúc từ các ngõ đảo và không đảo của các tầng FF giống như hình sau :

Hình 3.3.8 Mạch đếm lấy ra dạng sóng đếm lên và đếm xuống
Mạch đếm tự dừng
Các mạch đếm ở trước tự động quay vòng (đếm lên hết 15 rồi reset để trở lại đếm
từ đầu hay đếm xuống đến 0 thì reset trở lại đếm từ 15 xuống) nếu tiếp tục cấp
xung Ck cho mạch đếm. Bây giờ có một yêu cầu là mạch sẽ phải dừng đếm ở một
con số nào đó định trước (chẳng hạn 10). Để thực hiện nó ta phải tìm cách dừng FF
đầu tiên. Một cách mà chúng ta đã dùng ở phần “trò chơi may mắn” đó là ngưng
cấp xung ck vào; nếu muốn mạch tự động làm, có thể dùng cổng logic tổ hợp để
khống chế ngõ vào T (chung) của tầng đầu, các ngõ vào cổng logic sẽ là các mã số
đếm của số đang đếm tới mà muốn dừng. Hình dưới đây trình bày cách thực hiện:

25