Đề tài thiết kế đồng hồ số

Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

PHẦN 1: GIỚI THIỆU CHUNG
1.1 Cơ sở lý thuyêt.
1.1.1 Flip-Flop
Flip-Flop la mạch logic có một hoặc hai đầu điểu khiển hai đầu ra. Tín
hiệu trên hai đầu ra Flip-Flop phụ thuộc nhau: nếu một đầu ra tin hiệu là
Q thì đầu ra tín hiệu còn lại là đảo của Q ( Q ). Khi tín hiệu ở cửa vào thỏa
mãn điều kiện điều khiển, đầu ra Q sẽ lật trang thái từ mức logic thấp L
len mức logic cao H hoặc ngược lại. Vậy tín hiệu ở đầu ra Flip-Flop khi
có điều khiển là một bước nhảy điện áp.
Đặc điểm của Flip-Flop là: khi không có điều khiển ở cửa vào thì mức
logic (L hoặc H) được duy trì ổn định.
Tùy theo số đầu vào điều khiển, Flip-Flop có bốn loại chính : S-R, JK, T, D.

Hình 1.1: Ký hiệu các loại Flip-Flop

SVTH: Lê Thanh Tú

1


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

1.1.2 Hệ chuyển mã.
1.1.2.1 Số BCD ( Binary Code Decimal).
Được tạo nên khi ta mã hóa mỗi decac của một số thập phân

dưới dạng một số bốn bit.
BCD
18 
→ 00011000

1.1.2.2 Hệ chuyển từ mã nhị phân sang mã BCD .
 Bảng sự thật:
Nhị phân

BCD

X4 X3 X2 X1 Y5 Y4 Y3 Y2 Y1
0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

1

0

0

0

0

1

0

0

0

1

1

0

0

0

1

1

.

.

.

.

.

.

.

.

1

0

0

1

0

1

0

0

1

1

0

1

0

1

0

0

0

0

1

0

1

1

1

0

0

0

1

1

1

0

0

1

0

0

1

0

1

1

0

1

1

0

0

1

1

1

1

1

0

1

0

1

0

0

1

1

1

1

1

0

1

0

1

Bảng 1.1: Bảng sự thật (chuyển từ nhị phân → BCD)
1.1.3 Hệ mã hóa và giải mã.
SVTH: Lê Thanh Tú

2


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

1.1.3.1 Hệ mã hóa.
 Mã hóa thập phân thành nhị phân:
0

10
2
3
4
5
6
7
8
9

(LSB)
A
B
C
D

(MSB)

Hình 1.2: Mã hóa thập phân thành nhị phân
 Bảng sự thật:
0

1

2

3

4

5

6

7

8

9

D

C

B

A

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

1

0

0

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

0

0

0

0

1

0

0

0

1

1

1

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

1

Bảng 1.2: Bảng sự thật (chuyển từ thập phân sang nhị phân)
 Phương trình logic :

SVTH: Lê Thanh Tú

3


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

D= 8 + 9
C=4+5+6+7
B=2+3+6+7
A=1+3+5+7+9
 Sơ đồ mạch logic:

A
B
C
D
Hình 1.3: Sơ đồ mạch logic
1.1.3.2 Hệ giải mã.
 Giải mã ra led 7 đoạn

D

a
b

C

c

B

A

d
Giải
mã
led
7 đoạn

e
f
g

Hình 1.4: Giải mã ra led 7 đoạn
 Bảng sự thật:
Input
SVTH: Lê Thanh Tú

Output
4


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

D

C

B

A

a

b

c

d

e

f

g

0

0

0

0

0

0

0

0

0

0

1

0

0

0

1

1

0

0

1

1

1

1

0

0

1

0

0

0

1

0

0

1

0

0

0

1

1

0

0

0

0

1

1

0

0

1

0

0

1

0

0

1

1

0

0

0

1

0

1

0

1

0

0

1

0

0

0

1

1

0

0

1

0

0

0

0

0

0

1

1

1

0

0

0

1

1

1

1

1

0

0

0

0

0

0

0

0

0

0

1

0

0

1

0

0

0

0

1

0

0

1

0

1

0

X

X

X

X

X

X

X

1

0

1

1

X

X

X

X

X

X

X

1

1

0

0

X

X

X

X

X

X

X

1

1

0

1

X

X

X

X

X

X

X

1

1

1

0

X

X

X

X

X

X

X

1

1

1

1

X

X

X

X

X

X

X

Bảng 1.3: Bảng sự thật (giải mã ra led 7 đoạn)
*Thiết kế dùng cho IC 74247
1.1.4 Hệ tuần tự (hệ đếm).
1.1.4.1 Khái niệm :
Hệ đếm nối tiếp: xung đếm chỉ đưa vào một Flip-Flop.
Hệ đếm song song: xung đếm được đưa vào tất cả các phần
tử đếm.

SVTH: Lê Thanh Tú

5


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Để thành lập một hệ đếm ta sử dụng JK Flip-Flop. Nếu có n
Flip-Flop thì thành lập được hệ đếm có dung lượng tối đa là 2 n.
VD:

2 Flip-Flop thành lập hệ đếm 4.
3 Flip-Flop thành lập hệ dếm 8.
4 Flip-Flop thành lập hệ đếm 16.
Hệ đếm: đếm nối tiếp, đếm song song.



Xét hệ đếm nối tiếp 3bit :

Hình 1.5: Hệ đếm nối tiếp 3bit
1.1.4.2 Hệ đếm bất kỳ:
Gọi: N là số trạng thái của 1 hệ đếm bất kỳ
n là số bit đếm.
Ta có: 2n−1 < N < 2 n .
VD: thành lập hệ đếm 6_ đếm lên.
Ta có: 22 < 6 < 23 => sử dụng 3FF.

Hình 1.6: Hệ đếm bất kỳ
 Bảng trạng thái:

SVTH: Lê Thanh Tú

6


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Số

Q3

Q2

Q1

0

0

0

0

1

0

0

1

2

0

1

0

3

0

1

1

4

1

0

0

5

1

0

1

1

1

0

Xoá bit nhớ về
000

Bảng 1.4: Bảng trạng thái dùng để xóa bit nhớ
1.1.4.3 Ghép hệ đếm .
Nếu có hai hệ đếm N & M, ta có thể ghép nối tiếp thành hệ
đếm có hung lượng N*M thạng thái.
 Nguyên tắc ghép:
-

Đặt xung clock vào bộ đếm M.

-

Lấy tín hiệu từ bit có trọng số cao nhất của bộ đếm M

làm xung clock cho bộ đếm N.
VD: Hệ đếm 10 ghép với hệ đếm 6 thành hệ đếm 60.

LSB

MSB

CK

A4 A3 A2 A1
Đếm 10

CK

B 3 B2 B1
Đếm 6

Hình 1.7: Hệ đếm 60
1.2

IC chính sử dụng trong mạch.

1.2.1
IC LM555.
SVTH: Lê Thanh Tú

7


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

 Đại cương.
Vi mạch định thời LM555 là mạch tích hợp Analog- digital. Do có
ngõ vào là tín hiệu tương tự và ngõ ra là tín hiệu số. Vi mạch định thời LM555
được ứng dụng rất rộng rãi trong thực tế, đặc biệt trong lĩnh vực điều khiển, vì
nếu kết hợp với các linh kiện R, C thì nó có thể thực hiện nhiều chức năng như:
định thời, tạo xung chuẩn, tạo tín hiệu kích, hay điều khiển các linh kiện bán dẫn

công suất như: Transistor, SCR, Triac…
 Hình dạng và sơ đồ chân.

Hình 1.8: Hình dạng và sơ đồ chân IC 555
-

Chân số 1 (GND): chổ nối mass để cấp dòng cho IC.

-

Chân số 2 (TRIGGER): ngõ vào của một tầng so áp, mạch so áp

dùng các transistor PNP. Mức áp chuẩn 2*Vcc/3
-

Chân số 3 (OUTPUT): ngõ ra. Xác định theo mức volt cao (gần

bằng mức áp chân 8) và thấp (gần bằng mức áp chân 1)
-

Chân số 4 (RESET): dùng lập định mức trạng thái ra. Khi chân

số 4 nối mass thí ngõ ra ở mức thấp. Còn khi chân số 4 nối lên mức điện áp cao
thì ngõ ra tùy theo mức điện áp giửa chân 2 và 6.
-

Chân số 5 (CONTROL VOLTAGE): dùng làm thay đổi mức áp

chuẩn trong IC 555 theo mức biến áp ngoài hay dùng các điện trở ngoài cho nối
mass. Tuy nhiên, trong hầu hết các mạch ứng dụng chân số 5 nối mass qua một

SVTH: Lê Thanh Tú

8


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

tụ từ 0.01µF→ 0.1µF, các tụ có tác dụng lọc bỏ nhiễu giữ cho mức áp chuẩn ổn
định.

-

Chân số 6 (THRESHOLD): ngõ vào của một tầng so áp khác,

mạch so sánh dùng các transistor NPN. Mức áp chuẩn
-

Vcc

/3

Chân số 7 (DISCHAGER): có thể xem như một khóa điện và

chịu điều khiển bởi tầng logic. Khi chân 3 ở mức thấp thì khóa này đóng lại.
Ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho một mạch R-C lúc IC 555
dung như một tầng dao động.
-

Chân số 8 (Vcc): cấp nguồn Vcc để cấp điện cho IC. Nguồn

nuôi cấp cho IC từ +5v→+15v và mức tối đa là +18v.


Cấu tạo và nguyên lý hoạt động .

Hình 1.9: Cấu tạo bên trong IC 555
Bên trong vi mạch IC555 có hơn 20 transistor và nhiều điện trở, thực
hiện các chức năng sau:

-

Cầu phân áp gồm 3 điện trở R1 = R2 = R3 = 5k Ω nối từ

Vcc xuống mass, cho ra hai mức điện áp chuẩn
-

1

/3Vcc và 2/3Vcc.

So sánh COMP1: là mach khuếch đại so sánh có

Vin+ = 1/ 3Vcc nối ra chân 6, Vin− nối qua chân 2. Tuỳ thuộc vào điện áp chân 2 so

với điện áp chuẩn 1/3Vcc mà so sánh 1 có điện áp mức cao hay mức thấp để tín
hiệu S điều khiển Flip-Flop( FF ) hoạt động.
SVTH: Lê Thanh Tú

9


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

+
So sánh COMP2: là mạch khuếch đại so sánh có Vin nối

-

ra chân 6, Vin− = 2 / 3Vcc . Tuỳ thuộc vào điện áp chân 6 so với điện áp chuẩn
2

/3Vcc mà so sánh 2 cho ra mức điện áp cao hay thấp để tín hiệu R điều khiển FF

hoạt động.
-

Mạch FF là loại mạch lưỡng ổn kích một bên khi chân S

có điện áp cao thì điện áp này sẽ kích đổi trạng thái FF làm ngõ ra Q lên mức
cao, Q = 0. Khi S đang ở mức cao xuống mức thấp thì FF không đổi trạng thái.


Khi: S = 1 ⇒ Q = 1 → Q = 0
S = 1 → 0 ⇒ FF không đổi trạng thái.

-

Khi R có điện áp cao thì điện áp này sẽ kích đổi trạng thái

FF làm Q = 1, Q = 0. Khi R đang ở mức cao xuống mức thấp thì R không đổi trạng
thái.
-

Mạch khuếch đại đảo nhằm khuếch đại dòng điện cung

cấp cho tải, có ngõ vào là Q của FF, nên khi Q ở mức cao thì ngõ ra chân 3 có điện
áp thấp ≈ 0V và ngược lại, khi Q ở mức thấp thì ngõ ra chân 3 của IC sẽ có điện áp
cao (≈ Vcc)
Transistor T1 có chân E nối vào điện áp chuẩn khoảng 1,4V, là loại
transistor NPN. Khi cực B nối ra ngoài bởi chân 4 có điện áp cao hơn 1,4V thì T 1
ngưng dẫn, nên T 1 không ảnh hưởng tới mạch. Khi chân 4 có điện trở trị số nhỏ
thích hợp nối xuống mass thì T 1 dẫn bão hòa đồng thời làm mạch Output cũng
dẫn bão hòa và ngõ ra mức thấp. Chân 4 gọi là chân reset có nghĩa là nó reset IC
555 bất chấp tình trạng các ngõ vào khác. Do đó, chân reset dùng để kết thúc
xung ra sớm khi cần thiết. Nếu không dùng chức năng reset thì nối chân 4 lên
Vcc để tránh bị reset do nhiễu.
Transistor T2 là transistor có cực C để hở, nối ra chân 7. Do cực B
được phân cực bởi mức điện áp ra Q của FF, nên khi Q ở mức cao thì T 2 bão hoà
và cực C của T 2 coi như nối mass. Lúc đó, ngõ ra chân 3 cũng ở mức thấp .Khi
SVTH: Lê Thanh Tú

10


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Q ở mức thấp thì T2 ngưng dẫn , cực C của T 2 để hở, lúc đó, ngõ ra ở chân 3 có

mức điện áp cao. Theo nguyên lý trên, cực C của T 2 ra chân 7 có thể làm ngõ ra
phụ thuộc có mức điện áp giống như mức điện áp của ngõ ra chân 4.
1.2.2

IC đếm 74LS90

IC 7490 thuộc họ TTL có công dụng đếm mã nhị phân chia 10 mã hóa
BCD. Cứ mỗi một xung vào thỉ nó đếm tiến lên 1 và được mã hóa ra bốn chân.
Khi đếm đến 10 tự nó sẽ reset và trở về ban đầu. IC này có ứng dụng rộng trong
các mạch số ứng dụng đếm 10 và trong các mạch chia tần số.
• Hình dạng và sơ đồ chân.

Hình 1.10: Hình dạng và sơ đồ chân IC 7490
Bốn chân thiết lập R0(1) (chân số 2),R0(2) (chân số 3), R9(1) (chân số 6),
R9(2) (chân số 7)
Khi đặt R0(1)= R0(2)= H (ở mức cao) thì bộ đếm được xóa về 0 và các đầu
ra ở mức thấp.
R9(1), R9(2) là chân thiết lập trạng thái cao của đầu ra: Q A=QD=1,

Q B=

QC=0.
Chân NC (chân 4): bỏ trống.
Chân 1 và chân 14: hai chân nhân xung đếm CK.
Bốn chân 8, 9, 11, 12: chân ngõ ra,ương ứng Q C, QB, QD, QA.

Chân 5(Vcc): cấp nguồn cho IC
SVTH: Lê Thanh Tú

11


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Chân 10 (GND) chân nối mass.
• Sơ đồ mạch logic và bảng trạng thái .
Sơ đồ logic:

Hình 1.11: Sơ đồ mạch logic IC 7490
Dựa vào sơ đồ ta nhận thấy IC 7490 có bốn chân ngõ vào Reset dùng
để Reset hệ thống. Khi ta đưa vào IC các mức điện áp thích hợp thì IC sẽ tự động
Reset. Sau đây là bảng các mức Reset:

Bảng 1.5: Bảng sự thật cho các ngõ vào Reset IC 7490
Khi dùng IC 7490, ta có hai cách nối mạch cho cùng chu kỳ đếm 10,
tức tần số tín hiệu ở ngõ ra sau cùng bằng 1/10 tần số xung CK, nhưng dạng tín
hiệu ra khác nhau.


Mạch đếm 2x5: Nối ngõ ra Q A với ngõ vào B, xung
đếm CK nối với ngõ vào A.

SVTH: Lê Thanh Tú

12


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ



Mạch đếm 5x2: Nối ngõ ra Q D với ngõ vào A, xung
đếm CK nối với ngõ vào B.

Bảng trạng thái đếm cho hai dạng mạch đếm trên:

Đếm 2x5

Đếm 5x2

Bảng 1.6: Bảng trạng thái cho hai dạng mạch đếm
Dạng sóng ngõ ra cho hai trường hợp trên:

Hình 1.12: Dạng sóng ngõ ra của hai mạch đếm 2x5 và 5x2 của 7490
Theo như (Hình 1.12), ta thấy dạng sóng ở các ngõ ra của hai mạch
cùng đếm 10 nhưng khác nhau:
Kiểu đếm 2x5 cho tín hiệu ra ở Q D không đối xứng
Kiểu đếm 5x2 cho tín hiệu ra ở Q A đối xứng.
1.2.3

IC giải mã 74247.

IC 74LS247 là loại IC giải mã BCD sang led 7 đoạn. Mạch giải mã
BCD sang led 7 đoạn là một mạch giải mã phức tạp vì mạch phải cho nhiều ngõ
ra lên cao hoặc xuống thấp (tùy theo loại đèn led là anode chung hay cathode
chung) để các đèn cần thiết sáng.

SVTH: Lê Thanh Tú

13


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

IC 74LS247 là loại IC tác động mức thấp có ngõ ra cực thu để hở và
khả năng nhận dòng đủ cao để tác động trực tiếp đến đèn led 7 đoạn loại anode
chung. Nếu ta dùng led 7đoạn kiểu cathode thi tại các ngõ ra của IC 74LS247
phải gắn thêm cổng đảo trước khi đến các chân led 7 đoạn
 Hình dáng và sơ đồ chân .

Hình 1.13: Hình dáng IC 74LS247

Hình 1.14: Sơ đồ chân IC 74LS247
Chân 1, 2, 6, 7: Chân dữ liệu BCD vào, lấy từ IC đếm.
Chân 9, 10, 11, 12, 13, 14, 15: Các chân tác động mức thấp (0), nối vào
led 7 đoạn
Chân số 4: Gồm ngõ vào xóa BI được để không hay nối lên cao cho hoạt
động giải mã bình thường. Khi nối BI ở mức thấp, các ngõ ra đều tắt bất chấp
trạng thái của các ngõ vào.
Chân số 5: Ngõ vào xóa gợn sóng RBI được để không hay nối lên cao khi

không dùng để xóa số 0 (số 0 ở trước số có nghĩa hay số 0 thừa bên trái dấu
chấm thập phân).
SVTH: Lê Thanh Tú

14


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Chân 3: Ngõ vào thử đèn LT ở mức cao các ngõ ra đều tắt và ngõ ra xóa
đợn sóng RBO thấp. Khi ngõ vào BI/RBO để không hay nối lên cao và ngõ vào
LT giữ ở mức thấp các ngõ ra đều sáng.
Chân 8: Chân nối mass
Chân 16: Chân nối nguồn
 Sơ đồ logic và bảng trang thái .

Hình 1.15: Sơ đồ logic của IC 74LS247
Sự hoạt động của mạch được thể hiện ở bảng sự thật, trong đó đối với các
ngõ ra mức cao (H) là tắt và mức thấp (L) là sáng, nghĩa là nếu 74LS247 tác
động vào led 7 đoạn thì các đoạn a, b, c, d, e, f, g của đèn sẽ sáng hay tắt tùy
thuộc vào ngõ ra tương ứng là thấp(L)hay cao(H).

SVTH: Lê Thanh Tú

15


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Bảng 1.7: Bảng trạng thái của IC 74LS247
Dựa vào bảng trạng thái ta nhận thấy rằng sau khi giải mã IC cho ra 15 giá
trị của mã led 7 đoạn, 15 mã này được thể hiện như sau:

Hình 1.16: 15 giá trị của mã led 7 đoạn
Chú ý: khi ngõ vào đều mức cao thì led sẽ tắt.

SVTH: Lê Thanh Tú

16


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hồng Vũ

PHẦN 2: THIẾT KẾ MẠCH ĐỔNG HỒ SỐ
2.1 THIẾT KẾ SƠ ĐỒ MẠCH.
2.1.1 Sơ đồ khối mạch.
Mạch đồng hồ số được xây dựng trên mơ hình như sau:

Khối tạo xung

Khối đếm

Khối tạo

Mạch đếm

xung dùng

Giây

Khối giải mã
Mạch
giải mã
BCD

Khối hiển thị
Led 7
đoạn
loại

IC555

anode
chung
Mạch

Mạch

Led 7

đếm

giải mã

đoạn

phút

BCD

loại
anode
chung

Mạch

Led 7

Mạch

giải mã

đoạn

Đếm

BCD

loại

Giờ

anod
chung

Khối nguồn

Hình 2.1: Sơ đồ khối mạch
 Nhiệm vụ các khối:
SVTH: Lê Thanh Tú

17


Mạch đồng hồ số

-

GVHD:Thầy Nguyễn Hoàng Vũ

Khối tạo xung: tạo xung vuông với tần số 1Hz, đưa vào bộ

đếm và khích cho bộ đếm hoạt động.
- Khối đếm: nhận xung dao động từ khối tạo xung để xử lý đưa
ra tín hiệu mã hóa BCD và đưa tín hiệu này vào khối giải mã.
-

Khối giải mã: giải mã BCD và đưa vào khối hiển thị.

-

Khối hiển thị: hiện thị tín hiệu sau giải mã

-

Khối nguồn: đảm bảo cung cấp đủ nguồn cho IC hoạt động

nguồn Vcc =+5v.
2.1.2 Khối tạo xung.(dùng IC 555)
Bộ tạo xung là thành phần quan trọng nhất của hệ. Đặt biệt là đối
với bộ đếm, nó quyết định các trạng thái ngõ ra của bộ đếm.
Có rất nhìu mạch tạo dao động, nhưng do sự thông dụng ta chỉ quan
tâm đến mạch tạo xung dùng IC LM555.
 Tính toán các giá trị chính trong mạch tạo xung.
- Các công thức tính toán và một số đều cần biết:
Tn = 0,693.(R1+R2).C1 (Tn là thời gian xả điện)
Tx= 0,693.R2C1 (Tx là thời gian nạp điện)
T=Tn+Tx ( T chu kỳ dao động)
T= 0.693.(R 1+2R2).C1
Điện trở R1 ≥ 1kΩ
-

Tính toán giá trị trong mạch.
Vì đây là mạch đồng hồ số cho nên để cho thời gian được

chính xác thì: T = 1s, T n=Tx.
Để cho bài toán được đơn giản ta chọn R 1=1kΩ, C1= 47μF.
Tính R2.
Ta có: T= 0.693.(R 1+2R2).C1
<=> 1= 0.693.(10 3+2.R2).47.10-6


R2=14,85kΩ

Chọn điện trở R 2 =14,7kΩ
SVTH: Lê Thanh Tú

18


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

 Sơ đồ mạch tạo xung:
+5v

R4
220R

D1

4

R

VCC

8

R1
3

Q

7

DC

TR

1

2

CV

GND

5

1k

U13

6

TH

R3

R2

R5

4k7

10k

220

NE555

D2

C2

C1

103j

47u

Hình 2.2: Sơ mạch tạo xung dùng IC 555


Dạng xung tại ngõ ra sau khi mô phỏng.

Hình 2.3: Dạng xung ngõ ra tại chân số 3 của IC 555
2.1.3 Khối đếm
Sau khi được tác động một xung vào chân CLK của khối đếm thì bộ
đếm sẽ thực hiện đếm một lần.
Ở đây ta dùng IC 74LS90. Đối với loại IC này hai thông số quan
trọng để tạo nên bộ phận đếm là: bảng chân lý mã hóa ra BCD và bảng

mức Reset để reset trở về trạng thái ban đầu.
 Bảng chân lý mã hóa BCD của IC 74LS90:

SVTH: Lê Thanh Tú

19


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Bảng 2.1: Bảng chân lý BCD của IC 74LS90
Trong bảng chân lý có một chú ý quan trọng là ngõ ra Q 0 được nối
với đầu vào CP1.
 Bảng mức reset của IC 74LS90 :

Bảng 2.2: Bảng mức reset IC 74LS90
2.1.4 Khối giải mã.
Mạch giải mã BCD sang led 7 đoạn là mạch thúc nên cũng thường
được gọi là mạch giải mã thúc. Giải mã BCD sang led 7 đoạn phức tạp
20
SVTH: Lê Thanh Tú


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

hơn giải mã BCD sang thập phân vì mạch có tổ hợp nhiều ngõ ra lên cao

hoặc xống thấp (tùy thuộc vào loại led 7 đoạn anode chung hay cathode
chung).
Ở đây dùng IC 74LS247, nó có ngõ ra để hở và khả năng nhận
dòng cao để thúc trực tiếp các led 7 đoạn loại anode chung. Khi IC này tác
động vào led 7 đoạn thì các đoạn a, b, c, d, e, f, g của đèn sẽ sáng hay tắt
tùy thuộc vào ngõ ra tương ứng của IC là thấp(L) hay cao(H).


Sơ đồ và chức năng các chân IC.

Hình 2.4: Sơ đồ chân IC 74LS247
Chân 1, 2, 6, 7: Tín hiệu vào
Chân 3: ngõ vào thử đèn
Chân 4: ngõ vào xóa (BI)
Chân 5: ngõ vào xóa gợn sóng.
Chân 8: nối mass
Chân 9, 10, 11, 12, 13, 14, 15: tín hiệu ra
Chân 16: nối nguồn
 Nguyên lý hoạt động.

SVTH: Lê Thanh Tú

21


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

- IC 74LS247 là IC tác động mức thấp nên các ngõ ra mức 1 là tắt

và mức 0 là sáng tương ứng với các thanh a, b, c, d, e, f, g của led
7 đoạn anode chung.trạng thái ngõ ra tương ứng với các chữ số thập
phân từ 0-9 (còn các số 10-15 không dùng tới.).
-

Ngõ vào xóa BI được để không hay nối lên nguồn cho hoạt

động giải mã bình thường. Nếu nối xuống mass thì tất cả các ngõ ra
đều tắt.
-

Ngõ vào xóa dợn sóng RBI được để không hay nối lên nguồn

dùng để xóa số 0 (số 0 thừa sau dấu chấm thập phân hay số 0 trước
số có nghĩa). Khi RBI và các ngõ vào D, C, B, A ở mức 0 nhưng
ngõ vào LT ở mức 1 thì các ngõ ra đều tắt và ngõ vào xóa dợn sóng
RBO xuống mức thấp.
-

Khi ngõ vào BI/RBO nối lên nguồn và LT nối xuống mass thì

ngõ ra đều sáng.
2.1.5 Khối hiển thị.
Để hiển thị kết quả ta dùng led 7 đoạn. Ở đây, để mạch được đơn
giản ta dùng led 7 đoạn anode chung vì ngõ ra của IC 74LS247 tích cực mức
thấp.


Cấu tạo và hình dáng led 7 đoạn.

Một con led 7 đoạn được cấu tạo từ 7 thanh led đơn liên kết lại với
một thứ tự và tỉ lệ thích hợp để hiển thị các số từ 0-9 và các ký tự A, B, C, D, E,
F. Ngoài ra, nó còn có một led nữa dùng để hiển thị dấu chấm thập phân.

Hình 2.5: Hình dáng và sơ đồ chân led 7 đoạn
SVTH: Lê Thanh Tú

22


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

Áp rơi trên mổi đoạn từ 1,8÷2v với dòng từ 7÷20mA.Do vậy ta cần
tính điện trở hạn dòng cho led. Ta có:
VR= VCC – Vled = 5 – 2 = 3v
=> R == 375 Ω
Chọn R = 330 Ω
2.2 MẠCH ĐỒNG HỒ SỐ.

U9
74LS247

U10
74LS247

+5v

13

12
11
10
9
15
14

13
12
11
10
9
15
14

+5v

U11
74LS247

U12

QA
QB
QC
QD
QE
QF
QG

74LS247

13
12
11
10
9
15
14

13
12
11
10
9
15
14

U8

+5v

QA
QB
QC
QD
QE
QF
QG

74LS247

+5v

QA
QB
QC
QD
QE
QF
QG

QA
QB
QC
QD
QE
QF
QG

U7

+5v

QA
QB
QC
QD
QE
QF

QG

13
12
11
10
9
15
14

+5v

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

+5v

R10

74LS247

R

3

Q

7

DC

+5V

1

TR

GND

CV

6

TH

R3

R2

R11

10k

220

4k7

NE555

R0(1)
R0(2)
R9(1)
R9(2)

74LS90

2
3
6
7

14
1
+5V

U1

Q0
Q1
Q2
Q3
CKA
CKB

74LS90

12
9
8
11

12
9
8
11
Q0
Q1
Q2
Q3
CKA
CKB
14
1

R0(1)
R0(2)
R9(1)

R9(2)

74LS90

2
3
6
7

14
1

CKA
CKB

R0(1)
R0(2)
R9(1)
R9(2)

74LS90

U2

R0(1)
R0(2)
R9(1)
R9(2)

Q0

Q1
Q2
Q3

U3

2
3
6
7

12
9
8
11

12
9
8
11
Q0
Q1
Q2
Q3
14
1

2
3
6

7

CKA
CKB

R0(1)
R0(2)
R9(1)
R9(2)

74LS90

U4

2
3
6
7

12
9
8
11
14
1

CKA
CKB

R0(1)

R0(2)
R9(1)
R9(2)

Q0
Q1
Q2
Q3

12
9
8
11
CKA
CKB

Q0
Q1
Q2
Q3
2
3
6
7

14
1

74LS90

U5

2

1k

U13

8
4

VCC

7
1
2
6
4
5
3

7
1
2
6
4
5
3

7

1
2
6
4
5
3

+5v

5

U6

D1

R1

+5v

7
1
2
6
4
5
3

7
1
2

6
4
5
3

A
B
C
D
BI/RBO
RBI
LT

A
B
C
D
BI/RBO
RBI
LT

+5v

+5v

7
1
2
6
4

5
3

+5v

A
B
C
D
BI/RBO
RBI
LT

A
B
C
D
BI/RBO
RBI
LT

A
B
C
D
BI/RBO
RBI
LT

A

B
C
D
BI/RBO
RBI
LT

220R

+5v

D2

C2
103j

C1
47u

+5V

Hình 2.6: Sơ đồ nguyên lý mạch đồng hồ số


Nguyên lý hoạt động của mạch :

Xung kích được tạo ra từ IC 555 được đưa vào bộ đếm và kích cho bộ
đếm hoạt động. Mỗi khi có một xung vào thì sẽ kích bộ đếm đếm một lần. Vì đây
là mạch đồng hồ số nên xung ở đây là xung chuẩn 1Hz.
Ta có thể chia mạch này là ba khối sau: khối giây, khối phút, khối giờ.

-

Khối giây gồm hai con IC 74LS90, hai con 74LS247 và hai led 7
đoạn anode chung. Khối có chức năng điều khiển và hiển thị giây
của đồng hồ từ 0÷59

-

Khối phút gồm hai IC 74LS90, hai 74LS247 và hai led 7 đoạn.
Chức năng điều khiển và hiển thị phút của đồng hồ từ 0÷59

SVTH: Lê Thanh Tú

23


Mạch đồng hồ số

-

GVHD:Thầy Nguyễn Hoàng Vũ

Khối giờ gồm hai IC 74LS90, hai IC 74LS247 và hai led 7 đoạn.
Chức năng điều khiển và hiển thị giờ của đồng hồ từ 0÷23.

2.2.1 Khối giây.
Xung kích từ IC 555 được đưa vào chân CKA(CP0) của IC 74LS90
hàng đơn vị, như vậy cứ mỗi một xung kích thì IC lại đếm lên một đơn vị
ở đầu ra.
Bằng cách nối đầu ra của bộ đếm cơ số 2 với đầu vào của bộ đếm

cơ số 5, tức là nối chân số 1 với chân 12, ta được bộ đếm cơ số 10. Xung
khích sẽ đưa vào chân số 14 (CPO) và đầu ra của bộ đếm cơ số 10 là mã
BCD thông qua các chân Q 0, Q1, Q2, Q3. Để IC đếm được ta để các chân
MS1, MS2 ở mức thấp.
Để đếm được bộ đếm cơ số 6 ta xuất phát từ bộ đếm 10 trên và
dùng cách xóa bớt số đếm để bộ đếm chỉ đếm từ 0-5. Khi đếm đến 5 xung
nhịp tiếp theo sẽ nhảy lên 6 tuong ứng với Q 0Q1Q2Q3 là 0110. Ta lấy đầu
ra tại chân Q1Q2 đang ở mức cao đem về tác động vày hai chân MR1 và
MR2 như thế bộ đếm lập tức sẽ reset về 0. Như vậy bộ đếm cơ số 6 đã
được thực hiện.
Bộ đếm 10 dùng đếm hàng đon vị , bộ đếm 6 để đếm hàng chục. Ta
ghép hai bộ đếm sẽ được bộ đếm 60. Việc này được thực hiện bằng cách
đưa chân Q3 của bộ đếm 10 vào chân CP0 của bộ đếm 6, tức nối chân 12
với chân 14. Rõ ràng là khi bộ đếm đếm từ 9 về 0 mã BCD chuyển từ
1001 sang 0000, chân Q 3 sẽ cho ra một xung clock sườn âm vì thế nó kích
thích bộ đếm 6 tăng thêm một đơn vị.
Để ghép nối bộ đếm giây với bộ đếm phút, ta thấy rằng khi đếm
đến 59, chân Q 2 của bộ đếm 6 ở mức cao (0101),khi thêm một xung nhịp
nữa thì bộ đếm quay về 0000. Vậy chân Q 2 sẽ quay về 0 và tạo ra xung
clock sườn âm. Tín hiệu này được đưa về chân CP0 của bộ đếm 10 của
khối phút. Vậy khi đếm đến 60 khối phút sẽ được kích thích tang một đơn
vị.
SVTH: Lê Thanh Tú

24


Mạch đồng hồ số

GVHD:Thầy Nguyễn Hoàng Vũ

2.2.2 Khối phút.
Đối với khối này thì nguyên lý cũng như khối giây. Nhưng xung
điều khiển hàng đơn vị của khối phút được lấy từ chân Q 2 hàng
chục khối giây con IC 74LS90.
2.2.3 Khối giờ.
Nguyên lý hoạt động của bộ đếm giờ khác so với hai bộ đếm trên.
Đây là bộ đếm 24 tức là đếm đến 23 thì sẽ reset về 0.
Chân CP0 của IC 74LS90 hàng đơn vị khối giờ được nối với chân
Q2 của hàng chục khối phút để lấy xung điều khiển. Bộ đếm giờ sẽ nhảy
lên một đơn vị khi khối phút nhảy tới 60. Để có thể reset từ 23 trở về 0, ta
phải tiến hành reset cả hai IC đếm của khối giờ. Ta lấy tín hiệu từ chân Q 1
của hàng chục đưa về hai chân MR1 của hai IC đếm, và chân Q 2 của hàng
đơn vị đưa về chân MR2 của hai IC đếm.

PHẦN 3: THI CÔNG MẠCH ĐỒNG HỒ SỐ
3.1 Dụng cụ sử dụng.
SVTH: Lê Thanh Tú

25