BÁO CÁO BÀI TẬP LỚN MÔN KĨ THUẬT SỐ : Thiết kế mạch đồng hồ số

Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

BÀI TẬP LỚN MÔN: KĨ THUẬT SỐ
Đề tài:Thiết kế mạch đồng hồ số

GVHD

:Nguyễn Thu Hà

Sinh viên
Mã sinh viên
Lớp

:Nguyễn Văn Mạnh
:0541040249
: ĐH ĐIỆN 4_K5

1


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

I.Mạch logic tổ hợp

• Đặc điểm cơ bản và phương pháp thiết kế của mạch
- Đặc điểm: mạch tổ hợp là mạch mà trị số ổn định của tín hiệu đầu ra ở thời điểm bất kì chỉ
phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào ở thời điểm đó.

- Phương pháp thiết kế:
+ Phân tích yêu cầu
+ Kê bảng chân lí
+Tiến hành tối thiểu hóa
+ Vẽ sơ đồ logic
• Bộ mã hóa
Mã hóa là dung văn tự, kí hiệu hay mã để biểu thị một đối tượng xác định.
Bộ mã hóa là mạch điện thực hiện thao tác mã hóa.
Các bộ mã hóa:
- Bộ mã hóa nhị phân
Là mạch điện dung n bit để mã hóa N=2n tín hiệụ
- Bộ mã hóa nhị - thập phân
Là mạch điện chuyển mã hệ thập phân bao gồm 10 chữ số 0,1,2…..9 thành mã hệ nhị
phân. Đầu vào là 10 chữ số, đầu ra là nhóm mã số nhị phân,.
- Bộ mã hóa ưu tiên
Bộ mã hóa ưu tiên có thể có nhiều tín hiệu đồng thời đưa đến, nhưng mạch chỉ tiến hành
mã hóa tín hiệu đầu vào nào có cấp ưu tiên cao nhất ở thời điểm xét.
• Bộ giải mã
Giải mã là quá trình phiên dịch hàm ý đã gán cho từ mã
Bộ giải mã là mạch điện thực hiện giải mã từ mã thành tín hiệu đầu ra, biểu thị tin tức vốn có.
- Bộ giải mã nhị phân
Thực hiện phiên dịch các từ mã nhị phân thành tín hiệu đầu ra
Nếu từ mã đầu vào có n bit thì sẽ có 2n tín hiệu đầu ra tương ứng với mỗi từ mã.
- Bộ giải mã (BCD)- thập phân
Là bộ giải mã thực hiện chuyển đổi từ mã BCD thành 10 tín hiệu đầu ra tương ứng 10 chữ
số của hệ thập phân.
- Bộ giải mã của hiển thị kí tự
• Hai loại hiển thị số:
+ linh kiện hiển thị bán dẫn
+ đèn hiển thị số 7 thanh chân không

• Bộ giải mã hiển thị
• Bộ so sánh
- Bộ so sánh bằng nhau:
2


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

• Bộ so sánh bằng nhau 1 bit
• Bộ so sánh bằng nhau 4 bit
- Bộ so sánh
• Bộ cộng
- Bộ cộng nửa
Là mạch điện thực hiện phép cộng nửa, tức là phép cộng hai số 1 bit.
- Bộ cộng đủ
- Bộ cộng có nhớ nối tiếp
• Bộ chọn kênh
• Rom
- Bộ nhớ cố định chỉ đọc(ROM)
- Bộ nhớ chỉ đọc có thể ghi trình tự (PROM)
- Bộ nhớ chỉ đọc có thể viết lại

I. Mạch dãy

• Đại cương về mạch dãy
a. Đặc điểm
- Một mạch điện được gọi là mạch dãy nếu trạng thái đầu ra ổn định ở thời điểm xét bất kì
không phụ thuộc vào trạng thái đầu vào thời điểm đó mà còn phụ thuộc vào cả trạng thái

bản thân mạch điện ở thời điểm trước.
b. Phương pháp phân tích chức năng logic mạch dãy.
- Viết phương trình
- Tìm phương trình trạng thái
- Tính toán
- Vẽ bảng trạng thái
• Bộ đếm
- Bộ đếm đồng bộ:
+ bộ đếm nhị phân đồng bộ: cấu trúc bằng Flip Flop T
+ bộ đếm thập phân đồng bộ
+ bộ đếm N phân đồng bộ
- Bộ đếm dị bộ:
+ bộ đếm nhị phân dị bộ
+bộ đếm thập phân dị bộ
- Bộ đếm IC cỡ trung
• Bộ nhớ
- Bộ nhớ cơ bản: là mạch điện có chức năng tiếp nhận tín hiệu nhị phân mã hóa và xóa tín
hiệu đã nhớ trước
- Bộ ghi dịch

3


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

• Bộ tạo xung tuần tự
• Bộ nhớ RAM và dụng cụ ghép điện tích CCD

II. Mạch dao động

• Bộ phát xung
- Bộ dao động đa hài cơ bản cổng NAND TTL
- Bộ dao động đa hài vòng RC
- Bộ dao đọng đa hài thạch anh
- Bộ dao động đa hài CMOS
• Trigơ smit
- Trigo smit có thể biến đổi dạng xung, biến đổi vô cùng châm chạp ở đầu vào thành dạng
xung vuông thỏa mãn yêu cầu mạch số ở đầu ra.
- Có ứng dụng rộng trong các mạch phát xung và tạo dạng xung.
• Mạch đa hài đợi
- Mạch đa hài đợi CMOS
- Đa hài đợi họ TTL
• IC định thời họ CMOS

IV.Xây dựng sơ đồ nguyên lý tổng thể của hệ thống đèn trang trí.

4


Bài tập lớn:Kĩ thuật số

•
•
•
•
•
•
•

Lớp :Điện 4-K5

Sơ đồ khối của hệ thống
PXCD : khối phát xung chủ đạo.
BDGI : bộ đếm giây.
BDP : bộ đếm phút.
BDG : bộ đếm giờ.
DG: điều chỉnh giờ
DP : điều chỉnh phút.
DGI : điều chỉnh giây

• Mô phỏng mạch điện đã thiết kế bằng phần mềm (sử dụng các IC đã tích hợp ,và có các phụ
lục kèm theo.

*************************************************************

• Nêu vai trò và ý nghĩa của đồng hồ số :
Đồng hồ số có vai trò rất lớn trong cuộc sống .
Khác với đồng hồ kim , đồng hồ số hiển thị giờ , phút và giây một cách dễ nhìn , trực tiếp bằng
những con số qua diot hay màn hình LCD.

5


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Ngoài chức năng hiển thị giờ phút giây đồng hồ số còn nhiều chức năng khác như: hiển thị ngày,

tháng ,năm .
Đo nhiệt độ trong phòng.
Báo thức , nhắc nhở lịch làm việc .
Có thể chỉnh giờ, phút, giây, ngày và tháng theo ý muốn.
Đồng hồ số giúp cuộc sống tốt hơn , tiện nghi hơn .
• Trên cơ sở ,sơ đồ khối , nêu chức năng từng khối :
• PXCD : khối phát xung chủ đạo.
Khối phát xung chủ đạo:có chức năng tạo ra dãy xung vuông có biên độ và chu kì thích hợp để đưa
vào bộ đếm .
• BDGI : bộ đếm giây.
Từ tín hiệu xung đưa vào bởi khối phát xung chủ đạo .Bộ đếm giây tạo thành mã nhị phân dạng chu
kì đưa đến khối hiển thị.Đồng thời tạo tín hiệu đưa đến bộ đếm phút .
• BDP : bộ đếm phút.
Từ tín hiệu đưa vào từ bộ đếm giây .Bộ đếm phút tạo thành mã nhị phân dạng chu kì đưa đến
khối hiển thị .Đồng thời tạo tín hiệu đưa đến bộ đếm giờ .
• BDG : bộ đếm giờ.
Từ tín hiệu đưa vào từ bộ đếm phút .Bộ đếm giờ tạo thành mã nhị phân dạng chu kì đưa đến khối
hiển thị .
• DGI: điều chỉnh giây
Điều chinh giây khi bị sai giây.
• DP : điều chỉnh phút.
Điều chinh phút khi bị sai phút.
• DG : điều chỉnh giờ .
Điều chinh giờ khi bị sai giờ.
chủ đạo dùng IC 555.

.

v

.Sơ đồ chân và cấu trúc bên trong của IC555.
• Sơ đồ chân :
8

7 6

5

NEIC555

1 2

3 4

Hình 4-17

Chân 1 : GND (nối đất )
Chân 2 : tín hiệu vào so sánh
Chân 3 : Output ( ngó ra )
Chân 4 : Reset (hồi phục )
Chân 5 : Điện áp ngưỡng
Chân 6 : tín hiệu vào so sánh
Chân 7 : Xả điện
6
Chân 8 : Nuồn dương


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

• Cấu trúc bên trong của IC555.
8

5

2
U CC
3

1
U CC
3
1

6
N

R1

R

A1

R1

S

A2

R1

3
7

Q

T
T0

IC 555
4

2
Hình 4-18

Cấu tạo của IC 555 gồm có :
+ Cầu phân áp gồm 3 điện trở R1 = 5K Ω nối từ nguồn dương xuốn mass cho ra hai điện áp chuẩn
2
3

1
3

là : U CC và U CC .
+ A1 và A2 là hai IC KĐTT mắc theo kiểu so sánh có ngưỡng lật được lấy trêncầu phân áp gồm 3R 1
1
3

2

3

là U CC đối với A2 và U CC đối với A1 . Tín hiệu đầu ra của A1 được đưa tới đầu vào R của Trigơ RS
(Tín hiệu này phụ thuộc vào tín hiệu so sánh ở chân 6 ) . Tín hiệu đầu ra của A 2 được đưa tới đầu
vào S của Trigơ RS (Tín hiệu này phụ thuộc vào tín hiệu so sánh ở chân 2) .
+ Trigơ RS là mạch lưỡng ổn kích một bên . Khi chân set (S) có điện áp cao thì điện áp này kích đỏi
trạng thái của Trigơ làm ngõ ra Q lên mức cao còn ngõ ra Q xuống mức thấp . Khi chân Reset (R)
có điện áp cao thì điện áp này kích đỏi trạng thái của Trigơ làm ngõ ra Q lên mức cao còn ngõ ra Q
xuống mức thấp . Khi chân Reset (R) và chân set (S) đều có mức điện áp thấp hoặc chuyển từ mức

7


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

điện áp cao về mức điện áp thấp thì trạng thái đầu ra của Trigơ RS được dữ nguyên . Khi chân Reset
(R) và chân set (S) đều có mức điện áp cao thì trạng thái đầu ra của Trigơ RS không được xác định .
+ Mạch Ouput là mạch khuyếch đại ngõ ra để tăng độ khuyếch đại dòng cấp cho tải . Đây là mạch
khuyếch đại đảo có ngõ vào là chân Q của Trigơ RS , nên khi Q có mức cao thì ngõ ra chân 3 có
mức điện áp thấp ( ≈ 0V) ,và ngược lại Q có mức thấp thì ngõ ra chân 3 có mức điện áp cao ( ≈ Ucc) .
+ Tranzitor T0 có chân E nối vào điện áp chuẩn khoảng 1,4V , nên khi cực B nối ra ngoài bởi chân 4
có điện áp cao hơn 1,4V thì T 0 khoá và không ảnh hưởng tới hoạt động của mạch . Khi chân 4 mắc
vói một điện trở nhỏ rồi nối mass thì T 0 mở bão hoà ,làm đầu ra chân 3 có điận áp thấp . Chân 4 gọi
là chân Rsset , có nghĩa là nó Rsset IC 555 bất chấp trạng thái ở các nõ vào khác . Khi sử dụng nếu
không dùng chức năng Rsset thì nối chân 4 lên mức điện áp cao để tránh mạch bị Rsset do nhiễu .
+ Tranzitor T có cực C để hở nối ra chân 7 . Do cức B được phân cức bởi mức điện áp ra Q nên khi
Q có mức cao thì T mở bão hoà và khi đó cực C của T coi như được nối mass, lúc đó ngõ ra chân 3
cũng có mức điện áp thấp ( ≈ 0V) ,và ngược lại Q có mức thấp T khoá cức c bị hở mạch , lúc đó

ngõ ra chân 3 có mức điện áp cao ( ≈ Ucc) .
+ Chân 5 thường được nối với một tụ có dung lượmg nhỏ khoảng 0,01 µF , rối nối xuống mass để lọc
2
3

nhiễu tần số cao có thể làm ảnh hưởng tới điện áp chuẩn U CC .

• Muốn tạo ra được dẫy xung liên tục ta tiến hành ghép vi mạch này với tụ điện và điện trở
như hình vẽ. Để hiểu rõ nguyên lý hoạt động của phát xung của vi mạch 555 ta quan sát sơ đồ
trải của vi mạch 555 hình 4-20.

8


Bài tập lớn:Kĩ thuật số

1

Lớp :Điện 4-K5

2

3

4

5

6

4

+Ucc

G3

R

RA

D

3

R

XUNG RA
7

R

RB

G4

_OA1

2Ucc
3

Qn
Dn

4

8
6

Qn

+

G1

C

G2

_

2

Ucc
3
C

Q

S

OA2

+

D

T

R

Ura

X1
C

FCD

C

X2

.

D16

-Uph
B

X1
X2

X1
X2

§iÖn ¸p ng­ìng
cña kh©u ng¾t (+)

FCD

+

WR7

FCD

R26

R24

2 _

R25

3

D14

7
0A3

+

C10
R28

R31
2 _

U®k1

6

R29

4

3

C11

R27

U®k2
R32

7
6

OA5
+

R35

Tr12

4

U®k
R34

B

Tr11

D15

D18

D17
GND

-Ucc
TÝn hiÖu dßng

R21

R23

R33

C12

R30
Uc®

R22
(-)

A

A
Title
Size

Number

Revision

B
Date:
File:
1

2

3

4

4-Jul-2001
A:\HH03.SCH

5

Sheet of
Drawn By:
6

Hình: 4-20

hình 7: Sơ đồ trải của 555 trong mạch phát xung chủ đạo.
Phần được đóng khung bằng nét đứt là vi mạch 555, nó có cấu tạo cơ bản từ 2 phần tử khuếch
đại thuật toán OA1, OA2 và 1 Trigơ R-S. Trong đó hai khuếch đại thuật toán được mắc theo kiểu
mạch so sánh có điện áp ngưỡng được lấy trên bộ phân áp dùng 3 điện trở có cùng giá trị R. Với
cách mắc như trên thì điện áp ngưỡng của các mạch so sánh là

Ucc
2 Ucc
đối với OA2 và
đối với
3
3

OA1. Quan sát trên sơ đồ ta thấy điện áp trên tụ C được đặt tới đầu vào còn lại của hai mạch so sánh
nên giá trị điện áp trên tụ sẽ quyết định trạng thái của chúng.
Nguyên lý hoạt động của mạch phát xung:

UC
2Ucc/3
Ucc/3

0
Ura
0

t1

t2
tn

tp
T

t3

t4
9

t5

t6

t

t


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Hình 4-21: Giản đồ thời gian của điện áp trên mạch phát xung.
* Giả sử tại thời điểm đầu (t = 0) điện áp trên tụ C là U C =

2 Ucc
thì đầu ra OA1 có mức logic “1”
3

còn đầu ra OA2 có mức logic “0”, đầu ra 1 có mức logic “1” (R = 1, S = 0), tranzitor T thông. Tụ C
phóng điện qua RB, qua T về mát làm cho điện áp trên nó giảm dần. Đầu ra của mạch phát xung
không có xung ra (mức logic “0”).
+Khi

Ucc
2 Ucc
< UC <
thì đầu ra của OA1 và OA2 đều có mức logic “0” trigơ vẫn giữ nguyên
3
3

trạng thái (R = 0, S = 0), T vẫn mở, tụ C tiếp tục phóng điện, điện áp trên nó tiếp tục giảm, xung ra ở
mức logic “0”.
+ Đến thời điểm t1 U C ≤

Ucc
, đầu ra OA2 có mức logic “1”, còn đầu ra OA 1 vẫn có mức logic
3

“0”, 1 nhận trị “0” (R = 0, S = 1). Qua cổng NAND ta nhận được xung ra ở mức logic “1”, đồng thời
tranzitor T khoá tụ C được nạp từ +U CC → RA → RB → C → mát. Quá trình tụ nạp điện áp trên nó
tăng dần theo biểu thức sau:

Uc = U CC .(1 − e

−

t
( R A + R B ).C

t

−
U
) + CC .e ( R B + R A ).C .
3

(4-35)

+ Trong khoảng thời gian điện áp trên tụ thoả mãn: 2

Ucc
Ucc
> UC ≥
các đầu ra bộ so sánh đều
3
3

nhận trị “0”, trigơ giữ nguyên trạng thái (R = 0, S = 0), xung ra vẫn tồn tại ở mức logic “1”, T vẫn
khóa tụ C tiếp tục được nạp điện.
+ Cho đến thời điểm t2, UC ≥ 2UCC/3 đầu ra của OA1 chuyển trạng thái lên mức logic “1”, đầu
ra của OA2 vẫn giữ nguyên trạng thái, 1 nhận trị “1”

(R =1, S = 0), xung ra nhận mức logic “0”

đồng thời T thông bão hoà, tụ C phóng điện, hoạt động của mạch lặp lại như quá trình từ 0 ÷t1. Kết
10


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

quả là ta thu được một dẫy xung vuông ở đầu ra trên chân 3 của vi mạch 555.
Để thay đổi tần số xung ra thì thay đổi hằng số thời gian phóng, nạp của tụ C bằng cách thay đổi
giá trị các điện trở RA và RB.
Thời gian để điện áp trên tụ được nạp từ giá trị U CC/3 đạt đến giá trị 2UCC /3 ta tính được theo
công thức sau:
tn
tn

−
2 U CC
U CC −( R A +R B ).C

( R A +R B ).C
=
.e
+ U CC .1 −e
3
3



Đơn giản phương trình ta được :

− tn

Ucc ( R A + R B ).C U CC
2
.e
=
3
3
Ln hai vế: t n = (R A + R B ).C. ln 2 ≈ 0,69.(R A + R B ).C.

(4-36)

Trong khoảng từ 0 ÷ t1 tụ C phóng điện từ giá trị ban đầu là 2UCC /3 đến UCC /3.
t

Biểu thức điện áp trên tụ:

−
2
Uc(t ) = Ucc.e R B .C .
3

Tại t = t1:

U CC 2
= Ucc.e R B .C .
3

3

(437)

− tp

Với tp là hằng số thời gian phóng của tụ C.
t p = R B .C. ln 2 ≈ 0,69.R B .C.

Chu kỳ T của dãy xung ra:
T = tn + tp = 0,69(RA + RB).C + 0,69RB.C = 0,69(RA + 2RB).C.
Nếu mắc thêm điôt D song song với điện trở RB như hình vẽ thì tụ C sẽ nạp
điện theo đường +Ucc → RA → D → C → mát, thời gian nạp của tụ C sẽ được
tính: tn = 0,69.C.RA, và khi này chu kỳ của dãy xung ra sẽ được tính:
T = tn + tp = 0,69.RA.C + 0,69.RB.C = 0,69.(RA + RB).C.
Ta chọn RA = RB → tn = tp → T = 2.tn = 2.tp = 2.0,69. RA.C = 1,4.RA.C.
Xung chuẩn T=1 (s ).
11



.




Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Ta có : 1=1.4 RA .. C
Chọn C=1 µ F
Suy ra RA= 715 K Ω
IC 555:

Bằng cách cho T6 mở và đóng T1 ta sẽ thay đổi dược đọ rộng xung ra của IC 555.
Khi RA=715 k Ω . ta muốn dãy xung ra có chu kì T=0.1s.
ta có : 0.1=1,4 .715 .. CX suy ra:Cx= 0.1 µ F

Thiết kế bộ đếm giờ dùng Trigơ R-S
• TRIGƠ R-S
• Trigơ R-S không đồng bộ:
Là loại Trigơ cơ bản nhất để từ đó tạo ra các loại Trigơ khác gồm có 2 đầu vào là R, S và hai
đầu ra Q, Q với:

12


Bi tp ln:K thut s

Lp :in 4-K5

- Q: u ra chớnh thng c s dng.
- Q : u ra ph, luụn tho món Q + Q = 1
- R (Reset): u vo xoỏ.
- S (Set): u vo thit lp.
í tng thit k trig R-S khụng ng b theo cỏc iu kin sau:
+ Rn = Sn = 0, trng thỏi ca trig gi nguyờn Qn+1 = Qn.
+ Rn = 0; Sn = 1 u ra trig nhn giỏ tr "1" Qn+1 = 1.
+ Rn = 1; Sn = 0 u ra trig nhn giỏ tr "0" Qn+1 = 0.

+ R n = 1; Sn = 1 õy l trng thỏi cm , trng thỏi Trig l khụng xỏc nh, trong bng trng
thỏi c ỏnh du bng du "x".
Hot ng ca trig R-S tuõn theo bng trng thỏi nh hỡnh v.
- n: Trng thỏi hin ti
- n + 1: Trng thỏi tng lai.
- "-": Giỏ tr tu chn - cú th ly giỏ tr "1" hoc "0".
- x: Trng thỏi cm ti ú giỏ tr ca hm ra l khụng xỏc nh.

R
S

Q

Trigơ
R-S

Q

Hỡnh 1: S mụ phng
Qn+1

Rn, Sn

Qn

Rn

Sn

Qn+1

0
0
1
1

0
1
0
1

Qn
1
0
x

Hỡnh 2: Bng trng thỏi

00

01

11

10

0

0

1

x

0

1

1

1

x

0

Hình 3: Bảng chuyển tiếp.

Qn

Qn+1

Rn

Sn

0
0
1
1

0
1
0
1

0
1
0

0
1
0
-

Hình134: Bảng đầu vào kích.


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Từ bảng trạng thái hình 2 ta có bảng chuyển tiếp hình 3, bảng kích hình 4.
Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có:

Rn

Sn

Qn+1

0
0
1
1

0
1
0
1

X
0
1
Qn

Q n +1 = S n + R n .Q n

(1)

Nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có:

Q n +1 = R n .(Q n + S n )

(2)

Từ (1)

→

Q n +1 = S n + Q n .R n = S n .Q n .R n

Từ (2)

→

Q n +1 = R n .(Q n + S n ) = R n .Q n .S n

→

Q n +1 = R n .(Q n .S n )

Từ (2)

→

Q n +1 = R n .(Q n + S n ) = R n + (Q n + S n )

Từ (1)

→

Q n +1 = S n + R n .Q n = S n + Q n + R n

(3)

(4)

Q n +1 = S n + Q n + R n

(5)

(6)

Từ (3) và (4), (5) và (6) cho phép ta xây dựng Trigơ RS không đồng bộ từ các phần tử NAND, các phần tử
NOR hai lối vào.

R

S
Q

S

14


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Hình 5 : Trigơ RS xây dựng từ NAND (a) và bảng trạng thái (b)

b)

R

Rn
0
0

1
1

Q
0
1

Sn
0
1
0
1

Qn+1
Qn
0
1
X

Hình 6 : Trigơ RS xây dựng từ NOR (a) và bảng trạng thái (b)

Sn

1

t

0

0

Rn

Sn

1

1

1

1

1
0

0
Rn

1

1

t

0
1

1

t
Qn+1

1

Q n +1

1
0

1

1
0

Qn+1

1

0

0

t

0

t

Q n +1

0

t

1

1

1
0

0

0 t

1

1
0

t

a)
Hình 7: Giản đồ điện áp tín hiệu xung minh hoạ quá trình làm việc của Trigơ RS được xây dựng từ NAND (a), từ NOR (b)

3.1.2 Trigơ R-S đồng bộ.

15

Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Người ta muốn Trigơ chỉ phản ứng vào những thời
điểm xác định, điều này được thực hiện bằng cách đưa
thêm tới đầu vào tín hiệu phụ C được gọi là tín hiệu đồng
bộ. Khi C = "0" thì R = S =1 trạng thái Trigơ giữ nguyên
còn C = "1" hoạt động của sơ đồ giống Trigơ R-S không
đồng bộ như đã phân tích ở phần trên.
R

G3

R

G1 Q

C
S

Q

G4
S

G2

Hình 8: Trigơ R-S đồng bộ

Thiết kế:
Được xây dựng dựa trên cơ sở các bộ đếm tổng nhị phân (bộ đếm có mô đun đếm đầy đủ) sau khi đã
loại bỏ các trạng thái dư.
Với bộ đếm giờ số hiển thị tối đa hàng trục là 2 và hàng đơn vị là 9.
Ta thiết kế bộ đếm 2 bít modul 3 , cho hang trục.bộ đếm 4bít môđun 10 cho hnàg đơn vị, rồi sau đó
ta ghép chúng lại với nhau theo kiểu song song..

Bộ đếm modul 3 dung R-S:
Bộ đếm nhị phân môdun 3 nó được xây dựng dựa trên cơ sở bộ đếm nhị phân 2 bít môđun 3 sau khi
đã loại bỏ 1 trạng tháI dư,nhờ các mạch vòng hồi tiếp thích hợp mà đến xung thứ 3 sẽ đưa bộ đếm
về trạng thái ban đầu(các đầu ra nhận mức logic “0”)

16


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Số

Trạng
thái các
Xung
Trigơ
đếm
(21)
(20)
F1
0

0
1
0

Giản đồ thời gian minh hoạ hoạt động

F0
0
1
0
0

Bảng trạng thái của bộ đếm

Đồ hình chuyển đổi trạng thái của bộ đếm nhị phân 2 bit môđun 3

* Thành lập bảng trạng thái tổng thể .

17


D1

Q1Q0
Q3Q2 00 01 11 10
Lớp :Điện 4-K5
00 01010101xxxx0xxx

Bài tập lớn:Kĩ thuật số
Trạng thái

đầu
Q1 Q0
0
0
0
1
1
0

•

Trạng thái
sau
Q`1 Q`0
0
1
1
0
0
0

01
11
R1
0
1

S1
0
1

0

R0 10 S0
0
1
1
0
0

Ta có bìa các nô của các hàm đầu vào kích

R1
Q1

Q0

S0
0

1
01-XR1=Q0

Q1

Q0

0

0

0

1

100x
S0= Qo. Q1

1
1

R0
Q1
0

Q0

S0
0

1
_01x

Q1
0

Ro= Q1

1

1

18

Q0

0

1
010x
So= Qo.

__ __


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Quan hệ của các hàm ra với các biến vào như sau:
R1=Q0
So= Qo.

•

S0= Qo. Q1
Ro= Q1

Từ các quan hệ trên ta đưa ra sơ đồ nguyên lý bộ đếm nhị phân đồng bộ 2 bít
môdun 3 dùng Trigơ R-S:

• Bộ đếm modul 10 dùng R-S:
Bộ đếm nhị phân môdun 10 nó được xây dựng dựa trên cơ sở bộ đếm nhị phân 4bít môđun 16 sau
khi đã loại bỏ 6 trạng tháI dư,nhờ các mạch vòng hồi tiếp thích hợp mà đến xung thứ 10 sẽ đưa bộ
đếm về trạng thái ban đầu(các đầu ra nhận mức logic “0”)
.

19


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

Số

Trạng thái các Trigơ đếm
(23)
(22)
(21)
(20)
0

F3
0

F2
0

F1
0

F0
0

1

0

0

0

1

2

0

0

1

0

3

0

0

1

1

4

0

1

0

0

5

0

1

0

1

6

0

1

1

0

7

0

1

1

1

8

1

0

0

0

9

1

0

0

1

10

0

0

0

0

Giản đồ thời gian minh hoạ hoạt động

Bảng trạng thái của bộ đếm.

20


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

* Đồ hình chuyển đổi trạng thái

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

0 0 0 0

0 1 1 1

1 0 0 0

1 1 1 1

Q3 Q2 Q1 Q0
`
0 0 0 1

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

1 0 0 1

1 1 1 0

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

0 0 1 0

0 1 0 1

1 0 1 0

1 1 0 1

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

Q3 Q2 Q1 Q0

0 0 1 1

0 1 0 0

1 0 1 1

0 1 1 10

1 1

0 0

Đồ hình chuyển đổi trạng thái của bộ đếm nhị phân 4 bit môđun 10
*Bảng đầu vào kích của Trigơ R-S
Qn

•

Qn+1

Rn

Sn

0

0

-

0

0

1

0

1

1

0

1

0

1

1

0

-

Thành lập bảng trạng thái tổng thể .

M
Trạng thái trước

Biến đầu vào
Trạng thái sau

Biến đầu ra

21

Bài tập lớn:Kĩ thuật số
Q3
0
0
0
0
0
0
0
0
1
1

0
1
2
3
4
5
6
7
8
9

Q2
0
0
0
0
1

1
1
1
0
0

Q1
0
0
1
1
0
0
1
1
0
0

Lớp :Điện 4-K5
Q0
0
1
0
1
0
1
0
1
0
1

Q’3
0
0
0
0
0
0
0
1
1
0

Q’2
0
0
0
1
1
1
1
0
0
0

Q’1
0
1
1
0

0
1
1
0
0
0

Q’0
1
0
1
0
1
0
1
0
1
0

R3
0
1
1

S3
0
0
0
0
0

0
0
1
0
0

R2
0
0
0
0
1
-

S2
0
0
0
1
0
0
0

Quan hệ của các hàm ra với các biến vào như sau:
R0

S0
Q1Q0

00 01 11 10

Q3Q2
01100110Xxxx01xx
00

Q1Q0
Q3Q2

00 01 11 10
10011001Xxxx10xx
00

01

01

11

11

10

10
R0 = Q 0

R1
Q1Q0
Q3Q2

00 01 11 10
00 -010-010Xxxx--xx

S0 = Q0

S1
Q1Q0
Q3Q2

01

00 01 11 10
00 010-010-Xxxx00xx
01

11

11

10

10
R1 = Q0.Q1
S1 = Q0 Q1 .Q3

R2

S2
Q1Q0

Q3Q2

Q1Q0

00 01 11 10
00 --0-0010Xxxx--xx

Q3Q2

01
11
10

00 01 11 10
00 0010--0-Xxxx00xx
01

22

11
10

R1
0
0
1
0
0
1
-

S1

0
1
0
0
1
0
0
0

R0
0
1
0
1
0
1
0
1
0
1

S0
1
0
1
0
1
0
1
0

1
0


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

R2 = Q0.Q1Q2

__
S2 = Q0.Q1 . Q2

R3

S3
Q1Q0

Q3Q2

Q1Q0

00 01 11 10
00 ------0-Xxxx11xx

Q3Q2

01

01

11

11

10

10
R3 = Q 3

•

00 01 11 10
00 000000 10Xxxx00xx

S3 = Q0.Q1 .Q2

Từ các quan hệ trên ta đưa ra sơ đồ nguyên lý bộ đếm nhị phân đồng bộ 4bít
môdun 10 dùng Trigơ R-S:

23


Bài tập lớn:Kĩ thuật số

•

Lớp :Điện 4-K5

Thiết kế đặt giây ,đặt phút ,đặt giờ :

+Các linh kiện sử dụng :2N2222 ,7SEG-COM-ANODE ,74LS47 ,74LS90 , 555 ,4013 ,BUTTON ,
CAP10 104pf- 100Uf- 4.7uF ,DIODE ,LED-BIBY ,R1-10K-2.2K-220 ,DCLOCK .

Thiết kế bộ đếm giây dùng Trigơ J-K
•

TRIGƠ VẠN NĂNG J-K

Gồm có 3 đầu vào C, Jn, Kn và hai đầu ra Qn, Q n với:
- C: Xung đồng bộ.
- Jn, Kn: Các đầu vào điều khiển.
Ý tưởng thiết kế trigơ vạn năng J, K theo các điều kiện sau:
+ Kn = Jn = 0, trạng thái của trigơ giữ nguyên → Qn+1 = Qn.
+ Kn = 0; Jn = 1 đầu ra trigơ nhận giá trị "1" → Qn+1 = 1.
+ Kn = 1; Jn = 0 đầu ra trigơ nhận giá trị "0" → Qn+1 = 0.

24


Bài tập lớn:Kĩ thuật số

Lớp :Điện 4-K5

+ Kn = 1; Jn = 1 trigơ lật trạng thái → Qn+1 = Qn .
(Các trạng thái trên xẩy ra tại các thời điểm xung đồng bộ C chuyển trạng thái từ "1" về "0" nếu
như Trigơ được xây dựng từ các phần tử NAND)
Hoạt động của trigơ vạn năng J-K tuân theo bảng trạng thái như hình vẽ.

J

Q

K

Trig¬
JK

Q

C
Hình 1: Sơ đồ mô phỏng

Kn

Jn

Qn+1

0
0
1
1

0
1
0
1

Qn

1
0

Hình 2: Bảng trạng thái

Qn+1 Hình 1: Sơ đồ mô phỏng
Kn J n
Hình Q
2: Bảng
trạng thái
00
01
11
10
n
0

0

1

1

0

1

1

1

0

0

Hình 1: Sơ đồ mô phỏng
Qn trạngQthái
Kn
Hình 2: Bảng
n+1
0
0
1
1

H×nh 3: B¶ng chuyÓn tiÕp.

0
1
0
1

Jn

1
0

0
1
-

H×nh 4: B¶ng ®Çu vµo kÝch.

Từ bảng trạng thái hình 2 ta có bảng chuyển tiếp hình 3, bảng kích hình 4.
Thực hiện nhóm các ô có giá trị “1” trong bảng trạng thái (dạng tuyển) ta có:
Q n +1 = K n .Q n + J n .Q n

(1)

Nhóm các ô có giá trị “0” trong bảng trạng thái (dạng hội) ta có:
Q n +1 = ( K n + Q n ).(J n + Q n )

(2)

Các biểu thức (1) hoặc (2) được gọi là phương trình đặc tính của Trigơ vạn năng J-K

25