Thiết kế MẠCH DỒNG HỒ BẤM GIÂY DÙNG IC SỐ

BỘ CÔNG THƯƠNG
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
KHOA ĐIỆN - ĐIỆN TỬ
۩

BÀI TẬP LỚN MÔN HỌC
Kỹ thuật số
ĐỀ TÀI: MẠCH DỒNG HỒ BẤM GIÂY DÙNG IC SỐ

GVHD: TRẦN THU HÀ
SVTH : VŨ VĂN MAY
Lơp

:ĐH Điện 4 – K5

Khoa: Điện - Điện Tử

1


LỜI GIỚI THIỆU

Ngày nay, với sự phát triển không ngừng của khoa học kỹ thuật, việc
ứng dụng các linh kiện bán dẫn đã phần nào giảm bớt được giá thành sản
phẩm bằng các linh kiện rời. Ứng dụng môn kỹ thuật số vào thiết kế các bộ
phận thiết thực hằng ngày giúp chúng ta hiểu được môn kỹ thuật số làm gì và
được ứng dụng vào đâu.
Đồng hồ bấm giây là một thiết bị được sử dụng khá nhiều trong thực tế.Bởi
vậy, sau đây em xin thiết kế một mạch đồng hồ bấm giây dùng IC74LS90_ IC
rất thông dụng trong kỹ thuật số.
Trong đề tài cũng còn nhiều thiếu sót rất mong sự góp ý của quý thầy cô và các

bạn để được hoàn thiện hơn !.

Người thực hiện:
VŨ VĂN MAY

2


Chương I: CƠ SỞ LÝ THUYẾT LIÊN QUAN

I. Flip Flop:
1.1 Khái niệm:
Flip Flop được cấu tạo từ các cổng logic, có thể nói FF là tổ hợp
các cổng logic hoạt động theo một quy luật định trước.
FF bao gồm:
•
•

Chân nhận xung đồng hồ, xung nhịp, xung clock (Ck).
Hai ngõ ra dữ liệu (data) là Q và .

•

Có 1 hoặc 2 ngõ chức năng quy định hoạt động của FF: S, R,
D, J, K.

•

Ngoài ra FF còn có hai chân: Clr ( clear) và chân Pre
( Preset). Khi tác động vào chân Clr sẽ xoá FF làm Q = 0,

= 1. Khi tác động vào chân Pre sẽ đặt FF làm Q = 1, = 0.

1.2 Hoạt động của FF:

3


Khi nhận một xung clock tại chân Ck, FF sẽ thay đổi trạng thái
một lần. Trạng thái mới sẽ tuỳ thuộc vào mức logiccủa các chân
chức năng, và tuỳ thuộc theo bảng sự thật của mỗi loại FF.
1.3 Phân loại FF:
Theo chức năng: có 4 loại: SK- FF, D- FF, T- FF, JK- FF.
Theo trạng thái tác động của xung clock: có 5 loại:
•

FF tác động mức 0.
FF tác động mức 1.

•

FF tác động cạnh lên.

•

FF tác động cạnh xuống.

•

FF tác động chủ - tớ.

•

II. Hệ chuyển mã:

2.1 Số BCD: ( Binary Code Decimal).
Được tạo nên khi ta mã hoá mỗi đecac của một số thập phân dưới
dạng một số nhị phân 4 bit.
* Lưu ý: các phép cộng và trừ số BCD được thực hiện giống như
số nhị phân. Tuy nhiên nếu phép tính có nhớ thì sau khi được kết
quả ta phải hiệu đính bằng cách trừ cho 10(D) hay cộng 6(D).
Thông thừờng sau mỗi lệnh cộng hoặc trừ số BCD ta kèm theo
lệnh hiệu đính.

4


2.2 Hệ chuyển từ mã nhị phân sang mã BCD:
* Bảng chân lý:

Nhị phân

BCD

X4 X3 X2 X1 Y5 Y4 Y3 Y2 Y1
0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

1

0

0

0

0

1

0

0

0

1

1

0

0

0

1

1

.

.

.

.

.

.

.

.

.

1

0

0

1

0

1

0

0

1

1

0

1

0

1

0

0

0

0

5


1

0

1

1

1

0

0

0

1

1

1

0

0

1

0

0

1

0

1

1

0

1

1

0

0

1

1

1

1

1

0

1

0

1

0

0

1

1

1

1

1

0

1

0

1

III. Hệ mã hoá và giải mã:
3.1 Hệ mã hoá:
Mã hoá thập phân thành nhị phân:

6


•

Bảng sự thật:

0

1

2

3

4

5

6

7

8

9

D

C

B

A

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

1

7


0

0

1

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

1

0

0

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

0

0

0

0

1

0

0

0

1

1

1

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

1

* Phương trình logic:
D=8+9
C=4+5+6+7
B=2+3+6+7
A=1+3+5+7+9

* Sơ đồ mạch logic:
8


1

2

3

4

5

6

7

8

9

3.2. Hệ giải mã:
Xây dựng hệ giải mã cho led 7 đoạn anode chung

∙Bảng chân lý:
9

Input

Output

D

C

B

A

a

b

c

d

e

f

g

0

0

0

0

0

0

0

0

0

0

1

0

0

0

1

1

0

0

1

1

1

1

0

0

1

0

0

0

1

0

0

1

0

0

0

1

1

0

0

0

0

1

1

0

0

1

0

0

1

0

0

1

1

0

0

0

1

0

1

0

1

0

0

1

0

0

0

1

1

0

1

1

0

0

0

0

0

0

1

1

1

0

0

0

1

1

1

1

1

0

0

0

0

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

0

1

0

1

0

X

X

X

X

X

X

X

1

0

1

1

X

X

X

X

X

X

X

1

1

0

0

X

X

X

X

X

X

X

1

1

0

1

X

X

X

X

X

X

X

1

1

1

0

X

X

X

X

X

X

X

1

1

1

1

X

X

X

X

X

X

X

10


* Phương trình logic:

Thực tế thường sử dụng IC 7447.
IV. Hệ tuần tự: ( hệ đếm).
4.1 Khái niệm:
Hệ đếm nối tiếp: xung đếm chỉ đưa vào một FF.
Hệ đếm song song: xung đếm được đưa vào tất cả các phần tử
đếm.
Để thành lập một hệ đếm ta sử dụng JK- FF. Nếu có nFF thì thành

lập được hệ đếm có dung lượng tối đa là .
VD: 2FF thành lập hệ đếm 4.
3FF thành lập hệ dếm 8.
4FF thành lập hệ đếm 16.
Hệ đếm: đếm nối tiếp, đếm song song.
•

Xét hệ đếm nối tiếp 3bit:
11


4.2 Hệ đếm bất kỳ:
Gọi: N là số trạng thái của 1 hệ đếm bất kỳ
n là số bit đếm.
Ta có:

.

VD: Thành lập hệ đếm 6_ đếm lên.
Ta có:

=> sử dụng 3FF.

12


* Bảng trạng thái:
Số
Q3

Q2

Q1

0

0

0

0

1

0

0

1

2

0

1

0

3

0

1

1

4

1

0

0

5

1

0

1

4.3 Ghép các hệ đếm:
Nếu có hai hệ đếm N & M, ta có thể ghép nối tiếp thành hệ đếm có
dung lượng N*M thạng thái.
* Nguyên tắc ghép:
•
•

Đặt xung clock vào bộ đếm M.

Lấy tín hiệu từ bit có trọng số cao nhất của bộ đếm Mlàm
xung clock cho bộ đếm N.

VD: Hệ đếm 10 ghép với hệ đếm 6 thành hệ đếm 60.

13


Chương II: THIẾT KẾ SƠ ĐỒ MẠCH

I.

Sơ đồ khối:

14


* Nhiệm vụ các khối:
Khối tạo xung: tạo xung vuông với tần số 100Hz.
Khối đếm: là các FF nhận xung dao động để xử lý đưa ra tín hiệu
mã hoá BCD.
Khối giải mã: giải mã BCD để đưa ra khối hiển thị.
Khối hiển thị: hiển thị tín hiệu sau giải mã.
II. Khối tạo xung dùng IC NE555:
Bộ tạo xung là thành phần quan trọng nhất của hệ thống. Đặc
biệt là đối với bộ đếm, nó quyết định các trạng thái ngõ ra của bộ
đếm.
Có rất nhiều mạch dùng tạo dao động, nhưng do sự thông
dụng ta chỉ quan tâm đến mạch tạo dao động dùng IC 555.

15


Đây là vi mạch định thời chuyên dùng, có thể mắc thành
mạch đơn ổn hay phi ổn.
2.1 IC NE555:
2.1.1 Đại cương:
Vi mạch định thời LM555 là mạch tích hợp Analog- digital. Do có
ngõ vào là tín hiệu tương tự và ngõ ra là tín hiệu số. Vi mạch định
thời LM555 được ứng dụng rất rộng rãi trong thực tế, đặc biệt
trong lĩnh vực điều khiển, vì nếu kết hợp với các linh kiện R, C thì
nó có thể thực hiện nhiều chức năng như: định thời, tạo xung
chuẩn, tạo tín hiệu kích, hay điều khiển các linh kiện bán dẫn công
suất như: Transistor, SCR, Triac…
2.1.2 Hình dạng và sơ đồ chân:

Chân 1: Nối mass.
Chân 2: Trigger Input ( ngõ vào xung nảy).
Chân 3: Output ( ngõ ra).
Chân 4: Reset (đặt lại).
Chân 5: Control Voltage (điện áp điều khiển).
Chân 6: Threshold (thềm- ngưỡng).

16


Chân 7: Discharge ( xả điện).
Chân 8: Nối Vcc.

2.1.3 Sơ đồ cấu trúc bên trong:

* Nguyên lý hoat động:
Bên trong vi mạch IC555 có hơn 20 transistor và nhiều điện trở,
thực hiện các chức năng sau:
•

•

•

Cầu phân áp gồm 3 điện trở
nối từ Vcc xuống
mass, cho ra hai mức điện áp chuẩn 1/3Vcc và 2/3Vcc.
So sánh COMP1: là mach khuếch đại so sánh có
nối ra chân 6, nối qua chân 2. Tuỳ thuộc vào điện áp chân
2 so với điện áp chuẩn 1/3Vcc mà so sánh 1 có điện áp mức
cao hay mức thấp để tín hiệu S điều khiển Flip Flop( FF )
hoạt động.
So sánh COMP2: là mạch khuếch đại so sánh có nối ra
chân 6,
. Tuỳ thuộc vào điện áp chân 6 so với điện

17


áp chuẩn 2/3Vcc mà so sánh 2 cho ra mức điện áp cao hay
thấp để tín hiệu R điều khiển FF hoạt động.
•

Mạch FF là loại mạch lưỡng ổn kích một bên khi chân S có

điện áp cao thì điện áp này sẽ kích đổi trạng thái FF làm ngõ
ra Q lên mức cao, = 0. Khi S đang ở mức cao xuống mức
thấp thì FF không đổi trạng thái.
o

Khi: S = 1 Q = 1
S=1Q=0

•

•

=0
FF không đổi trạng thái.

Khi R có điện áp cao thì điện áp này sẽ kích đổi trạng thái FF
làm = 1, Q = 0. Khi R đang ở mức cao xuống mức thấp thì
R không đổi trạng thái.
Mạch khuếch đại đảo nhằm khuếch đại dòng điện cung cấp
cho tải, có ngõ vào là của FF, nên khi ở mức cao thì ngõ
ra chân 3 có điện áp thấp 0V và ngược lại.

Transistor T là transistor có cực C để hở, nối ra chân 7. Do cực
B được phân cực bởi mức điện áp ra của FF, nên khi ở mức
cao thì T2 bão hoà và cực C của T2coi như nối mass. Lúc đó, ngõ ra
chân 3 cũng ở mức thấp .Khi ở mức thấp thì T2 ngưng dẫn , cực
C của T2 để hở, lúc đó, ngõ ra ở chân 3 có mức điện áp cao. Theo
nguyên lý trên, cực C của T2 ra chân 7 có thể làm ngõ ra phụ thuộc
có mức điện áp giống như mức điện áp của ngõ ra chân 4.

2.2 Mạch tạo xung:
2.2.1 Sơ đồ mạch:

18


2.2.2 Nguyên lý hoạt động:
Khi mới cấp nguốn Vcc, tụ bắt đầu nạp từ 0V lên:
OP_AMP 1 có:

=> R = 0

OP_AMP 2 có:

=> S = 1

=> Q = 1,

: led sáng.

Transistor có
làm tắt, tụ C tiếp tục được nạp điện, tụ ap
điện qua và với hằng số thời gian là:
Tnạp = (

).C

Khi điện áp Vc tăng > 1/3Vcc, thì:

OP_AMP 1 có:

=> R = 0
19


OP_AMP 2 có:
=> Q = 1,

=> S = 0
: led sáng, FF không thay đổi trạng thái.

Khi điện áp trên Vc tăng > 2/3Vcc, thì:
OP_AMP 1 có:

=> R = 1

OP_AMP 2 có:

=>S = 0

=> Q = 0,

: led tắt.

Do = 1 nên dẫn bão hoà làm chân 7 0V, làm tụ C không
được nạp mà xả điện qua , qua tiếp giáp CE của và xuống
mass.
Tụ xả với hằng số thời gian là:
Txả =
Khi Vc < 2/3Vcc: R = 0, S = 0 : giữ nguyên trạng thái.

Khi Vc < 1/3Vcc: R = 0, S = 1: => Q = 1,

: led sáng.

Khi
, tắt, chấm dứt thời gian xả điện của tụ C. Như vậy,
mạch trở lại trạng thái ban đầu và tụ lại nạp điện trở lại. Hiện
tượng này diễn ra liên tục và tuần hoàn.

III. Khối đếm:
3.1 IC 74LS90:
20


3.1.1 Hình dạng:

Bốn chân thiết lập:

(1),

(2),

(1),

(2).

Khi đặt (1) = (2) = H ( ở mức cao) thì bộ đếm được xoá về
0 và các đầu ra ở mức thấp.
(1),
,

(2) là chân thiết lập trạng thái cao của đầu ra:
.

NC chân bỏ trống.
IC 7490 gồm 2 bộ chia là chia 2 và chia 5:
•
•

Bộ chia 2 do Input A điều khiển đầu ra
Bộ chia 5 do Input B điều khiển đầu ra

.
,

,

.

Đầu vào A, B tích cực ở sườn âm.
Để tạo thành bộ đếm 10 ta nối đầu ra
kích cho bộ đếm 5.
21

vào chân B để tạo xung


,

,

,

là các đầu ra.

3.1.2 Sơ đồ logic và bảng trạng thái:
∙Sơ đồ logic:

Hình: Sơ đồ cổng logic IC74LS90
∙Bảng trạng thái:

22


Hình: Bảng trạng thái của IC 74LS90.

Hình: Sơ dồ đầu ra

IV. Khối giải mã:

23

,

,

,

.

4.1 IC 74LS47:
4.1.1 Đại cương:
Mạch giải là mạch có chức năng ngược lại với mạch mã hoá. Mục
đích sử dụng phổ biến nhất của mạch giải mã là làm sáng tỏ các
đèn để hiển thị kết quả ở dạng chữ số. Do có nhiều loại đèn hiển
thị và có nhiều loại mã số khác nhau nên có nhiều mạch giải mã
khác nhau.
Ví dụ: giải mã 4 đường sang 10 đường, giải mã BCD sang
thập phân…
IC74LS47 là loại IC giải mã BCD sang led 7 đoạn. Mạch giải
mã BCD sang led 7 đoạn là mạch giải mã phức tạp vì mạch phải
cho nhiều ngõ ra lên cao hoặc xuống thấp (tuỳ vào loại đèn led là
anod chung hay catod chung) để làm các đèn cần thiết sáng nên
các số hoặc ký tự. IC 74LS47 là loại IC tác động ở mức thấp có
ngõ ra cực thu để hở và khả năng nhận dòng đủ cao để thúc trực
tiếp các đèn led 7 đoạn loại anod chung.
4.1.2 Hình dạng và sơ đồ chân:

Chân 1: BCD B
Input.
Chân 2: BCD C
Input.
Chân 3: Lamp Test.
24


Chân 4: RB Output.
Chân 5: RB Input.
Chân 6: BCD D Input.

Chân 7: BCD A Input.
Chân 8: GND.
Chân 9: 7-Segment e Output.
Chân 10: 7-Segment d Output.
Chân 11: 7-Segment c Output.
Chân 12: 7-Segment b Output.
Chân 13: 7-Segment f Output.
Chân 14: 7-Segment g Output.
Chân 15: 7-Segment a Output.
Chân 16: Vcc.

4.1.3 Sơ đồ logic và bảng trạng thái:
∙Sơ đồ logic:

25