ĐỒ án đèn GIAO THÔNG AT89C51

ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

Đề tài:
- Thiết kế mạch đèn giao thông tại ngã tƣ có ƣu tiên dùng IC AT89C51 hoạt động theo thời
gian đã định, điều khiển đèn giao thông tại ngã tƣ giao nhau .
Chế độ bình thƣờng:Đèn xanh sáng(20s),đèn đỏ sáng(24s).
Chế độ cao điểm :(6h,7h,11h,12h,16h,17h và18h) Đèn xanh sáng (30s),đèn đỏ sáng (34s).
Chế độ thấp điểm:(22h30 – 5h) Đèn vàng nhấp nháy.
- Dùng các led đơn đỏ xanh vàng tại đƣờng 1 và đƣờng 2,
+Hiển thị led 7 đoạn đếm ngƣợc thời gian ở 2 ngã đƣờng .
LỜI NÓI ĐẦU
Ngày nay, khái niệm kỹ thuật số đã trở thành quen thuộc với nhiều ngƣời, bởi vì sự phát
triển của ngành kỹ thuật số này đã có ảnh hƣởng rất lớn đến ngành kinh tế toàn cầu. Có
ngƣời đã nêu lên ý tƣởng gọi nền kinh tế của thời đại chúng ta là “ nền kinh tế kỹ thuật số “,
“số hóa” đã gần nhƣ vƣợt khỏi ranh giới của một thuật ngữ kỹ thuật . Nhờ có ƣu điểm của xử
lý số nhƣ độ tin cậy trong truyền dẫn, tính đa thích nghi và kinh tế của nhiều phần mềm khác
nhau, tính tiện lợi trong điều khiển và khai thác mạng.
Số hóa đang là xu hƣớng phát triển tất yếu của nhiều lĩnh vực kỹ thuật và kinh tế khác
nhau. Không chỉ trong lĩnh vực thông tin liên lạc và tin học. Ngày nay, kỹ thật số đã và đang
thâm nhập mạnh mẽ vào Kỹ thuật điện tử, Điều khiển tự động, phát thanh truyền hình, y tế,
nông nghiệp…và ngay cả trong các dụng cụ sinh hoạt gia đình.
Ngay từ những ngày đầu khai sinh, kỹ thuật số nói riêng và ngành cơ điện tử nói chung
đã tạo ra nhiều bƣớc đột phá mới mẽ cho các ngàng kinh tế khác và còn đảm bảo đƣợc yêu
cầu của ngƣời dùng cả về chất lƣợng và dịch vụ. Đồng thời kiến thức về kỹ thuật số là không
thể thiếu đối với mỗi sinh viên, nhất là sinh viên điện tử.
Và nhƣ mọi ngƣời nhận thấy rằng, ngày nay trật tự giao thông nƣớc ta đang rối ren. Vì
vậy việc sử dụng đèn giao thông tại những giao lộ là rất cần thiết và để hiểu rõ hơn về
nguyên lý hoạt động và muốn phát triển thêm về mô hình này, em đã chọn đề tài cho đồ án
môn học 1 là nghiên cứu về Đèn Giao Thông .

Nội dung chính của bài báo cáo đƣợc chia thành các phần chính sau:
 Giới thiệu đề tài
 Quá trình thực hiện
Phân tích về yêu cầu của đồ án và các giải pháp đƣa ra để thực hiện.
- Chƣơng I: Giới thiệu các linh kiện và cách sử dụng của từng linh kiện, đặc biệt về
IC lập trình 89C51.
- Chƣơng II: Thiêt kế
- Chƣơng III: Mạch cứng của mạch ,Giải thuật và chƣơng trình.
- Chƣơng VI: Kết luận và các hƣớng phát triển hoàn thiện đề tài.
Trong quá trình thực hiện đề tài có thể không tránh đƣợc các thiếu sót và mức độ
hoàn thành đề tài, mong quý thầy cô xem xét và có thể đƣa ra nhận xét để em có
QUÁ TRÌNH THỰC HIỆN
CHƢƠNG 1: GIỚI THIỆU
1.1/ Giới thiệu:
- Các chế độ hoạt động trong ngày: (chế độ cao điểm,chế độ thấp điểm, chế độ bình thƣờng
hiển thị thời gian của các chế độ lên led 7 đoạn.)
 Có 8 led 7 đoạn:
SVTH:

Trang 1


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

 8 led hiển thị đếm ngƣợc thời gian ở 2 ngã đƣờng.
 Hệ thống led đơn hiển thị cho các đèn xanh, đèn vàng, đèn đỏ tại các ngã tƣ thực.
1.2/ Các linh kiện sử dụng:
1.2.1.Vi xử lí AT89C51.

Hiển thị: Các led 7 đoạn (anode chung), các led đơn xanh, vàng, đỏ.Các transistor
A1015(PNP), để khuyếch đại và điều khiển
.Nút nhấn điểu khiển
.Điện trở thanh và các điện trở cần dùng.
Sơ đồ chân Vi Điều Khiển:

* Chức năng từng chân.
- Port 0: là port hai chức năng ở các chân 32 đến 39 của AT89C51:
Chức năng IO (xuất / nhập): dùng cho các thiết kế nhỏ (không dùng bộ nhớ ngoài ). đối với
các thiết kế lớn với bộ nhớ ngoài, port 0 đƣợc dồn kênh giữa bus dữ liệu (D0: D7) và byte
thấp của bus địa chỉ (A0:A7). Khi dùng làm ngõ vào, Port 0 phải đƣợc set mức logic 1 trƣớc
đó.
Chức năng địa chỉ / dữ liệu đa hợp: khi dùng các thiết kế lớn, đòi hỏi phải sử dụng bộ nhớ
ngoài thì Port 0 vừa là bus dữ liệu (8 bit) vừa là bus địa chỉ (8 bit thấp ).
SVTH:

Trang 2


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

Ngoài ra khi lập trình cho AT89C51, Port 0 còn dùng để nhận mã khi lập trình và xuất mà
khi kiểm tra (quá trình kiểm tra đòi hỏi phải có điện trở kéo lên).
- Port1 (chân 1 – 8): chỉ có một chức năng là I/O, không dùng cho mục đích khác (chỉ trong
8032/8052/8952 thì dùng thêm P1.0 và P1.1 cho bộ định thời thứ 3). Tại Port 1 đã có điện trở
kéo lên nên không cần thêm điện trở ngoài. Port 1 có khả năng kéo đƣợc 4 ngõ TTL và còn
dùng làm 8 bit địachỉ thấp trong quá trình lập trình hay kiểm tra.
- Port 2 (chân 21 – 28) là port có 2 chức năng:

Chức năng IO (xuất / nhập)
Chức năng địa chỉ: dùng làm 8 bit địa chỉ cao khi cần bộ nhớ ngoàicó địa chỉ 16 bit. Khi đó,
Port 2 không đƣợc dùng cho mục đích I/O.
Khi dùng làm ngõ vào, Port 2 phải đƣợc set mức logic 1 trƣớc đó.
Khi lập trình, Port 2 dùng làm 8 bit địa chỉ cao hay một số tín hiệu điều khiển.
- Port 3 (chân 10 – 17): là port có 2 chức năng:
Chức năng I/O.
Chức năng khác: ta có bảng chức năng của từng chân sau

Nguồn:
Chân 40: VCC = 5V ± 20%
Chân 20: GND
PSEN (Program Store Enable):
PSEN (chân 29) cho phép đọc bộ nhớ chƣơng trình mở rộng đối vớicác ứng dụng sử dụng
ROM ngoài, thƣờng đƣợc nối đến chân OC (Output Control) của ROM để đọc các byte mã
lệnh. PSEN sẽ ở mức logic 0 trong thời gian AT89C51 lấy lệnh. Trong quá trình này, PSEN
sẽ tích cực 2 lần trong 1 chu kỳ máy.
Mã lệnh của chƣơng trình đƣợc đọc từ ROM thông qua bus dữ liệu(Port0) và bus địa chỉ
(Port0 + Port2). Khi 8951 thi hành chƣơng trình trong ROM nội, PSEN sẽ ở mức logic 1.
ALE/PROG (Address Latch Enable / Program):ALE/PROG (chân 30) cho phép tách các
đƣờng địa chỉ và dữ liệu tại Port 0 khi truy xuất bộ nhớ ngoài. ALE thƣờng nối với chân
Clock của IC chốt (74373, 74573). Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao
động trên chip và có thể đƣợc dùng làm tín hiệu clock cho các phần khác của hệ thống. Xung
này có thể cấm bằng cách set bit 0 của SFR tại địa chỉ 8Eh lên1.
Khi đó, ALE chỉ có tác dụng khi dùng lệnh MOVX hay MOVC. Ngoài ra, chân này còn
đƣợc dùng làm ngõ vào xung lập trình cho ROM nội ( PROG). EA /VPP (External Access)

SVTH:

Trang 3

ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

EA (chân 31) dùng để cho phép thực thi chƣơng trình từ ROM ngoài. Khi nối chân 31 với
Vcc, AT89C51 sẽ thực thi chƣơng trình từ ROM nội (tối đa 8KB), ngƣợc lại thì thực thi từ
ROM ngoài (tối đa 64KB). Ngoài ra, chân EA đƣợc lấy làm chân cấp nguồn 12V khi lập
trình cho ROM. RST (Reset): RST (chân 9) cho phép reset AT89C51 khi ngõ vào tín hiệu
đƣa lên mức 1 trong ít nhất là 2 chu kỳ máy.
XTAL1,XTAL2: Ngõ vào và ngõ ra bộ dao động, khi sử dụng có thể chỉ cần kết nối
thêm thạch anh và các tụ nhƣ hình vẽ trong sơ đồ. Tần số thạch anh
thƣờng sử dụng cho AT89C51 là 12Mhz.
Chu kì máy (TM) = 1 / (fOSC/12) = 12 / fOSC
Nếu tần số thạch anh là 12Mhz thì số chu kì máy bằng 1us.

Sơ đồ mạch reset có thể mô tả nhƣ sau:

SVTH:

Trang 4


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

Thanh ghi quan trọng nhất là thanh ghi bộ đếm chƣơng trình PC đƣợc Reset tại
địa chỉ 0000H.Khi ngõ vào RST xuống mức thấp, chƣơng trình luôn bắt đầu tại địa chỉ

0000H của bộ nhớ chƣơng trình. Nội dung của RAM trên chip không bị thay đổi bởi tác
động của ngõ vào Reset.
1.2.2/ Transistor điều khiển và khuyêch đại: A1015

/ Mô phỏng BJT:

+Transistor đƣợc sử dụng ở chế độ bão hòa.
+Ta sử dụng cực B của transistor để điều khiển các linh kiện.
+Nếu dòng Ib=0 thì Vbe bị phân cực ngƣợc dẫn đến transistor bị phân cực ngƣợc tắt.
1.2.3/ Led 7 đoạn ( 7 segment):
dòng cần thiết để led sáng : tối thiểu là 10mA.
* Sơ đồ cấu tạo chân của led 7 đoạn:

SVTH:

Trang 5


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

CHƢƠNG 2: THIẾT KẾ
2.1/ Sơ đồ khối :

2.2/ Chức năng thực hiện từng khối:
2.2.1/ Khối xử lí trung tâm AT89C51:
IC AT89C51 có tất cả 40 chân có chức năng nhƣ các đƣờng xuất nhập.Trong đó có 24 chân
có tác dụng kép (có nghĩa một chân có hai chức năng), mỗi đƣờng có thể hoạt động nhƣ
đƣờng xuất nhập hoặc nhƣ đƣờng diều khiển hoặc là thành phần của các bus dữ liệu và bus

dịa chỉ. Mặt khác khối này nó đƣợc lập trình để điều khiển các khối con của mạch.
2.2.2/ Khối hiển thị thời gian đếm ngƣợc trên led 7 đoạn và hiển thị led đơn :
Các led 7 đoạn lấy dữ liệu từ port 0(P0).
Khối hiển thị đếm ngƣợc led 7 đoạn: hiển thị thời gian , đƣợc hiển thị trên led 7 đoạn, các
chân của led đƣợc nối thông qua một điện trở thanh để nối với IC vi điều khiển. Việc giải mã
nhị phân sang led 7 đoạn đều đƣợc thực hiện trên vi điều khiển.
Led 7 đoạn đƣợc nối theo kiểu anode chung. Nghĩa là : chân E của transistor đƣợc nối lên
nguồn. Led hoạt động với dòng tối thiểu là 20mA.

SVTH:

Trang 6


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

Sử dụng port (P2): P0.0, P0.1, P0.2, P0.3, P0.4,P0.5,P0.6,P0.7 điều khiển hoạt động thông
qua các transistor PNP A1015 điều khiển hoạt động ở chế độ bão hòa cung cấp dòng cho led
sáng. Transistor PNP A1015 đƣợc nối với port (P2) của vi điều khiển có chức năng
khuyếch đại dòng cho led hoạt động bình thƣờng. thông thƣờng ta chọn hệ số khuyếch đại β
= (40÷100).Vì vậy ta cần tính các giá trị điện trở nhƣ sau:
Dòng điện nhỏ nhất mà một led đơn có thể sáng là 10mA và dòng giới hạn là: 20mA.
Khi một led sáng thì nó sẽ mất một điện áp là 2V trên 1led.
Từ đó , để tất cả 7 thanh led 7 đoạn sáng cùng một lúc thì dòng Ic=7*15mA=105mA.
Ta có:
5= Vd+Ic*R2
⇒ R2= (5-Vd) / Ic=(5-2) / 105=286 Ohm
Chọn R2=220(Ohm)

Vì transistor A1015 có Hfe=100
Ib=Ic/hfe=105 / 100=1mA
Ta lại có 5= Veb +Ib*R1
⇒ R1=(5-Veb) / Ib=4,7k với Veb= 0,3v
Chọn R1=4.7k
Khối hiện thị báo đèn led đơn: báo hiệu các đèn xanh, vàng, đỏ ở ngã tƣ.
+ P3.0: Nối với đèn đỏ ở đƣờng bên 2 .
+ P3.1: Nối với đèn xanh ở đƣờng bên 2.
+ P3.2: Nối với đèn vàng ở đƣờng bên 2.
+ P3.3 : Nối với đèn đỏ ở đƣờng bên 1.
+ P3.4 : Nối với đèn xanh ở đƣờng bên 1.
+ P3.5 : Nối với đèn vàng ở đƣờng bên 1.
Sử dụng các led đơn nối anode chung. Còn các chân cathode thì đƣợc nối vào điện trở R. Và
nó đƣợc điều khiển bởi các chân P3.0, P3.1, P3.2, P3.3, P3.4, P3.5 của port P3. Dòng qua
Led đơn: Id= 10mA- 20mA.
R=V/I = 5/15mA =333 Ohm
Chọn R = 330 Ohm
Vì led đơn có dòng hoạt động khoảng 10mA trở lên nên ta có thể chọn điện trở R sao cho
phù hợp.
Nguồn đƣợc cấp Vcc = +5V.
Điện áp phân cực thuận của các Led :
+ Led xanh: Vx= 2V -2.8V
+ Led vàng: Vv= 2V- 2.5V
+ Led đỏ:Vd= 1.4V- 1.8V

SVTH:

Trang 7

ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

VCC
J3

PORT 3

1
2
3
4
5
6
7
8

R17

D1

330

do1

R18

D2

330

v ang1

R19

D3

330

xanh1

R20

D4

330

do2

R21

D5

330

v ang2

R22

D6

330

xanh2

2.2.3/ Khối nút nhấn: Để chọn 3 chế độ hoạt động của mạch.
Đƣợc nối với port 1(P1).
Nút 1 nối với P1.0 chế độ cao điểm..
Nút 2 nối với P1.1 chế độ bình thƣờng.
Nút 3 nối với P1.2.chế độ thấp điểm.
SW1

J1
1
2
3
4
5
6
7
8

BUTTON
SW2

BUTTON

PORT 1

SW3

BUTTON

2.2.4/ Khối nguồn: Cung cấp nguồn nuôi cho vi điều khiển hoạt động theo yêu cầu đề tài. ở
đây ta tạo ra nguồn 5v cấp cho vi điều khiển.
DIODE
1N4007

OUT

J2

2
R1
330

3

RB157

2
1

+

J1

IN

1

D1

GND

U1
LM7805C
1

2

3

HEADER 2
C1
104

C2
1000uF

C3
104

C4
10uF

D2

-

1
2

LED

HEADER 2

4

0
0

0

0

0

0

0
0

CHƢƠNG III. PHẦN CỨNG CỦA MẠCH,SƠ ĐỒ GIẢI THUẬT VÀ CHƢƠNG TRÌNH

SVTH:

Trang 8

ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

3.1/ SƠ ĐỒ NGUYÊN LÝ:
J2

1
2
3
4
5
6
7
8

PORT 2

VCC

R9

R10

R11

R

R

R12
R
R2
R

R

R3
Q2

R

R5

R

R

Q1

R14

R16

R15
R7

R4
R1

R13

R

R6

R

R
R

R8

R

R

R

Q4

R

Q5

Q3

Q6

Q7

VCC

3
8

U8
7
6 a
4 b
2 c
1 d
9 e
10 f
5 g
p

A*
ANODE

3
8

U7
7
6 a
4 b
2 c
1 d

9 e
10 f
5 g
p

A*
ANODE

3
8

U6
7
6 a
4 b
2 c
1 d
9 e
10 f
5 g
p

A*
ANODE

3
8
A*
ANODE

3
8

U5
7
6 a
4 b
2 c
1 d
9 e
10 f
5 g
p

A*
ANODE

3
8

U4
7
6 a
4 b
2 c
1 d
9 e
10 f
5 g
p

VCC
J28

J3

PORT 3

U3
7
6 a
4 b
2 c
1 d
9 e
10 f
5 g
p

A*
ANODE

3
8
A*
ANODE

1
2
3

4
5
6
7
8

U2
7
6 a
4 b
2 c
1 d
9 e
10 f
5 g
p

A*
ANODE

PORT 0

U1
7
6 a
4 b
2 c
1 d
9 e
10 f

5 g
p

3
8

Q8
J0

1
2
3
4
5
6
7
8

R17

D1

330

do1

R18

D2

330

v ang1

R19

D3

330

xanh1

R20

D4

330

do2

R21

D5

1
2
CON2
SW1

BUTTON

SW2

J1
1
2
3
4
5
6
7
8

BUTTON

330

v ang2

R22

D6

330

xanh2

SW3

PORT 1

BUTTON

3.2/ SƠ ĐỒ LAYOUT

SVTH:

Trang 9


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

3.3/ HOẠT ĐỘNG CỦA MẠCH:
Khi ta cấp nguồn cho vi xử lí thì vi xử lí sẽ hoạt động. Nó sẽ tích cực và cấp nguồn cho các
chân của vi xử lí. Và mạch sẽ hoạt động theo chế độ đã định sẵn.Nghĩa là các led đơn ở 2 ngã
đƣờng sẽ sáng lên và led 7 đoạn sẽ đƣợc khuyếch đại dòng bởi transistor A1015 và thực hiện
việc quét led để lần lƣợt đƣợc tích cực nhờ vào port P0 của vi xử lí. Đồng thời sẽ hiện số giây
đếm ngƣợc ở 2 ngã đƣờng theo chế độ mặc định .số giây đếm ngƣợc ở 2 ngã đƣờng lúc này
là bằng nhau (đỏ 25s, vàng 5s, và xanh là 20s).
3.4/ SƠ ĐỒ GIẢI THUẬT
Chƣơng trình chính:
Start

Xác lập thông số ban đầu
P2 = 0FFH
P3 = 3FH
P1 = 07H

Fim1=1

Đ
Chế độ cao điểm

S

Fim2=1
Đ
Chế độ bình thƣờng

S

Fim3=1
Đ
Chế độ thấp điểm

3.5/ CHƢƠNG TRÌNH
ORG

0000H

MAIN:
MOV
MOV
SETB
SETB
SETB
SETB
SETB

SVTH:

TM OD,#01H
DPTR,#LED7SEG
P2.0
P2.1
P2.2
P2.3
P2.4

Trang 10


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

SETB P2.5
SETB P2.6
SETB P2.7
SETB P3.0
SETB P3.1
SETB P3.2
SETB P3.3
SETB P3.4
SETB P3.5
SETB P1.0
SETB P1.1
SETB P1.2
FIM 1: JB
P1.0,FIM 2

JM P CHEDOCAODIEM
FIM 2: JB
P1.1,FIM3
JM P CHEDOBINHTHUONG
FIM 3: JB
P1.2,FIM1
JM P CHEDOTHAPDIEM
CHEDOCAODIEM :
;TUYEN DUONG 1
LOOP1: CLR P3.3
;BAT XANH 1
CLR P3.2
;BAT D0 2
MOV R0,#30
MOV R1,#0
MOV 45H,#30
MOV 46H,#34
LP:
CALL HIENTHI_1
;30S
CALL HIENTHI_3
;34S
DJNZ R0,LP
MOV R0,#30
DEC 45H
DEC 46H
INC R1
CJNE R1,#31,LP
SETB P3.3
;TAT XANH1

CLR P3.4
;BAT VANG 1
MOV R1,#0
MOV 47H,#3
MOV R0,#30
LP1:
CALL HIENTHI_2
;3S
CALL HIENTHI_3
DJNZ R0,LP1
MOV R0,#30
DEC
47H
DEC
46H
INC
R1
CJNE R1,#4,LP1
SETB P3.4
;TAT VANG 1
SETB P3.2
;TAT DO 2
CALL DELAY
CLR
P3.0
;BAT XANH 2
CLR
P3.5
;BAT DO 1
;TUYEN DUONG 2

MOV R0,#30
MOV R1,#0
MOV 48H,#30
MOV 49H,#34
LP2:
CALL HIENTHI_4
;30S
CALL HIENTHI_5
;34S
DJNZ R0,LP2
MOV R0,#30
DEC
48H
DEC 49H

SVTH:

Trang 11


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

INC
R1
CJNE R1,#31,LP2
SETB P3.0
;TAT XANH 2
CLR

P3.1
;BAT VANG 2
MOV R1,#0
MOV 50H,#3
MOV R0,#30
LP3:
CALL HIENTHI_6
;3S
CALL HIENTHI_5
DJNZ R0,LP3
MOV R0,#30
DEC
50H
DEC
49H
INC
R1
CJNE R1,#4,LP3
SETB P3.1
;TAT VANG 2
SETB P3.5
;TAT DO 1
JM P LOOP1
HIENTHI_1:
MOV A,45H
ACALL MABCD1
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H

MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y1
RET
DISLAY1:
MOV P0,41H
CLR
P2.7
CLR
P2.3
ACALL DELAY
SETB P2.7
SETB P2.3
MOV P0,40H
CLR P2.6
CLR P2.2
ACALL DELAY
SETB P2.6
SETB P2.2
RET
HIENTHI_2:
MOV A,47H
ACALL MABCD1
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H
MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y2

RET
DISLAY2:
MOV P0,41H
CLR P2.7
CLR P2.3
ACALL DELAY
SETB P2.7
SETB P2.3
MOV P0,40H

SVTH:

Trang 12


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

CLR P2.6
CLR P2.2
ACALL DELAY
SETB P2.6
SETB P2.2
RET
HIENTHI_3:
MOV A,46H
ACALL MABCD1
MOV A,40H
MOVC A,@A+DPTR

MOV 40H,A
MOV A,41H
MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y3
RET
DISLAY3:
MOV P0,41H
CLR P2.5
CLR P2.1
ACALL DELAY
SETB P2.5
SETB P2.1
MOV P0,40H
CLR P2.4
CLR P2.0
ACALL DELAY
SETB P2.4
SETB P2.0
RET
HIENTHI_4:
MOV A,48H
ACALL MABCD1
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H
MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y4

RET
DISLAY4:
MOV P0,41H
CLR P2.5
CLR P2.1
ACALL DELAY
SETB P2.5
SETB P2.1
MOV P0,40H
CLR P2.4
CLR P2.0
ACALL DELAY
SETB P2.4
SETB P2.0
RET
HIENTHI_5:
MOV A,49H
ACALL MABCD1
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A

SVTH:

Trang 13


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

MOV A,41H
MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y5
RET
DISLAY5:
MOV P0,41H
CLR P2.7
CLR P2.3
ACALL DELAY
SETB P2.7
SETB P2.3
MOV P0,40H
CLR P2.6
CLR P2.2
ACALL DELAY
SETB P2.6
SETB P2.2
RET
HIENTHI_6:
MOV A,50H
ACALL MABCD1
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H
MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y6

RET
DISLAY6:
MOV P0,41H
CLR P2.5
CLR P2.1
ACALL DELAY
SETB P2.5
SETB P2.1
MOV P0,40H
CLR P2.4
CLR P2.0
ACALL DELAY
SETB P2.4
SETB P2.0
RET
MABCD1:
MOV B,#10
DIV AB
MOV 40H,B
MOV 41H,A
RET
CHEDOBINHTHUONG: ;TUYEN DUONG 1
LOOP2: CLR P3.3
;BAT XANH 1
CLR P3.2
;BAT D0 2
MOV R0,#30
MOV R1,#0
MOV 45H,#20
MOV 46H,#24

LPP:
CALL HIENTHI_11
;30S
CALL HIENTHI_33
;34S
DJNZ R0,LPP
MOV R0,#30
DEC 45H

SVTH:

Trang 14


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

DEC 46H
INC R1
CJNE R1,#21,LPP
SETB P3.3
;TAT XANH 1
CLR P3.4
;BAT VANG 1
MOV R1,#0
MOV 47H,#3
MOV R0,#30
LPP1: CALL HIENTHI_22
;3S

CALL HIENTHI_33
DJNZ R0,LPP1
MOV R0,#30
DEC 47H
DEC 46H
INC R1
CJNE R1,#4,LPP1
SETB P3.4
;TAT VANG 1
SETB P3.2
;TAT DO 2
CALL DELAY
CLR P3.0
;BAT XANH 2
CLR P3.5
;BAT DO 1
;TUYEN DUONG 2
MOV R0,#30
MOV R1,#0
MOV 48H,#20
MOV 49H,#24
LPP2: CALL HIENTHI_44
;30S
CALL HIENTHI_55
;34S
DJNZ R0,LPP2
MOV R0,#30
DEC 48H
DEC 49H
INC R1

CJNE R1,#21,LPP2
SETB P3.0
;TAT XANH 2
CLR P3.1
;BAT VANG 2
MOV R1,#0
MOV 50H,#3
MOV R0,#30
LPP3: CALL HIENTHI_66
;3S
CALL HIENTHI_55
DJNZ R0,LPP3
MOV R0,#30
DEC 50H
DEC 49H
INC R1
CJNE R1,#4,LPP3
SETB P3.1
;TAT VANG 2
SETB P3.5
;TAT DO 1
JM P LOOP2
HIENTHI_11:
MOV A,45H
ACALL MABCD11
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H
MOVC A,@A+DPTR

MOV 41H,A
LCALL DISLA Y11
RET
DISLAY11:

SVTH:

Trang 15


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

MOV P0,41H
CLR P2.7
CLR P2.3
ACALL DELAY
SETB P2.7
SETB P2.3
MOV P0,40H
CLR P2.6
CLR P2.2
ACALL DELAY
SETB P2.6
SETB P2.2
RET
HIENTHI_22:
MOV A,47H
ACALL MABCD11

MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H
MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y22
RET
DISLAY22:
MOV P0,41H
CLR P2.7
CLR P2.3
ACALL DELAY
SETB P2.7
SETB P2.3
MOV P0,40H
CLR P2.6
CLR P2.2
ACALL DELAY
SETB P2.6
SETB P2.2
RET
HIENTHI_33:
MOV A,46H
ACALL MABCD11
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H
MOVC A,@A+DPTR

MOV 41H,A
LCALL DISLA Y33
RET
DISLAY33:
MOV P0,41H
CLR P2.5
CLR P2.1
ACALL DELAY
SETB P2.5
SETB P2.1
MOV P0,40H
CLR P2.4
CLR P2.0
ACALL DELAY
SETB P2.4

SVTH:

Trang 16


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV
SETB
RET

GVHD: LÊ XỨNG

P2.0

HIENTHI_44:

MOV A,48H
ACALL MABCD11
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H
MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y44
RET
DISLAY44:
MOV P0,41H
CLR P2.5
CLR P2.1
ACALL DELAY
SETB P2.5
SETB P2.1
MOV P0,40H
CLR P2.4
CLR P2.0
ACALL DELAY
SETB P2.4
SETB P2.0
RET
HIENTHI_55:
MOV A,49H
ACALL MABCD11
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A

MOV A,41H
MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y55
RET
DISLAY55:
MOV P0,41H
CLR P2.7
CLR P2.3
ACALL DELAY
SETB P2.7
SETB P2.3
MOV P0,40H
CLR P2.6
CLR P2.2
ACALL DELAY
SETB P2.6
SETB P2.2
RET
HIENTHI_66:
MOV A,50H
ACALL MABCD11
MOV A,40H
MOVC A,@A+DPTR
MOV 40H,A
MOV A,41H

SVTH:

Trang 17

ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

MOVC A,@A+DPTR
MOV 41H,A
LCALL DISLA Y66
RET
DISLAY66:
MOV P0,41H
CLR P2.5
CLR P2.1
ACALL DELAY
SETB P2.5
SETB P2.1
MOV P0,40H
CLR P2.4
CLR P2.0
ACALL DELAY
SETB P2.4
SETB P2.0
RET
MABCD11:
MOV B,#10
DIV AB
MOV 40H,B
MOV 41H,A
RET

CHEDOTHAPDIEM :
;DEN VANG NHAP NHAY
LOOP3: CLR P3.1
;BAT DEN VANG 2
CLR P3.4
;BAT DEN VANG 1
CALL DELAY1
SETB P3.1
SETB P3.4
CALL DELAY1
JM P
LOOP3
DELAY:
MOV TH0,#(-30)
MOV TL0,#(-30)
SETB TR0
CHO:
JNB TF0,CHO
CLR TF0
CLR TR0
RET
DELAY1:
MOV R7,#100
LAP:
CALL DELAY
DJNZ R7,LAP
RET
LED7SEG:
DB 0C0H,0F9H,0A4H,0B0H,99H,92H,82H,0F8H,80H,90H
END

CHƢƠNG VI/ KẾT QUẢ
4.1/ƢU NHƢỢC ĐIỂM:
*ƣu điểm:
+ Ta có thể áp dụng mạch này vào thực tế 1 cách dễ dàng và thay đổi đƣợc các chế
độ hoạt động của mạch để phù hợp với cuộc sống hơn.
+ Mạch đƣợc thiết kế theo hoạt động đúngchế độ hoạt động trong ngày.
+ Việc thiết kế mạch đơn giản và ít tốn chi phí.
*khuyết điểm:
+ Mạch thiết kế chƣa tối ƣu.
4.2/ HƢỚNG PHÁT TRIỂN:
SVTH:

Trang 18


ĐỒ ÁN MÔN HỌC KT VI ĐIỀU KHIỂN VÀ GNNV

GVHD: LÊ XỨNG

+ Mạch có thể hoạt động tốt hơn nếu nhƣ ta gắn thêm đồng hồ thời gian thực.
+ Mạch này chƣa thay đổi đƣợc số giây ở đƣờng ƣu tiên khi ta điều khiển bằng tay
nên ta có thể xây dựng thêm vấn đề này để mạch hoàn thiện hơn.
+ Việc hoàn thành mạch có thể đƣợc xây dựng theo nhiều chƣơng trình khác nhau,
và rút gọn hơn.
4.3/ TÀI LIỆU THAM KHẢO:
1/ Giáo trình vi điều khiển - Tống Văn O n – Trƣờng đại học bách khoa thành phố HCM
Danh mục hình ảnh
Hình 1: sơ đồ khối AT89c51.
Hình 2: hình ảnh thực tế của AT89c51.

Hình 3: sơ đồ chân AT89c51.
Hình 4: sơ đồ chân RST.
Hình 5: mạch tần số dao động thạch anh.
Hình 6: sơ đồ nút reset.
Hình 7: hình transistor A1015 thực tế.
Hình 8: hình mô phỏng transistor A1015.
Hình 9: led 7 đoạn.
Hình 10: hình ảnh thực tế led 7 đoạn.
Hình 11: sơ đồ khối hiển thị led 7 đoạn.
Hình 12: sơ đồ khối hiển thị led đơn.
Hình 13: sơ đồ khối nút nhấn.
Hình 14: sơ đồ khối nguồn.
Hình 15: mạch thi công.
Hình 16: sơ đồ chân của mạch.
PHỤ LỤC
Đề tài:...................................................................................................................................
Lời cảm ơn:..........................................................................................................................
Phần I: Nhận xét của giáo viên:..........................................................................................3
I/ Nhận xét của giáo viên hƣớng dẫn:.......................................................................3
II/ Nhận xét của giáo viên phản biện:.......................................................................

SVTH:

Trang 19