Truyền thông giữa các chip bằng công nghệ không dây băng siêu rộng (ultra wideband)

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN
------------

NGUYỄN CHÍ NHÂN

TRUYỀN THÔNG GIỮA CÁC CHIP BẰNG
CÔNG NGHỆ KHÔNG DÂY BĂNG SIÊU RỘNG
(Ultra-wideband)

CHUYÊN NGÀNH: VẬT LÝ VÔ TUYẾN VÀ ĐIỆN TỬ
MÃ SỐ: 62 44 03 01

TÓM TẮT LUẬN ÁN TIẾN SĨ VẬT LÝ

Tp. Hồ Chí Minh - 2016


Công trình được hoàn thành tại: Trường Đại học Khoa học Tự
nhiên, ĐHQG Tp. HCM

Người hướng dẫn khoa học:
1. PGS.TS. Dương Hoài Nghĩa
2. PGS.TS. Đinh Văn Ánh

Người phản biện:
Phản biện 1: PGS.TS. Trần Công Hùng
Phản biện 2: TS. Huỳnh Phú Minh Cường
Phản biện 3: TS. Lê Đức Hùng
Phản biện độc lập 1: PGS.TS. Trần Công Hùng
Phản biện độc lập 2: TS. Hồ Văn Cừu

Luận án sẽ được bảo vệ trước Hội đồng chấm luận án họp tại
Trường Đại học Khoa học Tự nhiên, ĐHQG Tp. HCM
vào lúc …… giờ..…, ngày …… tháng …... năm 2016.

Có thể tìm hiểu luận án tại thư viện:
- Thư viện Khoa học Tổng hợp Tp.HCM
- Thư viện Trường Đại học Khoa học Tự Nhiên


MỞ ĐẦU
Ngày nay, với mật độ tích hợp của vi mạch ngày càng cao như
các vi mạch System on Chip (SoC), những nhà thiết kế đang gặp phải
những khó khăn nhất định như: công suất tiêu thụ cao, tốc độ xử lý,
tốc độ truyền tải dữ liệu và việc sắp xếp các linh kiện trên đế silicon.
Bên cạnh đó, vấn đề kết nối giữa các chip đối với các hệ thống kết
nối truyền thống sớm gặp phải những giới hạn về vật liệu cơ bản.
Trong mạch tích hợp hai chiều (2D chip) truyền thống việc kết nối
giữa các chip được thực hiện thông qua bonder-wire và PCB line
(Hình 1). Điện cảm và điện dung ký sinh của bonder-wire và PCB
line sẽ làm giới hạn tốc độ truyền dữ liệu, đồng thời tăng độ trễ.

Chip A
Chip B
Hình 1: Truyền thông giữa hai chip sử dụng dây dẫn [18]

Nhiều nghiên cứu đã đề xuất phương pháp mạch tích hợp theo
không gian ba chiều (mạch tích hợp ba chiều - 3D chip) [15, 16, 63,
67, 68], các chip được xếp chồng lên nhau theo chiều thẳng đứng,
nhằm gia tăng mật độ kết nối, giảm chiều dài dây kết nối, giảm độ trễ

trong mạch và cải thiện tốc độ truyền tải dữ liệu so với kỹ thuật mạch
tích hợp 2D truyền thống. Tuy nhiên, phương pháp kết nối bằng dây
dẫn trong mạch tích hợp ba chiều vẫn còn có những hạn chế như: hệ
thống lớn, nhiều dây kết nối phức tạp, giới hạn khả năng thiết lập kết
nối trên đế silicon, vấn đề tiêu thụ năng lượng và tốc độ truyền tải dữ
liệu. Gần đây, kỹ thuật truyền thông không dây giữa các chip được
quan tâm nghiên cứu vì kỹ thuật này có khả năng khắc phục được
những hạn chế của kỹ thuật kết nối bằng dây dẫn. Thêm vào đó, kỹ
thuật truyền thông không dây thích hợp với các hệ thống lớn như
system-on-chip và system-in-package. Một số kết quả nghiên cứu
liên quan đến kỹ thuật truyền thông không dây giữa các chip trong
mạch tích hợp ba chiều (Hình 2) đã được công bố như: sử dụng kết
nối bằng điện cảm [18, 19, 44, 84], kết nối bằng điện dung [9, 21, 22,
35, 90] và các nghiên cứu về ăng-ten on-chip [8, 44, 56, 124, 143].
Kỹ thuật kết nối bằng điện cảm và điện dung thường được sử dụng
-1-


trong việc kết nối không dây cục bộ (local wireless interconnects LWI) giữa các chip liền kề trong mạch tích hợp ba chiều ở khoảng
cách vài chục μm. Kỹ thuật kết nối không dây bằng sóng điện từ
được sử dụng trong việc kết nối không dây toàn cục (global wireless
interconnects - GWI) giữa các chip trong mạch tích hợp ba chiều ở
khoảng cách vài cm [51, 66].

Source: ChipPac

Hình 2: Kỹ thuật kết nối không dây trong mạch tích hợp ba chiều [51, 66]

Vào năm 2002, Hiệp hội truyền thông liên bang (FCC Federal Communications Commission) đã phê chuẩn bộ luật cho
phép các thiết bị không dây thương mại ở khoảng cách ngắn sử dụng

công nghệ truyền thông băng siêu rộng Ultra-wideband (UWB) hoạt
động ở tần số từ 3,1 GHz đến 10,6 GHz. Trong những năm gần đây,
một số công trình nghiên cứu tập trung vào việc kết nối không dây
bên trong chip và giữa các chip với nhau bằng việc ứng dụng công
nghệ truyền thông băng siêu rộng UWB [71, 87, 114].
Truyền thông không dây giữa các chip là xu hướng giải quyết
bài toán truyền dữ liệu tốc độ cao giữa các chip thay thế phương pháp
dùng kết nối dây dẫn truyền thống trong bối cảnh mật độ tích hợp
trên chip ngày càng cao và các chip ngày càng tích hợp nhiều chức
năng và có diện tích lớn. Đây là một bài toán lớn của khoa học thế
giới. Kỹ thuật truyền thông không dây giữa các chip sử dụng công
nghệ UWB được đề xuất nghiên cứu trong luận án. Công nghệ này
đem đến những thuận lợi như: truyền tín hiệu với tốc độ cao giữa các
chip, tiêu hao năng lượng thấp, giảm mật độ kết nối phức tạp bằng
dây dẫn, giảm thời gian trễ, giảm độ phức tạp của hệ thống, truyền ở
khoảng cách xa hơn so với kết nối điện dung và điện cảm, kết nối này
thích hợp cho việc truyền thông giữa các chip. Với những mục tiêu

-2-


đã đề ra như trên nội dung luận án được bố cục thành các chương
như sau:
Chương 1: TỔNG QUAN VỀ ĐỀ TÀI LUẬN ÁN: Chương 1 sơ lược
về đề tài luận án, bao gồm các nội dung: giới thiệu tổng quan, mục
tiêu của đề tài luận án, phương pháp và đối tượng nghiên cứu, bố cục
của luận án.
Chương 2: CÔNG NGHỆ TRUYỀN THÔNG UWB GIỮA CÁC
CHIP: Chương 2 trình bày tổng quan về công nghệ truyền thông
UWB. Phân tích các kỹ thuật kết nối không dây giữa các chip. Đề

xuất ứng dụng công nghệ truyền thông UWB trong việc truyền thông
giữa các chip. Tính toán các thông số hệ thống thu phát UWB và
nghiên cứu mẫu ăng-ten cho truyền thông UWB.
Chương 3: BỘ PHÁT XUNG UWB: Chương 3 tập trung chi tiết vào
việc phân tích, thiết kế và mô phỏng bộ phát xung UWB sử dụng
mạch dao động LC, áp dụng kỹ thuật mạch dao động vi sai ghép
chéo. Xác định các thông số kỹ thuật của bộ phát xung như: biên độ
đỉnh-đỉnh, độ rộng xung, tần số trung tâm (fc), mật độ phổ công suất
và năng lượng xung. Trên cơ sở đó đánh giá hoạt động của bộ phát
xung UWB nhằm ứng dụng trong việc truyền thông giữa các chip.
Chương 4: BỘ THU UWB: Chương 4 trình bày chi tiết về nguyên lý
thiết kế và mô phỏng bộ thu UWB. Bộ thu UWB được thiết kế gồm
các khối: khuếch đại nhiễu thấp, khối cân bằng tích cực, khối giải
điều chế OOK. Các mạch của các khối trong bộ thu được phân tích,
thiết kế và mô phỏng chi tiết dựa trên công nghệ CMOS 0,13 um,
nhằm làm cơ sở để đánh giá hoạt động của bộ thu trong hệ thống
truyền thông UWB giữa các chip.
Chương 5: ĂNG-TEN UWB, KIỂM TRA BỘ THU PHÁT UWB VÀ
LAYOUT CHIP: Chương 5 trình bày kết quả thiết kế, mô phỏng ăngten UWB kích thước nhỏ và kiểm tra hoạt động của bộ thu phát
UWB đã thiết kế, nhằm xác định các thông số trong hệ thống thu
phát UWB như: băng thông, tốc độ truyền dữ liệu, công suất phát và
thu, tỉ số tín hiệu trên nhiễu (SNR), . . . Thực hiện layout và mô
phỏng sau layout bộ thu phát sử dụng công cụ Cadence và công nghệ
thiết kế CMOS 0,13μm.
KẾT LUẬN VÀ KIẾN NGHỊ: Chúng tôi trình bày các kết quả đã đạt
được của luận án và những kiến nghị, định hướng phát triển nhằm
đưa vào ứng dụng thực tế trong công nghệ thiết kế chip.

-3-

Chương 1 TỔNG QUAN VỀ ĐỀ TÀI LUẬN ÁN
1.1 Đặt vấn đề nghiên cứu
Trong truyền thông giữa các chip sử dụng kết nối bằng dây dẫn
có những hạn chế về tốc độ truyền dữ liệu do nhiễu xuyên âm (crosstalk) và phân tán. Ngoài ra, hệ thống hoạt động ở tần số cao còn bị
ảnh hưởng bởi những ký sinh như: điện trở, điện dung và điện cảm
ký sinh. Điện dung và điện cảm ký sinh có liên quan đến việc tăng
thời gian trễ trong mạch (RC hoặc LC). Một số phương pháp được
đưa ra nhằm cải thiện hiệu suất kết nối bằng cách giảm điện trở (sử
dụng đồng) hoặc giảm hằng số điện môi của vật liệu (sử dụng low-k
polymer). Tuy nhiên, những phương pháp này cũng sớm gặp phải
những khó khăn nhất định về vật liệu cơ bản. Do đó, vấn đề truyền
thông liên chip sử dụng kết nối không dây là một thay thế cần được
xem xét, bởi vì ngoài việc tăng cường tốc độ dữ liệu, nó cũng giúp
đơn giản hóa việc thiết kế hệ thống. Hệ thống dây điện được đơn giản
hóa đáng kể và hệ thống được thu nhỏ, điều này dẫn đến giảm chi phí
sản xuất. Đối với những hệ thống lớn với mật độ tích hợp cao thì
truyền thông không dây giữa các chip sử dụng kết nối điện cảm và
điện dung sẽ sớm gặp phải những khó khăn nhất định do giới hạn về
vật liệu cơ bản. Cụ thể trong kỹ thuật kết nối điện dung, cần phải có
các mạch nạp năng lượng giữa hai chip, điều này sẽ làm cho hệ thống
phức tạp hơn và làm tăng công suất tiêu thụ. Trong kỹ thuật kết nối
bằng điện cảm, vấn đề về thiết kế và chế tạo điện cảm rất phức tạp,
chiếm nhiều diện tích chip dẫn đến chi phí sản xuất cao. Ngoài ra, đối
với hệ thống hoạt động ở tần số cao (GHz) sẽ xuất hiện điện trở và
điện dung ký sinh làm ảnh hưởng đến bộ thu phát tín hiệu. Kỹ thuật
truyền thông không dây liên chip sử dụng công nghệ truyền thông
UWB đang được quan tâm nghiên cứu. Công nghệ này sẽ đem đến
những thuận lợi như:
- Truyền tín hiệu với tốc độ cao giữa các chip LSI

- Tiêu hao năng lượng thấp
- Giảm mật độ kết nối phức tạp bằng dây dẫn: giảm thời gian
trễ, giảm độ phức tạp của hệ thống
- Truyền ở khoảng cách xa hơn so với kết nối điện dung và
điện cảm. Kết nối không dây UWB thích hợp cho việc truyền
thông giữa các chip.

-4-


Một số kết quả nghiên cứu về truyền thông liên chip sử dụng
kết nối bằng sóng điện từ [71, 87, 114]. Tuy nhiên, các kết quả
nghiên cứu cho thấy: tác giả [71] và [87] sử dụng xung Gaussian
monocycle có mật độ phổ công suất lớn hơn -41,3 dBm/MHz (không
thoả quy định của FCC về mật độ phổ công suất) và các bộ phát xung
UWB nêu trên hoạt động ở dải tần thấp của UWB (3,1 – 5 GHz). Tuy
nhiên theo khuyến cáo của một số nước như: Hàn Quốc, Nhật Bản,
Canada thì nên tránh sử dụng dải tần này nhằm tránh bị ảnh hưởng
bởi các ứng dụng không dây khác [58]. Trong luận án này chúng tôi
tập trung thiết kế bộ thu phát UWB hoạt động ở dải tần cao của UWB
(6 – 10 GHz), nhằm ứng dụng trong việc truyền thông tin vô tuyến
giữa các chip vi xử lý tốc độ cao ở cự ly ngắn. Điều này dẫn đến mức
can nhiễu sóng điện từ của các hệ thống truyền thông từ bên ngoài sẽ
có giá trị thấp nhất, đây là hướng nghiên cứu mới có tính khả thi.

Hình 1.1: Dải tần UWB ở các khu vực khác nhau [58]

Những kết quả nghiên cứu trên bước đầu thiết kế và thử
nghiệm các mạch thu phát UWB với việc tích hợp ăng-ten bên trong
chip. Từ những kết quả nghiên cứu trên đã mở ra hướng nghiên cứu

và phát triển công nghệ truyền thông không dây UWB cho việc
truyền thông liên chip trong tương lai. Đây cũng là cơ sở để chúng tôi
tham khảo và thiết kế bộ thu phát UWB nhằm hướng đến ứng dụng
truyền thông không dây giữa các chip.
1.2 Mục tiêu
Nghiên cứu kỹ thuật kết nối không dây giữa các chip sử dụng
công nghệ truyền thông băng siêu rộng (UWB) nhằm đem đến những
lợi ích trong việc thiết kế hệ thống như: tiêu hao năng lượng thấp, tốc
độ truyền tải dữ liệu cao, thời gian trễ trong mạch thấp và giảm mật
độ kết nối phức tạp bằng dây dẫn. Trong hệ thống truyền thông UWB
-5-


thì bộ thu phát UWB là bộ phận quan trọng vì bộ thu phát quyết định
đến toàn bộ hoạt động của hệ thống. Bộ thu phát UWB được phân
tích, thiết kế, mô phỏng, layout và mô phỏng sau layout sử dụng công
nghệ thiết kế CMOS 0,13 μm nhằm mục tiêu ứng dụng trong việc
truyền thông giữa các chip trong hệ thống máy tính. Bộ thu phát
UWB hoạt động trong dải tần cao của UWB (6 – 10 GHz). Bên cạnh
đó các kỹ thuật truyền thông liên chip và ăng-ten UWB kích thước
nhỏ cũng được phân tích và dẫn chứng nhằm minh chứng cho khả
năng ứng dụng của công nghệ UWB trong việc truyền thông giữa các
chip. Thực hiện mô hình kiểm tra bộ thu phát UWB được trình bày
như trong Hình 1.2, trong đó điện trở 50  được sử dụng để thay thế
cho ăng-ten. Thực hiện thiết kế layout và mô phỏng sau layout bộ thu
phát UWB nhằm làm cơ sở để đánh giá hoạt động của bộ thu phát
UWB. Ngoài ra bộ thu phát này cũng được mô phỏng ở các góc xử lý
(process corners) khác nhau: Fast-Fast, Fast-Slow, Typical-Typical,
Slow-Fast, Slow-Slow, và ở các nhiệt độ khác nhau (oC): -50, -25, 0,
25, 50, 75, 100, 125 để làm luận cứ trực quan cho các nhà nghiên cứu

trong việc thiết kế, chế tạo phần cứng các linh kiện vi mạch, vi xử lý
tốc độ cao trong thực tế.
Để đáp ứng mục tiêu thiết kế bộ thu phát UWB như trên chúng
tôi đặt ra yêu cầu thiết kế hệ thống được trình bày trong Bảng 1.1.
TRANSMITTER
Clock

Modulator

Impulse
Generator

Input Data

RECEIVER
LNA

Active
Balun





Gilbert cells
down-converter Integrator

Output
Data

Comparator

Demodulator

Hình 1.2: Mô hình hệ thống bộ thu phát UWB
Bảng 1.1: Thông số yêu cầu của hệ thống
Các thông số hệ thống
Công nghệ thiết kế (μm)
Điện áp nguồn (V)

Giá trị
cần đạt
CMOS
0,13
1,2

Ghi chú
Việc lựa chọn công nghệ thiết kế
CMOS 0,13 μm với điện áp nguồn 1,2
V nhằm đáp ứng công suất tiêu thụ thấp.

-6-


Ngoài ra việc lựa chọn công nghệ này
cũng còn phụ thuộc vào thư viện thiết
kế được hỗ trợ từ phía Trung tâm
ICDREC, Đại Học Quốc Gia TP.HCM.
Tần số trung tâm-fc (GHz)
Tốc độ truyền tải dữ liệu

cao (Mbps)
Băng thông (GHz)
Phương pháp điều chế
Tỉ lệ lỗi bit (BER)
Môi trường truyền
Khoảng cách truyền(cm)
Bộ phát xung UWB
Bộ thu UWB
Loại ăng-ten

8
500
4
OOK
10-6
không khí
< 50
Bảng 2.1
Bảng 2.2
Bảng 2.3

6 – 10 GHz

Khoảng cách giữa hai bộ thu phát
Kỹ thuật mạch vi sai ghép chéo (crosscoupled differential)
Bộ thu không kết hợp
(non-coherent receiver)
Ăng-ten đơn cực (monopole), bức xạ
đẳng hướng với kích thước nhỏ

1.3 Phương pháp và đối tượng nghiên cứu
- Các mạch điện của bộ thu phát UWB
được thiết kế dựa trên phương pháp thiết
kế vi mạch tương tự theo phương pháp
thiết kế từ dưới lên.
- Thiết kế các mạch điện có cấu trúc bao
gồm các linh kiện cơ bản như MOSFET,
điện dung, điện cảm, điện trở, . . .
- Xây dựng thành những khối chức năng
(cell/block/module), như: khối các cổng
logic (AND, OR, NOT, XOR,…) [2].
- Tổng hợp các khối chức năng thành
những mạch có chức năng phức tạp hơn.
- Tùy vào chức năng của chip, mạch điện
lớp trên cùng (top-level) có thể bao gồm
một hoặc nhiều mạch chức năng nối với
nhau. Trong quá trình thiết kế mạch,
chúng tôi đã thực hiện dựa trên lưu đồ
thiết kế vi mạch tương tự của công cụ
thiết kế Cadence (Hình 1.3).

Đặt tả yêu cầu thiết kế
(điều kiện ngõ vào ra)
Tính toán và thiết kế ở mức
Schematic
Mô phỏng
No

Thoả mãn yêu cầu
thiết kế schematic?

Yes

Thiết kế Layout

Kiểm tra Layout
-Kiểm tra vật lý: DRC và LVS
-Trích ký sinh

No

Thoả mãn yêu cầu
thiết kế layout ?
Yes

Mô phỏng sau Layout

No

Thoả mãn yêu cầu
mô phỏng sau layout ?
Yes

Chế tạo chip thử nghiệm

Đo lường và kiểm tra chip

Hình 1.3: Lưu đồ thiết kế vi mạch tương tự sử dụng công cụ Cadence

-7-

Chương 2: CÔNG NGHỆ TRUYỀN THÔNG UWB
GIỮA CÁC CHIP
2.1 Tổng quan về công nghệ UWB
Qui định của FCC về tín hiệu UWB: mật độ phổ công suất cực
thấp và băng thông rộng. Tín hiệu UWB phải có băng thông lớn hơn
500MHz hay hệ số băng thông lớn hơn 20%. Hệ số băng thông Bf đo
tại điểm 10 dB trong phổ tần được tính theo công thức sau:
Bf 

BW
fH  fL
f  fL
.100% 
.100%  2. H
.100%  20%
fC
( fH  fL ) / 2
fH  fL

(2.1)

Trong đó: BW = fH - fL là băng tần 10dB của hệ thống, fC = (fH + fL)/2
là tần số trung tâm, fH là tần số cao với công suất thấp hơn 10dB so
với tần số có công suất cực đại và fL là tần số thấp với công suất thấp
hơn 10dB so với tần số có công suất cực đại.

Hình 2.1: Tính hệ số băng thông Bf

2.2 Kết nối không dây giữa các chip bằng công nghệ UWB

Đối với những hệ thống lớn với mật độ tích hợp cao thì truyền
thông không dây liên chip sử dụng kết nối điện cảm và điện dung gặp
phải những khó khăn nhất định. Kỹ thuật truyền thông không dây liên
chip sử dụng công nghệ truyền thông UWB đang được đề xuất
nghiên cứu trong luận án. Chúng tôi đã phân tích, tính toán các thông
số hệ thống bộ thu phát UWB và đưa ra yêu cầu thiết kế bộ thu phát
UWB nhằm ứng dụng cho việc truyền thông không dây liên chip. Cụ
thể yêu cầu thiết kế hệ thống được trình bày trong các bảng sau:
-8-


Bảng 2.1: Thông số yêu cầu của bộ phát xung UWB
Thông số kỹ thuật
Công nghệ thiết kế (µm)
Băng thông - bandwidth (GHz)
Tần số trung tâm – fc (GHz)
Phương pháp điều chế
Hình dạng xung UWB
Mật độ phổ công suất thấp (dBm/MHz)
Biên độ đỉnh-đỉnh Vpp (mV)
Độ rộng xung - pulse width (ps)
Năng lượng xung để đảm bảo công suất tiêu thụ
thấp (pJ/pulse)
Tốc độ truyền dữ liệu (Mbps)
Diện tích die - chip area (mm2)

Cần đạt
CMOS 0,13μm
6 – 10
8

OOK
Dao động tắt dần
< -41,3
> 50
300 - 700
<2
500
<1

Bảng 2.2: Thông số yêu cầu của bộ thu UWB
Thông số kỹ thuật
Công nghệ thiết kế
Băng thông (GHz)
S11 (dB)
S21 (dB)
S12 (dB)
S22 (dB)
Hệ số nhiễu NF(bộ thu)=NF(LNA) + NFdsb
(Gilbert) (dB)
Hệ số ổn định k
Độ lợi chuyển đổi (dB)
Hệ số tuyến tính IIP3 (dBm)
Độ nhạy của bộ thu (dBm)
Công suất phát (mW)
Điện áp nguồn (V)
Công suất tiêu thụ trung bình (mW)
Diện tích chip (mm2)

Cần đạt
0,13μm CMOS

6 - 10
< -10
> 10
< -30
< -10
< 17,8
>1
>8
>5
< -46,3
< 0,3
1,2
< 30
<1

Bảng 2.3: Yêu cầu thiết kế ăng-ten UWB
Thông số kỹ thuật
Dải tần số hoạt động
Tần số cộng hưởng trung tâm
Hiệu suất bức xạ cao
Đồ thị bức xạ
Độ rộng búp sóng nửa công suất
Hình dạng, kích thước ăng-ten

Yêu cầu cần đạt
6 – 10 GHz
8 GHz
> 70%
Đẳng hướng (omni-directional)
> 600

Nhỏ, gọn, đồng phẳng

-9-


Độ lợi hướng tính (truyền ở khoảng
cách ngắn)
Môi trường truyền

Thấp
Không khí

2.3 Kết luận
Một số vấn đề liên quan đến công nghệ truyền thông UWB đã
được phân tích như: ưu nhược điểm của công nghệ UWB. Phân tích
và đánh giá các kỹ thuật kết nối truyền thông liên chip như: bằng dây
dẫn, kết nối không dây bằng điện cảm và điện dung. Phân tích tính
toán các thông số hệ thống thu phát UWB và mẫu ăng-ten kích thước
nhỏ nhằm đáp ứng cho việc truyền thông liên chip.
Chương 3: BỘ PHÁT XUNG UWB
3.1 Tổng quan bộ phát xung UWB
Bộ phát xung UWB được đề xuất thiết kế gồm hai khối chính:
- Khối điều chế tín hiệu sử dụng phương pháp điều chế khoá
bật tắt (OOK-On-off keying).
- Khối tạo xung UWB sử dụng mạch tạo dao động LC. Đây là
khối quan trọng trong bộ phát xung UWB.
TRANSMITTER
Clock

Modulator

Impulse
Generator

Input Data

Hình 3.1: Sơ đồ khối bộ phát xung UWB

3.2 Thiết kế bộ phát xung UWB
Bộ phát xung UWB được thiết kế và mô phỏng dựa trên công nghệ
CMOS 0,13μm. Nguồn cung cấp là 1,2 V, công suất tiêu thụ trung bình của
bộ phát xung (Pavg) là 0,55 mW. Thực hiện việc truyền 25 bit dữ liệu gồm:
0101011001011010011011101 với xung clock bằng 500MHz, tốc độ truyền
dữ liệu là 500Mbps. Xung UWB được xác định trong miền thời gian và
miền tần số được trình bày trong Hình 3.4 và Hình 3.5. Năng lượng xung
UWB được xác định bởi công thức sau: E = Pavg . PRT = 0,55 (mW) x 2
(ns/pulse) = 0,55 x 10-3 (W) x 2 x 10-9 (s/pulse) = 1,1 (pJ/pulse).

- 10 -


UWB
pulse

Hình 3.2: Sơ đồ mạch của bộ phát xung UWB

Hình 3.3: Kết quả mô phỏng bộ phát xung UWB

Hình 3.4: Xung UWB trong miền
thời gian

Hình 3.5: Xung UWB trong miền
tần số

Bảng 3.1: Kết quả thực hiện bộ phát xung UWB
Thông số kỹ thuật

Yêu cầu
cần đạt

Công nghệ thiết kế (μm)
Băng thông - bandwidth(GHz)
Tần số trung tâm – fc (GHz)

6 – 10
8

- 11 -

Kết quả thực hiện
mô phỏng Schematic
CMOS 0,13μm
6 – 10
8


Phương pháp điều chế
Hình dạng xung UWB
Mật độ phổ công suất (dBm/MHz)
Biên độ đỉnh-đỉnh Vpp (mV)

Độ rộng xung - pulse width (ps)
Năng lượng xung để đảm bảo công
suất tiêu thụ thấp (pJ/pulse)
Tốc độ truyền dữ liệu (Mbps)
Diện tích die - chip area (mm2)

OOK
OOK
Mạch dao động LC, ghép vi sai
< -41,3
-55
> 50
88,6
300 - 700
586

Công suất tiêu thụ trung bình (mW)

<2

1,1

500
<1

500
Xác định trong Chương 5

<1

0,55

3.5 Kết luận
Bộ phát xung UWB đã được thiết kế sử dụng phương pháp
mạch tạo xung LC để tạo ra xung UWB. Kết quả đạt được của xung
UWB phù hợp với những yêu cầu đã đặt ra của bộ phát xung UWB,
nhằm ứng dụng trong việc truyền thông tin giữa các chip với nhau.
Chương 4: BỘ THU UWB
4.1 Tổng quan bộ thu UWB
Chức năng của bộ thu là nhận tín hiệu xung từ bộ phát thông
qua ăng-ten và đưa đến khối khuếch đại nhiễu thấp (LNA) để khuếch
đại tín hiệu nhận, kế đến tín hiệu được đưa đến khối cân bằng tích
cực (active balun) để chuyển đổi tín hiệu từ chế độ đơn cực (singleended mode) ở ngõ ra của LNA sang chế độ vi sai (differential mode)
để đưa đến ngõ vào của khối giải điều chế (demodulator) để phục hồi
các bit dữ liệu. Như đã trình bày trong Chương 2, với mục đích tiết
giảm năng lượng tiêu thụ và giảm độ phức tạp cũng như giảm giá
thành, bộ thu được thiết kế dựa trên bộ thu không kết hợp (noncoherent) [72, 113, 128, 137]. Bộ thu UWB được thiết kế theo từng
khối riêng biệt gồm các khối: khối khuếch đại nhiễu thấp, khối cân
bằng tích cực (active balun) và khối giải điều chế. Trong đó khối giải
điều chế được chia ra các khối nhỏ như: khối trộn tần xuống (Gilbert
cells down-converter), khối tích phân (integrator), khối so sánh
(comparator). Sơ đồ khối bộ thu UWB trong luận án này được trình
bày trong Hình 4.1.
- 12 -


RECEIVER
LNA

Active

Balun

L2





Gilbert cells
down-converter Integrator

Output
Data

R2

Comparator

C3 Out

C2

MP1

Demodulator
RF

MN2

Hình 4.1: Sơ đồ khối Bộ thu UWB

In

C1

L1

MN1

Hình 4.2: Sơ đồ mạch LNA

4.2 Khối khuếch đại nhiễu thấp
Mạch LNA được thiết kế gồm hai mạch: mạch hồi tiếp điện trở
(resistive feedback - RFe)RFe-CR và mạch đệm RFe (Hình 4.2). Kết
quả mô phỏng thông số S theo tần số: Hình 4.3 cho thấy S21>15 dB
trong dải tần số từ 6 GHz đến 10 GHz. S21 đạt giá trị cao nhất là 18,3
dB tại tần số 6,0 GHz.

Hình 4.3: Thông số S21

Hình 4.6: Thông số S22

Hình 4.4: Thông số S11

Hình 4.7: Thông số NF

Hình 4.5: Thông số S12

Hình 4.8: Hệ số ổn định K

Kết quả mô phỏng ở Hình 4.4 cho thấy S11 < -12 dB trong dải

tần số từ 6 GHz đến 10 GHz, S11 đạt giá trị thấp nhất là -19,8 dB tại
tần số 8,4 GHz. Hình 4.5 cho thấy S12 < -31,8 dB trong dải tần số từ 6
GHz đến 10 GHz. Hình 4.6 cho thấy S22 < -10 dB trong dải tần số từ
- 13 -


6 GHz đến 10 GHz. S22 đạt giá trị thấp nhất là -32 dB tại tần số 8,4
GHz. Hình 4.7 cho thấy NF < 3,5 dB trong dải tần số từ 6 GHz đến
10 GHz. NF đạt giá trị thấp nhất là 2,3 dB ở tần số 7,0 GHz và ở tần
số 8,0 GHz NF đạt 2,5 dB. Hình 4.8 cho thấy hệ số ổn định K > 2,8
trong dải tần số từ 6 GHz đến 10 GHz.
4.3 Khối cân bằng tích cực
Khối cân bằng này có nhiệm vụ chuyển đổi tín hiệu từ chế độ
đơn cực (single-ended mode) ở ngõ ra của LNA sang chế độ vi sai
(differential mode) để đưa đến ngõ vào của khối giải điều chế. Kết
quả mô phỏng cho thấy hai tín hiệu ngõ ra có sự đảo pha, hai tín hiệu
này được tiếp tục đưa đến khối giải điều chế.
4.4 Khối giải điều chế tín hiệu
Tín hiệu RF sau khi nhận được và được khuếch đại thông qua
khối LNA kết hợp với khối cân bằng tích cực sẽ đưa tiếp đến khối
giải điều chế OOK để phục hồi các bit dữ liệu. Phương pháp điều chế
OOK thường được sử dụng trong việc giao tiếp ở khoảng cách rất
ngắn với công suất phát thấp. Sơ đồ khối giải điều chế được trình bày
trong Hình 4.9.
RF



Bits



Gilbert cells
down-converter Integrator

Comparator

Demodulator

Hình 4.9: Khối giải điều chế OOK

Khối giải điều chế OOK được thiết kế gồm ba khối nhỏ sau:
4.4.1 Khối trộn tần xuống (Gilbert cells down-converter): sử dụng
mạch Gilbert (Hình 4.10). Thực hiện mô phỏng quá trình quá độ
(transient) và mô phỏng PSS để xác định độ lợi chuyển đổi. Kết quả
Hình 4.11 ta xác định giá trị độ lợi chuyển đổi như sau:
 V ( IF ) 
 908,1mV
CG(dB)  20log  out
  20log 
V
(
RF
)
 350, 7mV
 in



  8, 26dB



(4.1)

Từ Hình 4.12 ta xác định giá trị độ lợi chuyển đổi như sau:
CG(dB) = (-0,677) - (-8,979) = 8,3 dB
(4.2)

- 14 -


Hình 4.10: Mạch Gilbert

Hình 4.11: Kết quả mô phỏng quá
trình quá độ

Hình 4.12: Kết quả mô phỏng PSS

Nhận xét: độ lợi chuyển đổi xác định bằng công thức (4.1) từ
kết quả mô phỏng quá độ và bằng công thức (4.2) từ kết quả mô
phỏng PSS, cho thấy độ lợi chuyển đổi gần bằng nhau. Thực hiện mô
phỏng QPSS và QPAC để tìm điểm 1dB và IIP3.

Hình 4.13: Kết quả mô
phỏng điểm nén 1dB

Hình 4.14: Kết quả mô
phỏng IIP3

Hình 4.15: Kết quả mô

phỏng nhiễu (NFdsb)

Nhận xét: Kết quả mô phỏng điểm nén 1 dB được trình bày
như trong Hình 4.13. Từ kết quả mô phỏng cho thấy giá trị tại điểm
- 15 -


nén 1 dB bằng -3,8 dBm. Kết quả mô phỏng điểm IIP3 được trình
bày như trong Hình 4.14, kết quả cho thấy giá trị tại điểm IIP3 bằng
5,9 dBm. Kết quả này cho thấy ảnh hưởng của méo bậc 3 nhỏ và tính
tuyến tính tốt. Kết quả mô phỏng nhiễu của khối trộn tần xuống được
trình bày như trong Hình 4.15, giá trị của hệ số nhiễu NFdsb bằng 9
dB.
4.4.2 Khối tích phân (Integrator): sử dụng mạch tích phân RC.Tín
hiệu sau khi qua khối trộn tần xuống được đưa đến khối tích phân.
Mạch tích phân RC được sử dụng trong thiết kế. Điện dung C L được
thêm vào kết hợp với điện trở RL tạo thành mạch tích phân. Sơ đồ
mạch của khối tích phân được trình bày trong hình sau:
Vin

Vout

Hình 4.16: Sơ đồ mạch của khối tích phân

4.4.3 Khối so sánh, gồm ba mạch: mạch tiền khuếch đại (preamplification), mạch quyết định (decision circuit) và mạch đệm ngõ
ra (output buffer). Sơ đồ mạch khối so sánh được trình bày trong
Hình 4.17.
Output buffer
Pre-amplification

Decision circuit

Hình 4.17: Sơ đồ mạch khối so sánh

Hình 4.18 trình bày kết quả mô phỏng theo thời gian ngõ ra
của khối so sánh. Kết quả mô phỏng trên cho thấy tín hiệu ở ngõ ra
của khối so sánh tạo ra bit 1 khi vp lớn hơn vm và ngược lại khi vp nhỏ
hơn vm thì sẽ tạo ra bit 0.
- 16 -


Hình 4.18: Kết quả mô phỏng theo thời gian ngõ ra của khối so sánh

Kết quả mô phỏng sự thay đổi tín hiệu ngõ ra vop và vom được
trình bày trong Hình 4.19, với tín hiệu ngõ vào: Vm = 600 mV và Vp
chạy từ 0 đến 1,2 V. Kết quả mô phỏng Hình 4.20 cho thấy điện áp
offset của mạch so sánh khoảng 12 mV.

Hình 4.20: Điện áp offset

Hình 4.19: Thay đổi tín hiệu ngõ ra
vop và vom

Bảng 4.1: Kết quả thực hiện bộ thu UWB
Thông số kỹ thuật
Công nghệ thiết kế (μm)
Băng thông (GHz)
S11 (dB)
S21 (dB)
S12 (dB)

S22 (dB)
NF(bộ thu) = NF(LNA) +
NF(Gilbert) (dB)
Hệ số ổn định k
Độ lợi chuyển đổi (dB)

Yêu cầu cần đạt
CMOS 0,13μm
6 - 10
< -10
> 10
< -30
< -10

Kết quả thực hiện
mô phỏng Schematic
CMOS 0,13μm
6 - 10
< -12
> 15
< -31,8
< -10

< 17,8

11,5

>1
>8

> 2,8
8,3

- 17 -


Hệ số tuyến tính IIP3 (dBm)
Độ nhạy của bộ thu (dBm)
Điện áp nguồn (V)
Công suất tiêu thụ trung bình (mW)
Diện tích chip (mm2)

>5
< -46,3
1,2
< 30
<1

5,9
Xác định trong Chương 5
1,2
28,6
Xác định trong Chương 5

4.6 Kết luận
Các khối trong bộ thu UWB đã được phân tích, thiết kế và mô
phỏng gồm: khối khuếch đại tạp âm thấp (LNA), khối cân bằng tích
cực (active balun) và khối giải điều chế OOK. Kết quả mô phỏng cho
thấy các thông số kỹ thuật của các khối trong bộ thu nằm trong giới
hạn cho phép của hệ thống truyền thông băng siêu rộng UWB, nhằm

ứng dụng trong truyền thông liên chip.
Chương 5: ĂNG-TEN UWB, KIỂM TRA BỘ THU PHÁT UWB
VÀ LAYOUT CHIP
5.1 Thiết kế và mô phỏng ăng-ten UWB kích thước nhỏ
Chúng tôi đã thiết kế và mô phỏng hai mẫu ăng-ten: ăng-ten
đơn cực lệch (Hình 5.1) và ăng-ten đơn cực đối xứng (Hình 5.2). Hai
mẫu ăng-ten này được thực hiện trên đế vật liệu điện môi Ferro A6S
có hằng số điện môi  r  5,9 và độ dày lớp điện môi: 0,765 mm. Vật
liệu dẫn bằng đồng với lớp đồng dày 0,035 mm.

Hình 5.1: Kích thước ăng-ten đơn
cực lệch

Hình 5.2: Kích thước ăng-ten đơn
cực đối xứng

Nhận xét: Ăng-ten đơn cực lệch (bất đối xứng) có kích thước
tương đối nhỏ (16 x 8 mm2). Tuy nhiên, băng thông của ăng-ten đạt
được trong dải tần số từ 7,43 GHz – 13,837 GHz. Băng thông này
của ăng-ten chưa phủ hết toàn bộ dải tần cao của UWB (6 GHz – 10
- 18 -


GHz). Do đó ăng-ten này chưa đảm bảo hoạt động tốt trong dải tần
cao của UWB (6 - 10 GHz).
Ăng-ten đơn cực đối xứng có kích thước tương đối nhỏ (16 x
16 mm2). Kết quả mô phỏng cho thấy hệ số S11 < -10 dB, băng thông
của ăng-ten đạt được trong dải tần số từ 5,2 GHz – 12 GHz. Băng
thông này của ăng-ten phủ hết toàn bộ dải tần cao của UWB (6 GHz
– 10 GHz). Đồ thị bức xạ 2D, 3D cho thấy có dạng đối xứng, bức xạ

đều ra vùng không gian xung quanh ăng-ten, búp sóng chính khá
rộng dao động từ 87,6o đến 103,20 ở tần số từ 6 GHz đến 10 GHz. Độ
lợi ăng-ten đạt từ 1,6 dBi đến 3,8 dBi và hiệu suất bức xạ cao (lớn
hơn 85%). Ăng-ten này đáp ứng được yêu cầu cho việc truyền thông
giữa các chip sử dụng công nghệ băng thông siêu rộng UWB, nó đảm
bảo hoạt động tốt trong dải tần cao của UWB (6 - 10 GHz).
5.2 Kiểm tra bộ thu phát UWB
Mô hình kiểm tra bộ thu phát UWB trình bày trong Hình 5.3.

Hình 5.3: Mô hình kiểm tra hệ thống bộ thu phát UWB

Mô hình kiểm tra hệ thống bộ thu phát UWB được thực hiện
trên phần mềm Cadence dựa trên công nghệ thiết kế CMOS 0,13μm
với điện áp nguồn 1,2V. Thực hiện mô phỏng hoạt động của bộ thu
phát UWB bằng việc truyền 25 bit dữ liệu: 0101011001011010011011101
với xung clock 500MHz, tốc độ truyền dữ liệu là 500Mbps. Kết quả
mô phỏng được trình bày trong Hình 5.4. Trong đó: A là xung clock
(500 MHz), B là dữ liệu vào, C là xung UWB (truyền đi ở bộ phát
xung UWB), D là xung UWB được khuếch đại (ngõ ra của khối
LNA), E là tín hiệu IF+ và IF-, F là dữ liệu ra ở khối so sánh của bộ
thu.

- 19 -


Hình 5.4: Kết quả mô phỏng bộ thu phát UWB

Xác định độ nhạy của bộ thu: Từ kết quả mô phỏng bộ thu
bên trên, áp dụng công thức tính độ nhạy của bộ thu như sau:
Prx = Nfloor + SNR = N + NF(bộ thu) + SNR

(5.1)
= -77,8 dBm +11,5 dB+13,7 dB = –52,6 dBm
- Xác định công suất phát: Công suất phát được xác định dựa
trên công thức sau:
Ptx = Prx – Gtx – Grx + Lfs + Fade Margin
(5.2)
trong đó: Prx là độ nhạy của bộ thu, Prx = –52,6 dBm
Gtx, Grx là độ lợi của ăng-ten phát và thu, Gtx=Grx= 2,7 dBi (ở
tần số 8GHz).
Fade Margin: dự trữ fading = 4,5 dB [34].
Lfs là độ suy hao của tín hiệu trong quá trình truyền. Áp dụng
công thức: Lfs = 20 log10(4 π D/λ)
(5.3)
trong đó: D là khoảng cách giữa bộ thu và bộ phát
λ là bước sóng, λ = c/f = 3 x 108ms-1/8GHz = 0,038m
-

Từ công thức (5.2) và (5.3) xác định được độ suy hao và công
suất phát theo khoảng cách giữa bộ thu và bộ phát trong môi trường
không khí được trình bày trong Bảng 5.1.
Bảng 5.1: Độ suy hao và công suất phát theo khoảng cách
D (cm)
5
Lfs (dB)
24,4
(dBm) -29,1
Ptx
(μW) 1,23

10

15
20
25 30 35 40 45
30,4
34 36,4 38,3 40 41,3 42,4 43,4
-23,1 -19,5 -17,1 -15,2 -13,5 -12,2 -11,1 -10,1
4,89 11,22 19,5 30,2 44,7 60,3 77,6 97,7

- 20 -

50
44,4
-9,1
123


Nhận xét: Từ kết quả trên cho thấy độ suy hao của tín hiệu
trong quá trình truyền sẽ gia tăng theo sự gia tăng của khoảng cách
giữa bộ thu và bộ phát. Công suất phát sẽ tăng khi khoảng cách giữa
bộ thu và bộ phát tăng, tuy nhiên công suất phát thấp hơn 0,3 mW,
thoả theo qui định của FCC trong dải tần UWB từ 6 – 10 GHz.
5.3 Thiết kế layout bộ thu phát UWB
Bộ thu phát UWB đã được thiết kế layout dựa trên công nghệ
chế tạo CMOS 0,13 μm của GlobalFoundries. Thư viện công nghệ
CMOS 0,13μm của GlobalFoundries gồm 8 lớp metal. Hình 5.5 trình
bày kết quả layout bộ thu phát UWB với diện tích chip khoảng 0,36
mm2. Phần chiếm diện tích nhiều nhất trên chip chủ yếu là cuộn cảm
L (inductor).

Transmitter

Receiver

Hình 5.5: Bản layout bộ thu phát UWB

5.3.1 Mô phỏng sau layout bộ phát xung UWB

Hình 5.6: Xung UWB trong miền
thời gian

- 21 -

Hình 5.7: Mật độ phổ công suất của
xung UWB


Bảng 5.2: Kết quả mô phỏng sau layout và mô phỏng schematic

Nhận xét: từ kết quả so sánh trên cho thấy do ảnh hưởng của
ký sinh nên kết quả mô phỏng sau layout bộ phát xung bị thay đổi
tiêu cực so với mô phỏng từ schematic. Trong đó biên độ đỉnh-đỉnh
của xung giảm khoảng 37 mV, đối với truyền thông UWB giữa các
chip (ở khoảng cách vài chục cm) thì biên độ này đủ lớn để truyền
đến bộ thu mà không cần sử dụng bất kỳ bộ khuếch đại tín hiệu băng
rộng. Độ rộng xung UWB khoảng 631 ps (tăng 45 ps so với mô
phỏng từ schematic), độ rộng xung này nhỏ hơn so với [88], thoả
mãn yêu cầu độ rộng xung cho truyền thông UWB ở khoảng cách
ngắn. Năng lượng xung đạt 1,1 pJ/pulse, thấp hơn so với [88] và
[119]. Băng thông đạt 4,0 GHz, mật độ phổ công suất thấp (-60
dBm) thoả mãn quy định của FCC về phổ tầng UWB. Công suất tiêu

thụ trung bình tăng gần 0,1 mW, công suất tiêu thụ này thấp hơn so
với [71]. Ngoài ra, kết quả mô phỏng sau layout bộ phát UWB có thể
xem là cơ sở để tham khảo và đánh giá hoạt động của chip sau khi
chế tạo
5.3.2 Kết quả mô phỏng sau layout bộ thu UWB
a) Khối LNA
- 22 -


Hình 5.8: Thông số S21

Hình 5.9: Thông số S11

Hình 5.10: Thông số S12

Hình 5.11: Thông số S22

Hình 5.12: Thông số NF

Hình 5.13: Hệ số K

b) Khối trộn tần xuống (mạch Gilbert)

Hình 5.14: Kết quả mô phỏng
transient sau layout khối Gilbert

Hình 5.16: Kết quả mô
phỏng sau layout điểm
nén 1 dB

Hình 5.15: Kết quả mô phỏng QPSS
sau layout khối Gilbert

Hình 5.17: Kết quả mô
phỏng sau layout điểm
IIP3

- 23 -

Hình 5.18: Hệ số nhiễu
NFdsb