ĐẠI HỌC THÁI NGUYÊN
CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM
TRƯỜNG ĐHKT CÔNG NGHIỆP
Độc lập - Tự do - Hạnh phúc
ĐẠI HỌC THÁI NGUYÊN
-----------***-----------
TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP
----------------***----------------
THUYẾT MINH
LUẬN VĂN THẠC SỸ KỸ THUẬT
LUẬN VĂN THẠC SỸ KỸ THUẬT
ĐỀ TÀI
NGHIÊN CỨU VÀ ỨNG DỤNG CARD ĐIỀU KHIỂN SỐ DSP
ĐỂ THIẾT KẾ BỘ ĐIỀU KHIỂN SỐ TRONG ĐIỀU KHIỂN
CHUYỂN ĐỘNG
Học viên: Đinh Văn Nghiệp
Lớp: CHK10
Chuyên ngành: Tự động hoá
Người HD Khoa học:TS. Bùi Chính Minh
Ngày giao đề tài: 01/02/2009
Ngày hoàn thành: 31/07/2009
KHOA ĐT SAU ĐẠI HỌC
CB HƯỚNG DẪN
TS. Bùi Chính Minh
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
NGHIÊN CỨU VÀ ỨNG DỤNG CARD ĐIỀU
KHIỂN SỐ DSP ĐỂ THIẾT KẾ BỘ ĐIỀU KHIỂN
SỐ TRONG ĐIỀU KHIỂN CHUYỂN ĐỘNG
Ngành: TỰ ĐỘNG HÓA
Mã số:
Học viên: ĐINH VĂN NGHIỆP
Người HD Khoa học: TS. BÙI CHÍNH MINH
HỌC VIÊN
Đinh Văn Nghiệp
THÁI NGUYÊN 2009
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
LỜI CAM ĐOAN
ĐẠI HỌC THÁI NGUYÊN
Tên tôi là: Đinh Văn Nghiệp
TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHIỆP
----------------***----------------
Sinh ngày 25 tháng 12 năm 1981
Học viên lớp cao học khoá 10 - Tự động hoá - Trường đại học Kỹ thuật
Công nghiệp Thái Nguyên.
LUẬN VĂN THẠC SỸ KỸ THUẬT
NGÀNH: TỰ ĐỘNG HOÁ
Hiện đang công tác tại khoa Điện - Trường đại học Kỹ thuật Công nghiệp
Thái Nguyên.
Xin cam đoan: Đề tài “Nghiên cứu và ứng dụng Card điều khiển số DSP
(Digital signal Processor) để thiết kế bộ điều khiển số trong điều khiển chuyển động”
do thầy giáo TS. Bùi Chính Minh hướng dẫn là công trình nghiên cứu của riêng
NGHIÊN CỨU VÀ ỨNG DỤNG CARD ĐIỀU
KHIỂN SỐ DSP ĐỂ THIẾT KẾ BỘ ĐIỀU KHIỂN
SỐ TRONG ĐIỀU KHIỂN CHUYỂN ĐỘNG
tôi. Tất cả các tài liệu tham khảo đều có nguồn gốc, xuất xứ rõ ràng.
Tác giả xin cam đoan tất cả những nội dung trong luận văn đúng như nội
dung trong đề cương và yêu cầu của thầy giáo hướng dẫn. Nếu sai tôi hoàn toàn
chịu trách nhiệm trước Hội đồng khoa học và trước pháp luật.
Thái Nguyên, ngày 31 tháng 7 năm 2009
Tác giả luận văn
ĐINH VĂN NGHIỆP
Đinh Văn Nghiệp
THÁI NGUYÊN 2009
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
1
LỜI CẢM ƠN
MỤC LỤC
Sau sáu tháng nghiên cứu, làm việc khẩn trương, được sự động viên, giúp đỡ
Nội dung
Trang
và hướng dẫn tận tình của thầy giáo TS. Bùi Chính Minh, luận văn với đề tài
Trang phụ bìa
“Nghiên cứu và ứng dụng Card điều khiển số DSP (Digital signal Processor) để thiết
Lời cam đoan
1
Lời cảm ơn
2
Tác giả xin bày tỏ lòng biết ơn sâu sắc đến:
Mục lục
3
Thầy giáo hướng dẫn TS. Bùi Chính Minh đã tận tình chỉ dẫn, giúp đỡ tác
Danh mục các hình vẽ, đồ thị
6
CHƯƠNG 1. TỔNG QUAN VỀ HỆ ĐIỀU KHIỂN SỐ
11
1.1. Lý thuyết về hệ điều khiển số
11
kế bộ điều khiển số trong điều khiển chuyển động” đã hoàn thành.
giả hoàn thành luận văn này.
Khoa đào tạo Sau đại học, các thầy giáo, cô giáo thuộc bộ môn Tự động hoá
– Khoa Điện - Trường Đại học Kỹ thuật Công nghiệp Thái Nguyên đã giúp đỡ tác
1.1.1. Cấu trúc điển hình của hệ điều khiển số
11
giả trong suốt quá trình học tập cũng như quá trình nghiên cứu thực hiện luận văn.
1.1.2. Cở sở của điều khiển số
21
Trung tâm Thí nghiệm Trường đại học kỹ thuật Công Nghiệp, đặc biệt là các
cán bộ phòng thí nghiệm tự động hoá đã tận tình giúp đỡ tác giả xây dựng hệ thực
nghiệm.
1.1.2.1. Biến đổi Z
21
1.1.2.2 Tín hiệu và lấy mẫu tín hiệu trong hệ điều khiển số
24
1.2. Tổng hợp hệ điều khiển số
Toàn thể các đồng nghiệp, bạn bè, gia đình và người thân đã quan tâm, động
viên, giúp đỡ tác giả trong suốt quá trình học tập và hoàn thành bản luận văn.
Tác giả luận văn
Đinh Văn Nghiệp
27
1.2.1. Lý luận chung.
27
1.2.2. Điều kiện để tổng hợp được bộ điều khiển số trong hệ.
29
1.2.3. Chọn tần số lấy mẫu.
30
1.2.4. Thiết kế bộ điều khiển số theo phương pháp liên tục.
32
1.2.4.1. Phương pháp vi phân
32
1.2.4.2. Bộ điều khiển số được xác định theo hàm truyền đạt
34
1.2.4.3. Phương pháp dùng biến đổi z
36
1.2.4.4. Tổng hợp bộ điều khiển có tính phần tử lưu giữ (ZOH)
37
1.2.5. Thiết kế bộ điều khiển số theo phương pháp trực tiếp
38
1.2.5.1. Phương pháp quỹ đạo nghiệm số trên mặt phẳng z.
38
1.2.5.2. Bù ảnh hưởng của khâu trễ
1.2.5.3. Hệ ổn định vô tận
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
2
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
40
3
1.2.6. Dùng matlab để tổng hợp hệ điều khiển số
41
2.5. Tạo ứng dụng với dSPACE và Simulink
88
41
2.5.1. Tạo ứng dụng với Control Desk
93
1.3.1. Một số cấu trúc điều chỉnh được sử dụng
41
2.5.2. Hiển thị các điều khiển, quan sát với Instrumentation
94
1.3.2. Thiết kế và mô phỏng hệ thống bằng máy tính
47
CHƯƠNG 2. GIỚI THIỆU CARD DSP DS1104
49
1.3. Điều khiển số trong điều khiển chuyển động
2.1. Giới thiệu chung
49
2.2. Cấu trúc phần cứng của DS1104
51
2.2.1. Cấu trúc tổng quan
51
2.2.2. Ghép nối với máy chủ (Host Interface)
53
2.2.3. Các thành phần chủ yếu của DS1104
59
Management Tools.
CHƯƠNG 3.
XÂY DỰNG HỆ ĐIỀU KHIỂN CHUYỂN
100
ĐỘNG SỬ DỤNG CARD DS 1104
3.1. Tổng hợp hệ điều khiển chuyển động vị trí DC servo(theo phương
100
pháp tương tự)
3.1.1. Mô hình toán học của hệ
100
3.1.2. Cấu trúc hệ điều khiển vị trí và phương pháp tổng hợp các
mạch vòng
2.2.3.1. Bộ xử lý tín hiệu số DSP TMS320F240.
59
2.2.3.2. Hệ con AD (Analog to Digital).
65
2.2.3.3. Hệ con DA (Digital to Analog).
67
2.2.3.4. Hệ con Vào/Ra số (Digital I/O)
70
3.2.Hệ điều khiển vị trí động cơ DC Servo dùng bộ điều khiển Fuzzy logic
2.2.3.5. Hệ con bộ mã hoá so lệch
73
ứng dụng Card DS1104
2.2.3.6. Thanh ghi điều khiển vào ra IOCTL
75
3.3. Xây dựng hệ thống điều khiển chuyển động
3.1.3. Tính toán các thông số hệ điều khiển vị trí và cấu trúc hệ điều
104
110
khiển vị trí
3.1.4. Mô phỏng hệ trên Matlab
114
115
121
76
3.3.1 Giới thiệu các thiết bị trong hệ thống thực
121
78
3.3.2. Lập trình điều khiển hệ
123
2.3.1. Cài đặt dSPACE
79
3.3.3. Các đặc tính thực nghiệm hệ điều khiển chuyển động
124
2.3.2. Các khối dSPACE trong Simulink
80
KẾT LUẬN VÀ KIẾN NGHỊ
129
2.3.2.1. Các điều khiển vào/ra tương tự
81
TÀI LIỆU THAM KHẢO
129
2.3.2.2. Các điều khiển vào/ra số
81
2.2.3.7. Sơ đồ chân I/O Connector của DS1104
2.3. Phần mềm dSPACE
2.4. Một số các tính năng cơ bản của Card DS1104 cho điều khiển
81
chuyển động.
2.4.1. Các điều khiển vị trí Encoder
81
2.4.2. Điều khiển PWM (Pulse Width Modulation)
82
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
4
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
5
DANH MỤC CÁC BẢNG, HÌNH VẼ, ĐỒ THỊ
Hình 1.10. Bộ biến đổi A /D theo nguyên tắc servo
Bảng 2.2. Mô tả thanh ghi trạng thái
Hình 1.11 : Hàm thời gian
Bảng 2.3. Mô tả thanh ghi cài đặt
Hình 1.12. Tín hiệu liên tục
Bảng 2.4. Các ngắt cứng của DSP
Hình 1.13.Tín hiệu rời rạc
Bảng 2.5. Quản lý các ngát cứng
Hình1.14:Bộ cắt mẫu
Bảng 2.6. Các địa chỉ thanh ghi của hệ con AD
Hình 1.15: Mối quan hệ quá trình gián đoạn và liên tục
Bảng 2.7. Các địa chỉ thanh ghi của hệ con DA
Hình 1.16
Bảng 2.8. Mô tả thanh ghi chế độ DA
Hình 1.17
Bảng 2.9. Thanh ghi cổng vào/ra
Hình 1.18
Bảng 2.10. Tên các chân của DS1104 trên P1A
Hình 1.19
Bảng 2.11. Tên các chân của DS1104 trên P1B
Hình 1.20
Bảng 2.12. Bảng mô tả các chân của DS1104
Hình 1.21
Bảng 2.13.Các điều khiển vị trí encoder của DS1104
Hình 1.22
Bảng 2.14. Tên các chân của các kênh phhát xung
Hình 1.23
Bảng 2.15. Tên các xung PWM 3 pha
Hình 1.24
Bảng 2.16.Tên của các kênh phát xung PWM 3 pha
Hình 1.25
Bảng 2.17. Tên các xung PWM 3 pha vector
Hình 1.26. Cấu trúc cơ bản của điều chỉnh tốc độ quay
Bảng 2.18.Tên của các kênh phát xung PWM 3vector
Hình 1.27. Cấu trúc tối giản phục vụ thiết kế xấp xỉ
Bảng 3.1. Các thông số cho trước
Hình 1.28. Cấu trúc cơ bản điều chỉnh góc
Bảng 3.2. Luật điều khiển
Hình 1.29. Cấu trúc cơ bản điều chỉnh góc tối giản
Hình 1.1. Cấu trúc hệ điều khiển số
Hình 1.30. Cấu trúc điều chỉnh bù sai số giá trị đặt
Hình 1.2. Sơ đồ nguyên lý bộ chuyển đổi số - tương tự trong hệ điều khiển số
Hình1.31. Cấu trúc điều chỉnh bù nhiễu
Hình 1.3. Sơ đồ nguyên lý bộ DAC
Hình1.32. Cấu trúc điều chỉnh bù ngược
Hình 1.4. Tín hiệu ra của bộ DAC
Hình 1.33. Cấu trúc điều chỉnh bù xuôi bằng phương pháp mô hình
Hình 1.5. Bộ biến đổi DAC với mạng điện trở
Hình1.34. Các giai đoạn của một quá trình chuyển động
Hình 1.6. Bộ biến đổi DAC dùng mạng điện trở R và 2R
Hình 1.35. Cấu trúc điều khiển tổng quát của một nhánh truyền động
Hình 1.7. Sơ đồ nguyên lý chuyển đổi A/D
Hình 1.36.Các luật thông dụng nhằm điều khiển chính xác chuyển động
Hình 1.8. Sơ đồ chuyển đổi A/D song song
Hình 1.37. Trình tự thiết kế và mô phỏng hệ thống bằng máy tính
Hình 1.9. Sơ đồ chuyển đổi A/D theo phương pháp bù
Hình 2.1- Card DS1104
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
6
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
7
Hình 2.2. Sơ đồ khối của DS1104
Hình 2.29. Thay đổi tham số khối Transfer Fcn
Hình 2.3. Vi xử lý tín hiệu số DSP TMS320F240
Hình 2.30. Kết quả mô phỏng
Hình 2.4.Bản đồ bộ nhớ của DSP
Hình 2.31. Cấu trúc điều khiển trên Matlab Simulink
Hình 2.5.Bản đồ bộ nhớ ngoại vi của DSP TMS320F240
Hình 2.32. Downloading and Building
Hình 2.6. Sơ đồ khối của hệ con AD
Hình 2.33. Giao diện Control Desk
Hình 2.7. Định dạng dữ liệu của ADC 16-bit
Hình 2.34. Cửa sổ New Experiment
Hình 2.8. Định dạng dữ liệu của ADC 12-bit
Hình 2.35. Thẻ Variable Manager và các biến mô phỏng
Hình 2.9. Mạch đầu vào của ADC
Hình 2.36. Cửa sổ New Layout
Hình 2.10. Sơ đồ khối của hệ con DA
Hình 2.37. Chọn Slider và vẽ hình chữ nhật trong Layout1
Hình 2.11. Định dạng dữ liệu của DAC 12-bit
Hình 2.38. Thay đổi tham số của Slider
Hình 2.12. Định dạng dữ liệu ở chế độ DA
Hình 2.9. Điều khiển Slider sau khi gán biến cần điều khiển
Hình 2.13. Mạch đầu ra của DAC
Hình 2.40. Vẽ một Plotter để quan sát tín hiệu
Hình 2.14. Sơ đồ cấu trúc của giao diện encoder so lệch
Hình 2.41.Thiết lập đặc tính cho đồ thị
Hình 2.15. Mạch đầu vào của encoder
Hình 2.42. Thiết lập thông số quan sát
Hình 2.18. Tạo nguồn 1,5V từ nguồn 5V
Hình 2.43. Điều khiển sự thực thi của DSP (a) và điều khiển Animation (b)
Hình 2.16. Định dạng của thanh ghi IOCTL khi đọc
Hình 3.1.Sơ đồ cấu trúc chung của hệ điều chỉnh vị trí
Hình 2.17. Định dạng của thanh ghi IOCTL khi ghi
Hình 3.2. Sơ đồ mạch thay thế động cơ một chiều
Hình 2.18. Các khối của DS1104 Master PPC
Hình 3.3. Sơ đồ mạch thay thế mạch điện phần ứng
Hình 2.19. Các khối trong thư viện của DS1104
Hình 3.4. Mô hình tuyến tính hoá động cơ điện một
Hình 2.20. Tín hiệu encoder và giới hạn đếm
Hình 3.5. Mô hình tuyến tính hoá động cơ điện một
Hình 2.21. Tín hiệu PWM của Card DS1104
Hình 3.6. Mô hình tuyến tính hoá mô phỏng động cơ một chiều kích từ độc lập
Hình 2.22. Tín hiệu PWM ở chế độ đối xứng
Hình 2.23. Tín hiệu PWM ở chế độ không đối xứng
Hình 3.7. Sơ đồ khối mạch chỉnh lưu có điều khiển
Hình 3.8. Sơ đồ mạch vòng điều chỉnh dòng điện
Hình 2.24. Điều chế xung PWM của Card DS1104
Hình 3.9
Hình 2.25. Điều chế vector không gian
Hình 3.10: Sơ đồ cấu trúc của hệ điều chỉnh vị trí.
Hình 2.26. Các vector SPWM1, SPWM3, SPWM5 của DS1104
Hình 3.11
Hình 2.27. Lưu đồ thuật toán thực hiện một ứng dụng với Simulink và Control
Hình 3.12
Desk: (a)- Bước 1; (b)- Bước 2
Hình 3.13
Hình 2.28. Ví dụ minh hoạ
Hình 3.14. Cấu trúc hệ điều khiển vị trí trong matlab Simulink
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
8
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
9
Hình 3.15. Đặc tính mô phỏng hệ điều khiển chuyển động
CHƢƠNG 1. TỔNG QUAN VỀ HỆ ĐIỀU KHIỂN SỐ
Hình 3.16. Cấu trúc hệ điều khiển vị trí với Card DS1104
1.1. Lý thuyết về hệ điều khiển số.
Hình 3.17 Cấu trúc điều khiển mờ vị trí với Card DS1104
1.1.1. Cấu trúc điển hình của hệ điều khiển số.
Hình 3.18. Hệ điều khiển mờ vị trí với Card DS1104
Ngày nay với những thành tựu nổi bật trong công nghệ máy tính, chúng ta có
Hình 3.19. Hàm liên thuộc của biến sai lệch vị trí
thể thực hiện các bộ điều khiển số bằng máy tính để thay thế các bộ điều khiển
Hình 3.20. Hàm liên thuộc của biến thay đổi sai sốvị trí
truyền thống. Do vậy điều khiển số liên quan tới thuật toán điều khiển trong thiết bị
Hình 3.21. Hàm liên thuộc của tín hiệu điều khiển
điều khiển số, cụ thể là Card số và máy tính số. Chúng ta có thể tận dụng sự tiến bộ
Hình 3.22. Surface luật điều khiển mờ
trong điều khiển logic và sự linh hoạt và mềm dẻo của điều khiển số thay vì việc
Hình 3.23. Vi phân sai lệch vị trí
thực hiện các bộ điều khiển tương tự truyền thống. Mặt khác chúng ta cũng cần sự
Hình 3.24. Sai lệch vị trí
giao diện kết nối giữa đối tượng điều khiển và máy tính. Cụ thể như:
Hình 3.25. Cấu trúc hệ điều khiển vị trí với bộ điều khiển mờ
- các phép đo được thực hiện tại các thời điểm rời rạc
Hình 3.26. Mô phỏng luật điều khiển mờ
- các dữ liệu cũng phải được rời rạc hoá để cho phép xử lý dữ liệu số
Hình 3.27.Cấu trúc hệ thống thực nghiệm
Mặt khác các bộ điều khiển số có thể xử lý được dữ liệu rời rạc theo không gian và
Hình 3.28.Card DS1104 trong hệ thực nghiệm
thời gian. Cách rời rạc hoá thường được thực hiện bằng cách lấy mẫu và sau đó là
Hình 3.29. Driver DC servo motor
lượng tử hoá. Với hai đặc điểm này khiến hệ thống điều khiển số khác hẳn với các
Hình 3.30.DC servo motor
hệ thống thống điều khiển tuyến tính thông thường và hệ thống điều khiển thời gian
Hình 3.31. Chọn thời gian lấy mẫu cho hệ
bất biến.
Hình 3.32. Chọn thời gian lấy mẫu cho hệ
Đối tượng
Hình 3.33. Màn hình ControlDesk với hệ thực nghiệm
Chương trình
điều khiển
Hình 3.34.Chương trình điều khiển hệ thống thưc nghiệm
Hình 3.35. Chương trình điều khiển hệ thống thưc nghiệm dùng bộ điều khiển mờ
Bảng 2.1. Dung lượng các bộ nhớ của DS1104
Máy tính số
Hình 1.1: Cấu trúc hệ điều khiển số
a. Bộ chuyển đổi số-tƣơng tự (D/A converter).
Bộ chuyển đổi số-tương tự biển đổi một chuỗi các đại lượng u(kT) thành tín hiệu
liên tục u(t) để điều khiển hệ thống. Bộ chuyển đổi D/A được mô phỏng bởi bộ lưu
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
10
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
11
giữ, nhận ở thời điểm kT xung có biên độ tỷ lệ với trị số u(kT) có độ rộng rất bé so
Tín hiệu này được đưa qua bộ lọc thông thấp. Đầu ra của bộ lọc là tín hiệu tương tự
với T (tín hiệu lấy mẫu) và duy trì hằng số ấy suốt cả chu kì T. Như vậy đáp ứng
UA biến thiên liên tục theo thời gian, là tín hiệu nội suy của Um. Vậy bộ lọc thông
với một chuỗi xung là một chuỗi bậc thang có độ dài T. Quá trình biến đổi này là
thấp đóng vai trò là bộ nội suy.
tức thời và không có trễ.
Các đặc tính quan trọng của DAC
Bộ lưu giữ bậc không ở đây tương ứng với cơ cấu định hình với xung chữ nhật, hệ
- Độ phân giải: liên quan đến số bit của một DAC. Nếu số bit là m thì số trạng thái
số lấp đầy =1. Những bộ lưu giữ bậc cao tạo nên những dạng sóng phức tạp hơn
tín hiệu của số nhị phân đưa vào là 2 và tín hiệu ra sẽ có 2 mức khác nhau, do đó
nhưng độ chính xác cao hơn.
n
n
n
độ phân giải là 1/ 2 . Độ phân giải càng bé thì tín hiệu đầu ra có dạng liên tục gần
với thực tế.
- Độ tuyến tính: Trong một DAC lý tưởng sự tăng tín hiệu số ở đầu vào sẽ tỷ lệ với
sự tăng tín hiệu số ở đầu ra.
Hình 1.2: Sơ đồ nguyên lý bộ chuyển đổi số tương tự trong hệ điều khiển số
- Độ chính xác của một DAC cho biết sự khác biệt giữa trị số thực tế của U A và trị
số lý thuyết cho bởi một giá trị bất kỳ của tín hiệu số ở đầu vào. Sự sai khác này
càng nhỏ thì độ chính xác càng cao.
Nguyên tắc làm việc của DAC
Chuyển đổi số tương tự là quá trình tìm lại tín hiệu từ n số hạng (n bits) đã biết
- Thời gian thiết lập: Khi tín hiệu số ở đầu vào của một DAC thay đổi, tín hiệu ở
của tín hiệu số. Bộ chuyển đổi số tương tự (DAC) tiếp nhận một mã số n bits song
đầu ra không thể thay đổi ngay lập tức mà phải sau một khoảng thời gian nào đó gọi
song ở đầu vào và biến đổi thành tín hiệu liên tục ở đầu ra.
là thời gian thiết lập. Thời gian thiết lập phản ánh tính tác động nhanh của một
DAC.
Một số mạch DAC điển hình
Biến đổi DAC với mạng điện trở trọng lƣợng
Mạch gồm một nguồn
điện áp chuẩn Uch, các
Hình 1.3: Sơ đồ nguyên lý bộ DAC
bộ chuyển mạch và điện
trở có giá trị R, R/2,
R/4... và một mạch
khuếch đại thuật toán.
Khi một khoá điện nào
đó được nối với nguồn
Hình 1.4- Tín hiệu ra của bộ DAC
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
12
điện thế chuẩn thì sẽ
Hình 1.5. Bộ biến đổi DAC với mạng điện trở
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
13
Xét tại chuyển mạch tương ứng với bit thứ i, nút tương ứng trên mạch là nút 2i. Khi
cung cấp cho bộ khuếch đại thuật toán dòng điện cường độ là:
bộ chuyển đổi đóng vào Uch thì điện thế tương đương tại nút 2i sẽ là Uch/ 2 và nguồn
Ii =
Uch
R.2i
tương đương có nội trở là R (theo định lý Thevenin). Như vậy tại nút 2i+1 ta có
(i=0…n-1)
nguồn tương đương trị số là Uch/ 4 và nội trở là R.
Cường độ dòng điện này độc lập với các khóa còn lại, có thể thấy ngay bằng biên
Từ những kết quả trên ta suy ra rằng khi di chuyển về phía mạch khuếch đại
độ điện áp Ura phụ thuộc vào chỗ khoá nào được nối với Uch tức là phụ thuộc vào giá
thuật toán điện thế tại mỗi nút bằng nửa trị số của nút kế cận bên trái nó. Như vậy
trị của bit tương ứng trong tín hiệu số đưa vào mạch chuyển đổi.
nếu từ nút thứ 2i đến nút 2n-2 có k nút (kể cả nút thứ 2n-2) thì điện thế tại nút 2n-2 do
Mạch có ưu điểm là đơn giản, nhưng nhược điểm là độ chính xác và tính ổn định
chuyển mạch 2i gây ra là Uch/ 2k và dòng điện t-ơng ứng là Uch/(2k.2R). Tại nút 2n-1
của kết quả phụ thuộc nhiều vào trị số của các điện trở và khả năng biến thiên như
do đặc tính của khuếch đại thuật toán mà điện thế tại đây được coi là 0V.
nhau theo môi trường của các điện trở này. Chế tạo các điện trở theo đúng tỉ lệ
Tóm lại, một cách tổng quát ta có công thức để tính điện áp ra của một DAC n bit
chính xác như vậy thường khó khăn và tốn kém. Ngoài ra Ura còn phụ thuộc vào cả
(từ B0 ữ Bn-1) với mạng điện trở R - 2R.
độ chính xác và tính ổn định của nguồn điện áp chuẩn.
Ura =-Uch
Bộ biển đổi D /A dùng mạng điện trở R và 2R
Rf
2n-1Bn-i +2n-2Bn-2 +...+20B0
2n R
Trong đó B0 ữ Bn-1 có giá trị 0 hoặc 1.
Các DAC theo phương pháp này phải dùng số điện trở khá lớn, ví dụ như
DAC n bit thì phải dùng 2 (n-1) điện trở, trong khi theo phương pháp điện trở trọng
lượng chỉ phải dùng n điện trở. Nhưng bù lại nó không rắc rối vì chỉ cần dùng có 2
loại điện trở mà thôi. Nên độ chính xác và tính ổn định của tín hiệu ra được đảm
bảo.
b. Bộ chuyển đổi tƣơng tự - số (A/D Converter)
Quá trình chuyển đổi tương tự - số không thể tức thời, cần có thời gian trễ để
Hình 1.6. Bộ biến đổi DAC dùng mạng điện trở R và 2R
biến đổi tín hiệu tương tự là một đại lượng vật lý (điện áp) ở đầu vào thành tín hiệu
số ở đầu ra.
DAC với thang điện trở R - 2R khắc phục được một số nhược điểm của DAC mạng
điện trở trọng lượng. Mạch chỉ gồm hai loại điện trở R và 2R với nhiều chuyển
mạch (mỗi chuyển mạch cho 1 bitm) và một nguồn điện áp chuẩn Uch. Đại lượng
cần tìm là Ith vào mạch khuếch đại khi có một số chuyển mạch nối với Uch.
Hình 1.7. Sơ đồ nguyên lý chuyển đổi A/D
Lúc đó ta có: Ura=-Ith.Rf
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
14
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
15
Bộ chuyển đổi A/D có ba chức năng: lấy mẫu (lượng tử hoá theo thời gian), lượng
bits để đánh giá độ chính xác của một ADC khi giải biến đổi điện áp vào là không
tử hoá theo mức và mã hoá (hệ nhị phân).
đổi.
Nguyên lý làm việc của ADC được minh hoạ trên sơ đồ khối.
Liên quan đến độ chính xác của một ADC còn có các tham số khác như: méo phi
Tín hiệu tương tự UA được đưa đến mạch lấy mẫu, mạch này có hai nhiệm vụ:
tuyến, sai số khuếch đại, sai số lệch không, sai số lượng tử hoá.
• Lấy mẫu những tín hiệu tương tự tại những thời điểm khác nhau và cách đều.
- Tốc độ chuyển đổi cho biết số kết quả chuyển đổi trong một giây, được gọi là tần
Thực chất đây là quá trình rời rạc hoá tín hiệu về mặt thời gian.
số chuyển đổi fc. Cũng có thể dùng tham số thời gian chuyển đổi Tc để đặc trưng
• Giữ cho biên độ tín hiệu tại các thời điểm lấy mẫu không thay đổi trong quá trình
cho tốc độ chuyển đổi. Với một ADC thường thì fc < 1/Tc vì giữa các lần chuyển đổi
chuyển đổi tiếp theo (quá trình lượng tử hoá và mã hoáq). Quá trình lượng tử hoá
phải có một thời gian cần thiết để ADC phục hồi lại trạng thái ban đầu. Một ADC
thực chất là quá trình làm tròn số. Lượng tử hoá được thực hiện theo nguyên tắc so
có tốc độ chuyển đổi cao thì độ chính xác giảm và ngược lại.
sánh tín hiệu cần chuyển với các tín hiệu chuẩn. Mạch lượng tử hoá làm nhiệm vụ
Các phƣơng pháp chuyển đổi tƣơng tự - số : Có nhiều cách phân loại ADC,
rời rạc tín hiệu tương tự về mặt biên độ. Trong mạch mã hoá, kết quả lượng tử hoá
nhưng hay dùng hơn cả là phân loại theo quá trình chuyển đổi về mặt thời gian.
được sắp xếp lai theo một quy luật nhất định phụ thuộc loại mã yêu cầu ở đầu ra bộ
Trong đồ án này chỉ giới thiệu một số phương pháp điển hình.
chuyển đổi.
Chuyển đổi A /D theo phƣơng pháp song song
Nhiều loại ADC, quá trình lượng tử hoá và mã hoá xảy ra đồng thời, lúc đó không
Nguyªn t¾c ho¹t ®éng. :Tín hiệu tương tự UA được đồng thời đưa đến các bộ so
thể tách rời hai quá trình, phép lượng tử hoá và mã hoá được gọi chung là phép biến
sánh từ S1 đến Sm. Điện áp chuẩn U ch được đưa đến đầu vào thứ 2 của các bộ so
đổi AD.
sánh qua thang điện trở R. Do đó các điện áp chuẩn đặt vào các bộ so sánh lân cận
khác nhau một lượng không đổi và giảm dần từ S1 đến Sm. Đầu ra của các bộ so
Các tham số cơ bản của ADC
sánh có điện áp lớn hơn điện áp chuẩn lấy trên thang điện trở có mức logic "1", các
Các tham số cơ bản của bộ biến đổi ADC gồm dải biến đổi của điện áp tương tự ở
đầu vào, độ chính xác của bộ chuyển đổi, tốc độ chuyển đổi.
đầu ra còn lại có mức logic "0". Các đầu ra của mạch so sánh được nối với mạch
AND, một đầu mạch AND được nối với mạch tạo xung nhịp. Chỉ khi có xung nhịp
- Dải biến đổi của điện áp tín hiệu tương tự ở đầu vào là khoảng điện áp mà số từ 0
đến một số dương hoặc số âm nào đó, hoặc cũng có thể là điện áp hai cực tính:
-UAUA.
đưa đến đầu vào AND thì các xung trên đầu ra của bộ so sánh mới đưa vào mạch
nhớ Flip_Flop (FF). Như vậy cứ sau một khoảng thời gian bằng chu kỳ xung nhịp
lại có một tín hiệu được biến đổi và đưa đến đầu ra. Xung nhịp đảm bảo quá trình so
- Độ chính xác của ADC: Tham số đầu tiên đặc trưng cho độ chính xác của ADC là
sánh kết thúc mới đưa xung nhịp vào bộ nhớ. Bộ mã hoá sẽ biến đổi tín hiệu và
độ phân giải. Tín hiệu ở đầu ra của một ADC là các giá trị được sắp xếp theo một
dưới dạng mã đếm thành mã nhị phân.
quy luật của một loại mã nào đó. Số các số hạng của mã số đầu ra (số bits trong từ
Mạch biến đổi song song có tốc độ chuyển đổi nhanh nên được gọi là ADC nhanh
mã nhị phâns) tương ứng với giải biến đổi của điện áp vào cho biết mức chính xác
nhưng kết cấu của mạch rất phức tạp ví dụ như ADC n bits cần phải dùng 2n-1 bộ so
của phép chuyển đổi. Ví dụ một ADC có số bits ở đầu ra là n = 8 thì sẽ phân biệt
sánh. Vì vậy phương pháp này chủ yếu dùng trong các ADC có tốc độ chuyển đổi
được 28 mức trong dải biến đổi điện áp vào của nó. Như vậy trong thực tế dùng số
cao nhưng số bit nhỏ.
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
16
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
17
theo. Sau mỗi chu kỳ bộ ghi sẽ ghi số liệu mới của bộ đếm. Nếu như bộ đếm nhị
phân có m bits thì điện áp vào cực đại UmaxA: UmaxA =2m -1
Điện áp UA được lượng tử theo gia số: U A =
U maxA
2m -1
Điện áp UA được diễn tả bằng phương trình: UA =
U maxA
N
2m -1
Trong đó N là tổng số bước của bộ đếm và dung lượng của nó đầy sau khi kết thúc
qúa trình đếm.
Thời gian biến đổi: TA =
N
,Trong đó fn là tần số xung nhịp.
fn
Thời gian biến đổi phụ thuộc độ lớn điên áp. Tốc độ thay đổi điện áp có thể đạt giá
Hình 1.8. Sơ đồ chuyển đổi A/D song song
trị cực đại.
Chuyển đổi A /D theo phƣơng pháp bù
ΔU A U Amax .ΔN f n U Amax
dU A
=
.
=
fn
=
2m -1 ΔN 2m -1
dt max ΔT
Nếu tốc độ biến đổi điện áp UA lớn hơn tốc độ cực đại thì phát sinh sai số động của
bộ biến đổi. Sai số tĩnh của bộ biến đổi là sai số lượng tử ± U. Để giảm thời gian
biến đổi, ở bộ đếm nhị phân ta sử dụng mạch điều khiển chương trình.
Bộ biến đổi A /D theo nguyên tắc servo
Bộ biến đổi này có ba phần tử cơ bản: mạch so sánh, mạch đếm hai chiều và bộ biến
đổi D /A.
Hình 1.9. Sơ đồ chuyển đổi A/D theo phương pháp bù
Tại thời điểm ban đầu bộ đếm được đặt ở trạng thái không bởi xung Cl, như vậy đầu
ra của nó cũng có tín hiệu không. Mạch so sánh thiết lập giá trị một tín hiệu nhịp H
qua cổng AND được đưa vào mạch đếm. Mạch đếm làm việc cho ra tín hiệu số từ
Q0…Qm-1 đồng thời qua bộ biến đổi D /A sẽ có điện áp U0 cho đến khi U0 = UA thì
bộ so sánh lật giá trị, đầu ra của nó có giá trị 0 cổng AND sẽ khoá và bộ đếm sẽ
dừng. Trên đầu ra bộ đếm Q0…Qm-1 ở dạng số tỉ lệ với điện áp vào U A, số này được
Hình 1.10. Bộ biến đổi A /D theo nguyên tắc servo
xếp vào bộ ghi. Tiếp theo bộ đếm được xoá và chuẩn bị cho chu kỳ biến đổi tiếp
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
18
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
19
Tín hiệu điện áp vào UA so sánh với điện áp ra D /A. Nếu U A > U0 thì bộ biến đếm
đếm theo chiều tiến. Nếu UA < U0 thì bộ đếm đếm theo chiều lùi cho đến khi U A =
U0 thì bộ đếm dừng, tương tự như cơ cấu servo. Tuy vậy tốc độ biến đổi điện áp vào
UA luôn luôn phải nhỏ hơn tốc độ của bộ đếm và bộ biến đổi D /A. Nên thời gian
biến đổi phụ thuộc vào tần số xung nhịp fH và phản ứng của bộ so sánh.
1.1.2. Cở sở của điều khiển số.
1.1.2.1. Biến đổi Z
Khi phân tích hệ điều khiển tuyến tính liên tục thì ta dùng phép biến đổi Laplace
lúc đó hàm truyền của hệ thống là tỷ số giữa hai đa thức theo biến t. Trong hệ điều
khiển số thì hàm truyền của hệ thống không còn là một đa thức đại số theo p mà đa
thức đại số theo e Tp . Để đơn giản ta đặt e Tp z lúc đó hàm truyền của hệ thống
trở thành đa thức đại số theo z. Ta có thể sử dụng các kết quả đã khảo sát ở hệ tuyến
c. Máy tính số hoặc bộ vi xử lý.
Máy tính thực hiện các thuật toán như: dịch chuyển, cộng, nhân, lưu giữ: nó
tạo nên tín hiệu điều khiển uk=u(kT) theo chu kì, là hàm của các đại lượng uk-1, uk-2,
…uk-q ở các thời điểm trước đó và các đại lượng sai lệch ek-1, ek-2, …ek-q. Angorit
tính liên tục cho hệ điều khiển số.
1.1.2.1.1. Phép biến đổi z
Cho tín hiệu rời rạc x(nT) thì biến đổi z của tín hiệu này sẽ là:
mô tả hàm ấy có dạng tuyến tính như:
n
n
k=0
k=1
X(z) x(nT )z n
u(mT)= bk e (m-k)T - a k u (m-k)T
Công thức trên được gọi là công thức biến đổi Z theo hai phía. Trong kỹ thuật
u k =a1u k-1 +a 2 u k-2 +...+a q u k-q +b0ek +b1ek-1 +...+bpek-p
điều khiển số ta thường dùng biến đổi Z theo một phía (0 +).
Yêu cầu là xác định các hệ số aj và bj sao cho đáp ứng của hệ số đối với đại lượng
X(z)= X( nT )z n
đặt xd(kT) là thích hợp mặc dù có nhiễu tác động đến hệ thống hay đến cảm biến.
0
Trong angorit, sai lệch e(kT) xuất hiện đồng thời với điều khiển, đòi hỏi chu kì
lượng tử hoá T đủ lớn (ít nhất là 20 lần ) so với thời gian tính u(kT). Thời gian lấy
Xét hàm liên tục f(t) có hàm rời rạc là: f(nT)= f ( t )( t nT )
mẫu và thời gian biến đổi tín hiệu đều cần tính đến để chộ T.
Trong đó (t nT ) là xung Đirăc
0
Chu kì lấy mẫu T ảnh hưởng rất lớn đối với chất lượng của hệ kín. Nếu T quá lớn
hệ có thể mất ổn định. Nếu T và mức lượng tử hoá (mà quá trình phân tích không
quan tâm đến) đủ bé thì tín hiệu số cũng như tín hiệu rời rạc có thể xem như liên
tục.
*
ứng dụng trong công nghiệp và nghiên cứu, điển hình là các Card DS1102,DS1104,
DS1103, DS1105.
20
0
0
Z = eTp p =
0
1
F (p) = p ln Z = F(z) =
T
*
Biến đổi Z của hàm 1(t):
f (nt )z
1
lnZ
T
n
0
f(t) = 1(t)
f(nT) = 1(n) với T = 1
Z 1( t ) =
1(n )2
0
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
0
*
sản xuất đã tích hợp các hệ vi xử lý tín hiệu số để thay thế các máy tính trong hệ
một Board đơn (Card). Có nhiều hãng đã sản xuất nhiều Card điều khiển số DSP để
F(p) f (nT )e nTp Với
Ngày nay với sự phát triển vượt bậc của công nghệ thông tin, điện tử các nhà
điều khiển số. Các hệ vi xử cùng với các bộ chuyển đổi A/D,D/A được tích hợp trên
Biến đổi Laplace ta có: F(p) f ( nT )e tp dt f (t )(t nT )e tp dt
n
=1+
1 1
z
+…=
z z2
z 1
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
21
Biến đổi Z của hàm f(t)
T = 1 = e-na
f(nT) = f(n) với
Z e at =
e
na
(z 1)F(z) f (0) lim
f (m 1) f (0)
lim
z 1
m
= e-aT với a = const
Lim
f ( n) Lim
(1 z 1 )F(z)
n
z 1
n
z = 1 + e-az-1 + e-2az-2 + ...
e. Biến đổi Z của sai phân tiến ( f ( n) )
0
là cấp số nhân lùi vô hạn với q = e z là công bội
Δf(n)=f(n+1)-f(n)
-n -1
Vậy Z e at =
1
=
1q
1
1
Z Δf(n) =Z f(n+1)-f(n) =Z f(n+1) -Z f(n)
a
1
ea z
e z
z
=
e z 1 z e a
=
ÛZ Δf(n) =zF(z)-zF(0)-F(z)=(z-1)F(z)-zf(0)
a
Tương tự đối với sai phân cấp hai:
1.1.2.1.2. Các tính chất của biến đổi Z
Z2 f ( n) (z 1) Zf ( n) z f (0) (z 1) 2 F(z) z(z 1)f (0) z f (0)
a. Tính dịch gốc
Nếu hàm f(n) có biến đổi Z là F(z) thì hàm f(n + 1) có ảnh là:
f. Biến đổi Z của sai phân lùi
f ( n) f ( n) f ( n 1)
ZF(z) – Zf(0) ( f(0) là điều kiện đầu )
Tổng quát:
Z f (n m = Z F(z) m
m 1
f ( j)z
Zf ( n) F(z) z 1 F(z) F(z)(1 z 1 )
( m j )
1.1.2.1.3. Biến đổi Z ngƣợc: Cho hàm F(z) tìm f(n). Có ba cách để thực hiện:
j0
a. Phân tích thành những phân thức đơn giản
b. Tính chất tuyến tính
Phân tích thành những phân thức đơn giản sau đó sử dụng bảng ảnh gốc và
Nếu f1 (n) F1 (z) vµ f2 (n) F2 (z) thì:
Za f1 (n) b f2 (n) a F1 (z) b F2 (z)
c. Giá trị đầu của hàm gốc rời rạc
các tính chất biến đổi Z sẽ được kết quả.
b. Phân tích thành chuỗi luỹ thừa
F ( z ) f ( n )z n f 0
f ( n 0) f (0) Lim
F(z )
z
Xuất phát từ biến đổi Z: Vì
f (1) f2
2 ...
z
z
Suy ra f(n) ở thời điểm lấy mẫu ta xác định được giá trị thời gian.
c. Dùng phương pháp tích phân ngược
Z fn f ( n)z n f (0) f (1)z 1 ... f ( n)z n
0
e(nt) =
Lim
F(z ) f (0) lim
f ( n)
z
n0
1
n 1
F(z)z dz
2j L
Trong đó đường cong L lấy sao cho bao kín nghiệm (đường cong kín L là
d. Giá trị cuối của hàm gốc rời rạc
lim
f (n) lim
(1 z 1 )Fz
n
z 1
đường tròn đơn vị). Phương pháp này ít dùng.
Vì Zf ( n 1) f ( n) lim f ( n 1) f ( n)z n
m
m
n 0
d. Sử dụng máy tính số
Chuyển F(Z) thành phương trình sai phân, sau đó giải phương trình sai phân
bằng máy tính.
Z F(z) F(z) lim
f (n 1) f (n)z n
m
m
n 0
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
22
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
23
1.1.2.2.1. Lấy mẫu tín hiệu
1.1.2.1.4. Biến đổi Z phát triển
Trong hệ điều khiển số luôn tồn tại hai loại tín hiệu là tín hiệu liên tục và tín
Biến đổi Z phát triển là một công cụ để xác định hàm thời gian giữa các lần
hiệu rời rạc. Tín hiệu đưa vào máy tính là tín hiệu
lấy mẫu khi mà số lần lấy mẫu không phải là số nguyên của tần số lấy mẫu.
Trong trường hợp này ta thay phép biến đổi Z thông thường bằng cách thêm
vào hệ thống dữ liệu lấy mẫu một sự trì hoãn thời gian tưởng tượng. Khi đó phép
rời rạc, còn tín hiệu đưa vào đối tượng điều khiển
và đối tượng đo lường là tín hiệu liên tục.
Để tín hiệu đưa vào máy tính số ta phải
biến đổi này sẽ mô tả các chuỗi xung được làm rõ bởi các hàm thời gian, với bội số
biến đổi các tín hiệu đo lường vốn là liên tục
không nguyên của tần số lấy mẫu.
Bằng cách thay đổi thời gian trễ ta có thể tìm được tín hiệu liên tục giữa các
- Xét hàm thời gian như hình vẽ (Hình 1.11). Hàm được làm trễ một khoảng
thời gian giây. Nếu là số nguyên thì biến
T
Xét một tín hiệu liên tục như hình vẽ (Hình
Ta giả thiết lấy mẫu tín hiệu ở những điểm cách
e(t)
Ze(t T) z E(z)
2T 3T ……
nT
t
Hình 1.12. Tín hiệu liên tục
1.12):
đổi Z của hàm e(t T ) là :
x(nT)
đều nhau. Với cách lấy mẫu như thế thì hàm x(t)
được mô tả bởi chuỗi các con số rời rạc x(0), x(T),
Nếu chọn n 1 n thì sai số giữa
T
thành tín hiệu rời rạc và nó được gọi là quá trình
cắt mẫu tín hiệu.
lần lấy mẫu.
nT và
x(t)
(n-1)
n
(n+1)
t
là :
T nT T n
Trong đó là một số dương và 0 1 .
Giả thiết E(p) là biến đổi Laplace của e(t)
Hình 1.11 : Hàm thời gian
e(t)
và E(p, ) là biến đổi laplace của e(t-
T )
Le(t T ) E(p, E(p) e Tp )
x(2T), x(3T), …., x(nT). Nó mô tả các giá trị của
hàm x(t) tại các thời điểm rời rạc về thời gian.
Các giá trị của hàm tại các điểm khác như
2
x ( T ) …. chỉ có thể có được nhờ phương pháp
5
T
nội suy.
Hình 1.13.Tín hiệu rời rạc
2T 3T ……
nT
Trong thực tế các khâu điều khiển và đối tượng điều khiển thường là tương
Thay n ta có:
tự, vì vậy tín hiệu rời rạc sau khi lấy mẫu phải được xây dựng thành tín hiệu liên
E(p, ) E(p) e nTp e Tp
tục, trong suốt khoảng thời gian giữa hai lần lấy mẫu. Quá trình này được gọi là quá
trình lưu giữ dữ liệu (Hold), có hai cách để lưu giữ dữ liệu đó là: lưu giữ bậc
Biến đổi Z phát triển:
không và lưu giữ bậc một.
0
1.1.2.2.2. Các đặc tính lấy mẫu
E(z, ) z n ZE(p) e Tp E(z, ) E n T z n
Một bộ lấy mẫu lý tưởng được mô tả như hình vẽ(H-21) sau:
1.1.2.2 Tín hiệu và lấy mẫu tín hiệu trong hệ điều khiển số
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
24
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
25
t
x(t)
x(nT)
Bé c¾t mÉu
x(t)
Trong đó: x(nT) là giá trị của hàm tại thời điểm lấy mẫu. Vì hàm (t-nT) chỉ
x(nT)
có giá trị xác định tại thời điểm nT, do đó có thể thay x(nT) = x(t). Mặt khác, x(t)
xác định từ thời điểm t = 0.
Hình1.14:Bộ cắt mẫu
*
Từ đó ta có: x (t )
Với bộ cắt mẫu lý tưởng trên sẽ tạo ra một chuỗi xung đơn vị rời rạc từ hàm liên
x(nt ) (t nT )
n
tục. Giả thiết thời gian đáp ứng của bộ cắt mẫu nhỏ hơn nhiều thời gian giữa hai lần
lấy mẫu liên tiếp (chu kỳ lấy mẫu), khi đó giá trị rời rạc x(nT) chính là các giá trị
1.2. Tổng hợp hệ điều khiển số
của hàm khi bộ cắt mẫu đóng.
1.2.1. Lý luận chung.
Để mô tả toán học quá trình lấy mẫu ta có thể coi bộ
Hệ điều khiển số được tổng hợp theo hai hước chủ yếu: trong miền tần số và
lấy mẫu như một công cụ thực hiện phép nhân tín hiệu
trong không gian trạng thái. Tổng hợp trong miền tần số chủ yếu dựa vào mô tả
0 T 2T
3T ….(t-nT)
nT
x(t) với hàm lấy mẫu (t). Việc này tương đương như
t
động học của hệ tầng bằng các biến đổi Laplace và Fourier (còn gọi là phương pháp
việc điều chế tín hiệu, trong đó sóng mang là hàm (t)
tổng hợp dùng kỹ thuật biến đổi). Hướng thứ hai là tổng hợp hệ điều khiển số trong
và ta có x(nT) =x(t).(t). Hàm lấy mẫu tốt nhất là chuỗi xung đơn vị, chuỗi xung
không gian trạng thái.
Phương pháp dùng kỹ thuật biến đổi có các phương pháp gián tiếp (phương
này có bề rộng vô cùng hẹp, biên độ vô cùng lớn (chính là đạo hàm của hàm 1(t) )
pháp tương tự) và phương pháp trực tiếp.
nó là các hàm (t), (t-T), (t-2T), …(t-nT)
Trong thực tế các bộ lấy mẫu vẫn có một khoảng thời gian tác động nhất
Ở phương pháp gián tiếp, một bộ điều khiển liên tục lý tưởng G c(s) được tổng
định, do đó hàm lấy mẫu thực tế có một diện tích xác định khác một (diện tích A).
hợp sau đó một tổ hợp “CAD - bộ điều khiển gián đoạn -DAC” được chọn sao cho
Ta chỉ có thể coi các hàm lấy mẫu có diện tích bằng một khi thời gian lấy mẫu nhỏ
tương ứng với Gc(s) như ở hình 1.15. Phương pháp này được những người quen
hơn nhiều hơn so với hằng số thời gian của hệ thống (thường gặp trong thực tế).
dùng điều khiển tương tự ưa chuộng vì chỉ cần biến đổi từ kỹ thuật tương tự sang
Giả thiết hàm lấy mẫu được mô tả bởi chuỗi xung đơn vị:
số. Tuy nhiên việc gián đoạn hoá bộ phận điều khiển sẽ cho kết quả kém chính xác
vì:
(t) = δ(t nT)
1. Tín hiện liên tục dạng bậc thang từ phần tử lưu giữ không thể tạo nên tín
n
hiệu lý tưởng u*(t).
0 víi t nT
Trong đó: (t-nT) =
víi t nT
2. Tín hiệu lý tưởng ấy phụ thuộc liên tục vào y(t), còn bộ điều khiển số chỉ đo
sao cho ( t nT ) dt =1 chính là đạo hàm của
*
Khi đó hàm x(t) được điều chế như sau: x (t )
d
1(t-nT)
dt
x(nT)(t nT)
n
được y(t) ở thời điểm lấy mẫu.
Tuy nhiên, nếu so với phổ của các tín hiệu đầu vào, đầu ra mà chọn tần số
lượng tử hoá đủ lớn, có thể chọn được bộ phận điều khiển gián đoạn gần như G c(s).
Phương pháp chọn giản đơn nhất là theo:
Gc(z) = Gc(s)|s = (z-1))/T
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
26
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
27
Một phương pháp chuẩn xác hơn:
trình liên tục cùng với các phần tử lưu giữ và lấy mẫu được xem như một quá trình
Gc(z) = Gc(s)s = 2(z-1))/T(z+1).
gián đoạn, tổng hợp trong miền z, cho phép khai thác tính năng mềm dẻo của máy
tính mà phương pháp tương tự bị hạn chế.
Tín hiệu liên tục ở đàu vào u(t) được xác định hoàn toàn bởi uk. Kết quả là y(t)
Quá trình gián đoạn (đối với bộ điều khiển)
= G1(s)u(t) và tín hiệu được lấy mẫu yk được xác định hoàn toàn bởi uk. Như vậy
việc dùng bộ điều khiển gián đoạn để điều khiển một quá trình đã gián đoạn có đầu
Gc(z)
Khối điều khiển, số
(theo thời gian gián đoạn)
vào uk và đầu ra yk sẽ không cần đến sự xấp xỉ nào. Phương pháp trực tiếp cơ sở
DAC
phần tử lưu giữ
G1(s)
Quá trình
liên tục
ADC
phần tử lấy mẫu
trên đáp ứng được xác định trước (áp đặt) đối với tín hiệu vào hay nhiễu nhất định,
nhằm thoả mãn những yêu cầu đặt ra như độ chính xác, lượng quá điều chỉnh, thời
gian quá độ hay những chỉ tiêu đặc trưng khác đối với hệ xung như ổn định vô tận,
thời gian cực tiểu…
Bộ điều chỉnh liên tục (đối với quá trình)
Tuy nhiên cần chú ý rằng việc gián đoạn hoá sẽ làm mất khả năng quan sát
( r là
r
được và điều khiển được đối tượng. Mặc dù điều này chỉ xảy ra khi T= n
Hình 1.15: Mối quan hệ quá trình gián đoạn và liên tục
Phương pháp thứ hai là phương pháp biến đổi đơn ứng (biến đổi kép, biế đổi
Tustin) duy trì được điều kiện ổn định của hàm truyền: nếu Gc(s) ổn định thì Gc(z)
cũng ổn định do phép biến đổi đã chuyển miền bên trong đường tròn đơn vị ở mặt
phẳng z sang nửa mặt phẳng trái của s. Tuy nhiên điều đó không có nghĩa là nếu
Gc(s) ổn định được quá trình thì bộ điều khiển gián đoạn “CAD - Gc(z) - DAC”
cũng sẽ ổn định được quá trình. Do vậy sau khi chọn bộ phận điều khiển số cần
Ti
2r
tránhtrường hợp ngươcng T= n
Ti
để
2
. Như vậy tần số lượng tử hoá lớn còn là để loại
trừ mất khả năng quan sát được và điều khiển được.
Nếu đã ổn định được quá trình gián đoạn (nghĩa là xk 0) thì bảo đảm được
sự ổn định của quá trình liên tục (nghĩa là x(t) 0).
đánh giá lại sai lệch và tính ổn định của hệ.
Chú ý rằng phần tử lưu giữ bậc không tạo độ trễ trung bình là
T
(như ở hình
2
1.16) cho nên bộ điều khiển G c(s)esT/2
tần số riêng của đối tượng) và chỉ ở hệ đơn biến. Do đó cần chọn T<
1.2.2. Điều kiện để tổng hợp đƣợc bộ điều khiển số trong hệ.
Ở hình 1.17 có sơ đồ khối của hệ xung mà máy tính số thực hiện chức năng
của hệ điều hành Gc*(s).
.
Hệ kín có hàm truyền
Lương tử hoá có tần số lớn,
Wk*(s) =
khoảng 10 đến 20 lần tần số riêng của
đối tượng.
Hình 1.17
với G*(s) là phần không thay đổi của hệ xung
Ở phương pháp trực tiếp quá
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
Gc * ( s)G ( s)
Y * ( s)
X * ( s) 1 Gc * ( s)G * ( s)
Hình 1.16
28
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
29
Bộ điều khiển được xác định bởi: G*(s) =
Wk * ( s)
1
G * ( s) 1 Wk * ( s)
(*)
Gc*(s) có thể thực hiện được nếu bậc của mẫu số lớn hơn hoặc bằng bậc của
tử số; nói cách khác tín hiệu ra không vượt trước tín hiệu vào.
Trong trường hợp thứ nhất chu kỳ lượng tử hoá T không phải bị giới hạn bởi
công suất và tốc độ tính của máy. Trong trường hợp cuối những hạn chế về kinh tế
Nếu Wk*(s) = wke-kỹ thuật + wk+1e-(k+1)T+… và sau khi chia từ cho mẫu số của
hàm truyền G*(s) ta có: G*(s) =
- Các quá trình cơ học tác động nhanh (như người máy chẳng hạn) thời gian ấy
tính đến phần trăm của giây.
gnenT+gne-(n+1)T+….
(giá thành của máy tính chất lượng cao) lại đặt ra. Ngoài ra còn phải tính đến những
khó khăn khác: Khi T 0 các mô hình của quá trình trở nên thô thiển (F = I, G =
Wk e kT Wk 1e( k 1)T ...
Biểu thức (*) có dạng : Gc*(s) =
( g ne nT ...)(1 Wk e kT ...)
0) tất cả các nghiệm cực đều bằng 1. Do đó việc tính toán các bộ điều khiển số có
=Ck - ne-(k-n)T + Ck-n+1e-(k-n+1)+….
phương pháp xây dựng hệ “ổn định vô tận”, “thời gian cực tiểu” không còn ý nghĩa.
Điều kiện thực hiện được là k n để tín hiệu ra của bộ điều khiển không thể có
Do đó việc xác định T (hay 0) hợp lý là cần thiết, tuy rằng các khó khăn trên đều
được khi chưa có tín hiệu vào.
khó khăn. Các phương trình truy hồi trở nên kém chính xác ở thời gian thực, các
có biện pháp để khắc phục .
Như vậy, bậc của hàm truyền hệ kín mong muốn Wk*(s) không thấp hơn bậc
của thành phần không biến đổi G*(s) của hệ.
2. Tần số lượng tử hoá 0 được chọn phải thoả mãn định lý Kachenhicov .
Khi có tín hiệu liên tục đã gián đoạn hoá cần được phục hồi thì tần số lượng tử
1.2.3. Chọn tần số lấy mẫu.
Việc chọn tần số lượng tử hoá 0 (hay thời gian lấy mẫu T) rất quan trọng.
Nếu 0 quá bé sẽ có hiện tượng méo tín hiệu, mất lượng thông tin, giảm chất lượng,
thậm chí còn có thể mất ổn định. Nếu chọn 0 quá lớn (hay T quá bé) một mặt hệ có
hoá ít nhất phải gấp đôi tần số lớn nhất của tín hiệu ấy 0. Đối với hệ điều khiển
kín, tần số lượng tử hoá không bé hơn hai lần dải thông tần cần thiết 0 mà dung
lượng phổ tín hiệu vào phụ thuộc vào 0 nên:
0
2
b
đáp ứng gần với hệ liên tục mong muốn, tổng hợp theo phương pháp biến đổi, mặt
Đó là giới hạn thấp nhất có thế. Trong thực tế giới hạn này có thể quá thâp đối
khác đòi hỏi tốc độ tính phải nhanh, giá thành sẽ cao, tuy rằng hạn chế về phương
với đáp ứng thời gian chấp nhận được. Để đảm bảo độ chính xác cần thiết và tải của
diện này ngày càng giảm nhẹ do công nghệ và máy tín ngày càng phát triển. Việc
chọn đúng tần số lượng tử hoá vẫn còn mang tính chất “nghệ thuật” hơn là tính chất
khoa học.
máy tính, thường được chọn: 4
0
20
b
Hay T được chọn khoảng 1/10 hằng số thời gian bé nhất của đối tượng.
1. Việc chọn tần số lượng tử hoá hợp lý trước tiên dựa vào bản chất của quá
Ở quá trình quá độ, khi lượng đạt được trị số xác lập với thời gian đáp ứng t m
của hệ cần có 2 đến 4 chu kỳ lượng tử hoá T.
trình.
- Các phản ứng hoá học là quá trình chậm có thời gian điều khiển tính bằng
giờ.
3. Trong nhiều trường hợp, cần có độ trơn cao đối với hàm quá độ. Mức độ
trơn tuỳ thuộc vào đối tượng cụ thể; đối với động cơ điện, chu kỳ gián đoạn có thể
- Các quá trình nhiệt, thời gian điều khiển tính bằng phút.
lớn hơn đối với cơ cấu thừa hành thủy lực. Đôi khi giữa phần tử lưu giữ (ZOH) và
- Các hệ điều khiển tàu thuỷ chẳng hạn tác động vào cần lái đòi hỏi nhiều giây
cơ cấu thừa hành thuỷ lực có bộ lọc hạ tầng. Mức độ trơn còn tuỳ thuộc vào phạm
để dẫn tàu đúng hướng.
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
vi ứng dụng của hệ. Đối với con người, tác động có ảnh hưởng trực tiếp, đòi hỏi
30
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
31
mức độ trơn cao hơn so với các thiết bị điều khiển vệ tinh không có người. Ví dụ
với hệ có tm=1sec (giải thông tần là 0,5Hz) cần chọn 0 từ 3 đến 20Hz để đáp ứng
trơn và hạn chế lượng quá điều chỉnh. Do đó cần chọn: 6
Có ba phương pháp xấp xỉ hoá tín hiệu liên tục e(t) thành tín hiệu gián đoạn
e(kT).
0
40
d
1. Xấp xỉ sai phân hữu hạn bậc một đối với tích phân.
a) Luật chữ nhật theo tích phân tiến
Nhiễu tác động vào đối tượng rất đa dạng, từ nhiễu bậc thang đến ồn trắng
Diện tích dưới đường cong e(t) được
(Whitenoise). Đối với tần số lượng tử hoá thì nhiễu ngẫu nhiên có tần số cao là có
xấp xỉ bằng diện tích chữ nhật như ở hình
ảnh hưởng nhất. Một hệ liên tục chống nhiễu tốt là hệ có sai số đo nhiễu tạo nên là
1.18. Tích phân của e(t) tại t=kT được xấp xỉ
bé. Nếu dùng điều khiển số đối với hệ này thì chất lượng ấy sẽ giảm. Nếu tỷ số
bởi:
0
càng bé thì sự suy giảm chất lượng do lượng tử hoá lớn khi có nhiễu là ồn trắng
d
tác động. Đối với hệ điều khiển có bộ quan sát thì tỷ số tối ưu 0 20.
d
u(kT) = u[(k-1)T] + Te(kT)
(1-8)
Nếu lấy biến đổi z cho cả hai vế, hàm
truyền của khâu tích phần gián đoạn là:
Nếu chu kỳ lượng tử hoá lớn hơn thời gian đáp ứng của quá trình thì nhiễu sẽ tác
Gi(z) ki U ( z ) ki Tz
động vào quá trình trước khi bộ điều khiển có tác động hiệu chỉnh. Do đó tần số
b) Luật chữ nhật theo tích phân lùi
lượng tử hoá được chọn trên cơ sở đánh giá động học của quá trình và nhiễu, động
Như ở hình 1.19 tích phân của e(t) tại t = Kt
học của quá trình và khả năng của máy tính. Các bộ điều khiển trên thương trường
với ít mạch vòng điều khiển có chu kỳ lượng tử hoá bé và cố định.
1.2.4. Thiết kế bộ điều khiển số theo phƣơng pháp liên tục.
E( z)
(1-9)
được xấp xỉ bởi:
u(kT) = u[(k-1)T]+Te[(k-1)T
(1-10)
Hình 1.19
và hàm truyền của khâu tích phân gián đoạn là:
Phương pháp thông thường để thiết kế hệ điều khiển số là chọn bộ điều khiển
Gc(s) cho hệ liên tục tương đương, rồi xấp xỉ hoá bộ điều khiển liên tục ấy với bộ
lọc số cần tìm Gc(s) (hay Gc(z)). Có nhiều phương pháp để thực hiện.
Gi(z) ki U ( z ) ki T
E z
z 1
(1-11)
c) Luật hình thang theo tích phân giữa
Diện tích dưới đường cong được xấp xỉ
1.2.4.1. Phƣơng pháp vi phân:
Bộ điều khiển số được mô tả bằng phương trình lặp, rất gần với phương trình
vi phân của bộ điều khiển tương tự. Ví dụ bộ điều khiển PID có hàm truyền và
bằng hình thang như ở hình 1.20.
u(kT) = u[(k-1)T] +
phương trình vi phân tương ứng.
T
{e(kT)+e[(k-1)T]}
2
Hình 1.20
(1-12)
1
U(s)
G c (s)=k p +k i +k d s=
s
E s
t
de
u(t)=k p e(t)+k i e(t)dt+k d
dt
0
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
z 1
Hàm truyền của khâu tích phân gián đoạn là:
(1-7)
Gi(z) ki U ( z ) ki T z 1
E z
2 z 1
(1-13)
2. Xấp xỉ sai phân hữu hạn bậc một đối với đạo hàm:
32
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
33
Đạo hàm của e(t) tại t=kT có thể được xấp xỉ theo sai phân lùi bằng cách xác
định e(t) ở thời điểm t=kT và (k-1)T:
de(t )
dt
t kT
Ln(z) = 2 v
1
(e(kT ) e(k 1)T )
T
(1-14)
1
z 1
Lấy biến đổi z cho cả hai vế ta có: u(z) = (1 z 1 ) E ( z )
E( z)
T
Tz
Phương pháp xấp xỉ nói trên tương ứng với:
Z = etS 1+Ts và s
Khai triển ln(z) dưới dạng
v3
...
3
Và biểu thức s =
1 z 1
1
1 z 1
1
ln(z)
T
bây giờ có dạng
s
z 1
T
|v| =
-1
Tổng hợp thành phần tỷ lệ, tích phân và vi phân ta có bộ điều khiển PID với
2 1-z
2 z-1 w(z)
.
= .
=
T 1+z-1 T z+1
hàm truyền theo:
(1.15)
a) Luật chữ nhật tích phân tiến:
w là đại lượng xấp xỉ
kd
2k
k
Tki z 2 k p d z d
kp
T
T
T
Gc(z) =
z ( z 1)
của s.
b) Luật chữ nhật tích phân lùi
tích phân giữa - luật tích phân hình thang.
Hình 1.21
Phương pháp xấp xỉ này (phương pháp Tustin) tương ứng với phương pháp
kd 2
2k
k
k p z Tk i k p d z d
T
T
T
Gc(z) =
z ( z 1)
u(kT) =
c) Luật tích phân hình thang :
từ đó: u(kT) = u[(k-1]+T
Tk k d
kp
2 T
Gc(z) =
2k
2 Tk
z k p d
T
2
z ( z 1)
(k-1)T
k
z d
T
e(t)dt
(1.16)
e (k-1)T +e(kT)
2
(1.17)
(k-1)T
Biến đổi z của phương trình sai phân trên là:
1.2.4.2. Bộ điều khiển số đƣợc xác định theo hàm truyền đạt
Vì z = eTs nên hàm truyền đạt của bộ điều khiển số về nguyên tắc có thể được
1
ln(z). Tuy nhiên biểu thức xác định Gc(z) là siêu
T
việt . Để tổng hợp bộ điều khiển có thể dùng phương pháp khai triển ln(z) và chỉ giữ
Ts
lại thành phần thứ nhất hoặc chỉ áp dụng biểu thức z=e ở nghiệm không của Gc(s).
u(z) = z - 1u(z) + (z - 1 + 1) E(z)
u(z) T 1 z -1 T z 1
.
.
E(z) 2 1 z 1 2 z 1
(1.18)
Biểu thức (1-13) và (1.18) chỉ khác nhau ở hệ số ki mà bộ điều khiển tích phân
đã được cho trước.
2. Phương pháp tương nghịch nghiệm cực và nghiệm không
Như đã biết, nghiệm cực và nghiệm không s j của Gc(s) ánh xạ vào nghiệm cực
và nghiệm không của G c(z) tương ứng với zj = esjT, còn hệ số khuyếch đại của Gc(z)
thì thoả mãn điều kiện.
1. Biến đổi tuyến tính kép:
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
kT
e(t)dt+
0
Sơ đồ khối để thực hiện bộ điều khiển PID gián đoạn như ở hình 1.21.
xác định bằng cách thay thế s =
34
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
35
G0(z)|z=1 = Gc(s)|a=0
hoá T=1s là nhỏ so với chu kỳ riêng của bộ lọc T0=2 . Phương pháp xấp xỉ theo
(1.19)
Nếu Gc(s) có nhiều
chư nhật về biên độ và pha đều khác xa với đáp ứng tương tự làm chuẩn. Hệ số
nghiệm không khí
khuếch đại tĩnh không còn như trước sau khi dùng biến đổi z ở đáp ứng hàm trọng
thì Gc(s) 0. Điều ấy
lượng. Biến đổi z với cả phần tử lưu giữ (đáp ứng hàm quá độ) cho đáp ứng tốt về
tương ứng với Gc*(s) = 0
biên độ nhưng không tốt về pha do độ trễ T/2. Biến đổi tuyến tính kép biến dạng
ở
được áp đặt cùng biên độ ở tần số riêng r 1rad / sec cho kết quả chấp nhận được
dải
tần
thứ
nhất
0 0
2 , 2 và G0(z) = 0
về biên độ cũng như pha, nhưng ở tần số giới hạn
với z = 1. Vì vậy, để bậc
pháp tương thích nghiệm không và nghiệm cực có biên độ thấp hơn đáp ứng tương
của tử số và mẫu số như
tự. Kết quả so sánh này giải thích vì sao biến đổi tuyến tính kép thường được dùng
nhau, cần thâm nhân tử
ở các bộ lọc số.
(z+1) ở (z+1)
q-p
1.2.4.4. Tổng hợp bộ điều khiển có tính phần tử lƣu giữ (ZOH)
mà q và p
Ở các phương pháp đã nêu trên, phần tử lưu giữ không được tính đến khi xác
là bậc của mẫu số và tử số
định Gc(z).Phần tử lưu giữ có thể thay thế bởi Gca(s) = e-Ts/2 vì tín hiệu ở đầu ra của
của Gc(s).
1.2.4.3.
π
biên độ bằng không. Phương
T
Phƣơng
nó chậm sau một thời gian
pháp dùng biến đổi z
Ở phương pháp này,
T
T
hoặc bởi Gob(s) =
suy ra từ
Ts
2
1+
2
Ts
11-e-Ts
-Ts
2 .
Gob(s) =
và e =
Ts
s
1+
2
Gc(z) được xác định theo
biến đổi z đối với Gc(s)
sao cho hàm trọng lượng
Việc chọn bộ điều khiển tương tự để đặt trước G0a(s) G1(s) hay Gob(s), G1(s)
hay hàm quá độ của
được thực hiện như ở hệ liên tục. Tuy nhiên cần biết trước chu kỳ lượng tử hoá T.
Hình 1.22
chúng như nhau. Ở đây phần tử lưu
giữ
(ZOH) chỉ tạo nên dạng bậc thang của hàm trọng lượng hay hàm quá độ, xấp xỉ với
hàm liên tục tương ứng. Hệ kín sẽ cho chất lượng xấp xỉ kém. Ví dụ với hàm trọng
lượng Gc(z) = cz{Gc(s)} hằng số c được xác định theo điều kiện (1.19).
Đáp ứng tần số của bộ lọc số và tương tự khác nhau ở tần số cao nên phương
Một phương pháp khác được thực hiện theo các bước sau:
G1 (s)
s
* Tính phần không biến đổi của hệ :G(z) = (1-z-1) z
* Dùng biến đổi tuyến tính kép bằng cách thay z bởi
pháp này chỉ dùng cho các bộ điều khiển có đáp ứng tắt nhanh ở tần số cao với thời
* Vẽ đường cong Bode L(*) và (*) .
gian lấy mẫu T bé để phổ ần chồng lên nhau. Hình 1.22 có đáp ứng tần của bộ lọc
* Chọn khâu hiệu chỉnh dạng G c(w) = k
bậc hai nhằm so sánh các phương pháp xấp xỉ khác nhau nói trên. Chu kỳ lượng tử
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
36
2 wT
để có G(w).
2 - wT
wa
chẳng hạn, thoả mãn điều kiện
wa
ổn định và độ chính xác.
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
37
* Gián đoạn hoá khâu hiệu chỉnh Gc(w) để có Gc(z)
1. Quỹ đạo nghiệm số đối xứng với trục thực và gồm có n nhánh xuất phát từ n
1.2.5. Thiết kế bộ điều khiển số theo phƣơng pháp trực tiếp.
nghiệm cực của phương trình đặc trưng khi K = 0; trong số đó r nhánh kết thúc ở r
Như đã nêu, phương pháp gián tiếp không khai thác hết khả năng linh hoạt của
nghiệm không và n - r nhánh đi về vô tận khi K = .
máy tính trong điều khiển số. Ví dụ các nghiệm không và nghiệm cực của thiết bị
bù đều nằm trên phần âm của trục thực ở mặt phẳng s. Các nghiệm ấy tương ứng
với phần dương của trục thực trên mặt phẳng z. Thế nhưng các bộ điều khiển số cho
2. Quỹ đạo tiệm cận khi K (n - r) tia đối xứng tạo với trục hoành một góc
π
.
n-r
Để ổn định hệ thống, có thể dùng
phép có nghiệm cực và nghiệm không ở cả phần âm và phần dương của trục thực
trên mặt phẳng z nên điều kiện hạn ché được mở rộng hơn. Điều khiển số còn cho
cơ cấu bù dạng:
phép tổng hợp các bộ điều khiển có hàm truyền hệ kín mong muốn.
Gc(z) = K’
z-a
; 0 b < a < 1
z-b
vậy
K.Gc(z)G(z)
1.2.5.1. Phƣơng pháp quỹ đạo nghiệm số trên mặt phẳng z.
Ở đây chỉ nêu những điểm chính.
Hàm truyền của hệ gián đoạn kín được xác định bởi:
G0 ( z )G ( z )
1 G0 ( z )G ( z )
Wk(z) =
G1 ( s )
s
với: G(z) = (1-z-1)z
Bây giờ quỹ đạo nghiệm số sẽ có
Phương trình đặc trưng : 1+Gc(z)G(z) = 0
Phương pháp quỹ đạo nghiệm số thường dùng để xác định thông số K ở cơ cấu
điều khiển nên có thể viết phương trình đặc trưng dưới dạng:
(z-zi )
i=1
n
=1; p3 = b. Một nhánh đến nghiệm không
thứ hai tiến đến - .
=0
(z-p )
Hình 1.23
ba nhánh vì hệ có ba nghiệm cực p1 = p2
z1 = -1, nhánh thứ hai đến z2 = a và nhánh
r
1+K
=
(z-a)(z+1)
T2
;K=K'
K
(z-b)(z-1)2
2
Có thể có hai trường hợp:
j
j=1
1. Cả ba nghiệm đều thực nằm đồng
Mà pj và zi là nghiệm cực và nghiệm không của hệ xung hở. Từ đó:
thời trên hai đoạn thẳng của quỹ đạo [b, a] và
n
(z-p )
[-1, -], trong trường hợp ấy hai nghiệm bé
(z-pi)
hơn -1 trên đoạn [-1, -] và hệ sẽ không ổn
j
-K=
j=1
r
Hình 1.24
định.
i=1
Quỹ đạo nghiệm số của hệ gián đoạn được xây dựng theo những quy tắc
tương tự như ở hệ liên tục.
2. Khả năng để hệ ổn định là chỉ một
nghiệm thực duy nhất nằm giữa a và b, hai
nghiệm khác là nghiệm phức có môđun
nhỏ hơn 1, nằm trong đường tròn đơn vị.
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
38
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
Hình 1.25
39
1.2.5.2. Bù ảnh hƣởng của khâu trễ .
WK(z) =
Nếu thành phần không biến đổi của hệ có trễ, trong trường hợp thời gian trễ là
bội số của thời gian lấy mẫu.
Từ đó bộ điều khiển được xác định bởi: Gc(z) =
= n0T; (n0 = 1, 2, 3, …_
1
WK ( z )
.
G ( z ) 1 WK ( z )
Việc chọn Gc(z) để đạt chất lượng mong muốn gặp phải những điều kiện hạn
G(z) = G1(z) z-n0
Ở hình 1.23 trường hợp a) khâu trễ nằm trong mạch vòng sẽ làm ảnh hưởng
đến tính ổn định của hệ. Ở hình 1.24 trường hợp b) khâu trễ nằm ngòi mạch vòng và
sẽ không ảnh hưởng đến hệ. yêu cầu đặt ra là tìm cơ cấu điều khiển G c(z) sao cho
ảnh hưởng của khâu trễ không còn nữa, nghĩa là ta có thể đẳng trị hai sơ khối ở hình
chế:
1. Điều kiện thực hiện được đòi hỏi bậc của hệ kín lớn hơn hoặc bằng bậc của
phàn liên tục quy đổi (kn):
2. Sai lệch ở trạng thái xác lập, theo (4-58b) và theo định lý tới hạn
3. Ổn định vô tận đạt được khi sai lệch ở trạng thái xác lập của các trị rời rạc
1.24 và 1.25.
bằng không, kể cả một thời điểm hữu hạn.
n0
Gc ( z )G1 ( z ) z
G1 ( z ) n 0
z
1 Gc ( z )G1 ( z ) z n 0 1 G1 ( z )
Từ đó
G c (z)G(z)
với E(z) = X(z) - Y(z) = X(z)[1-WK(z)]
1+G c (z)G(z)
1.2.6. Dùng matlab để tổng hợp hệ điều khiển số
- Tổng hợp theo đặc tính tần Bode
Gc ( z )
1
1 Gc ( z )G1 ( z ) z n 0 1 G1 ( z )
- Tổng hợp theo quỹ đạo nghiệm số
Hay Gc(z) + Gc(z)G1(z) = 1 + Cc(z) G1(z) z
-n0
1.3. Điều khiển số trong điều khiển chuyển động.
Gc(z) [1 + G1(z) (1-z-n0)] = 1
1.3.1. Một số cấu trúc điều chỉnh đƣợc sử dụng.
1
Cuồi cùng ta xác định được: Gc(z) =
1 Gc ( z )(1 z n 0 )
1-Khâu ĐC
Sơ đồ thực hiện cơ cấu điều khiển số như ở hình 1.24. Như vậy việc dùng cơ
3-Động cơ
cấu điều khiển số như trên tương ứng với việc đưa phần tử trễ ra ngoài mạch hồi
4-Khâu đo
2-Điều khiển mômen
tiếp. Thật vậy vì:
WK(z) =
Gc ( z )G1 ( z )
G1 ( z ) n 0
z
1 Gc ( z )G1 ( z ) 1 G1 ( z )
Khi có trễ, hệ số khuyếch đại của
hệ có thể lớn hơn so với hệ không có phần tử trễ nên nhiều khi không cần bù toàn
bộ thời gian trễ mà chỉ cần một phần của nó.
1.2.5.3. Hệ ổn định vô tận.
Hàm truyền của hệ xung kín có dạng
Hình 1.26. Cấu trúc cơ bản của điều chỉnh tốc độ quay
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
40
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
41
Hình 1.27. Cấu trúc tối giản phục vụ thiết kế xấp xỉ
liên tục
Hình 1.28. Cấu trúc cơ bản điều chỉnh góc
Hình 1.30. Cấu trúc điều chỉnh bù sai số giá trị đặt
Hình 1.29. Cấu trúc cơ bản điều chỉnh góc tối giản
Hàm truyền đặc trưng của vòng điều chỉnh vị trí:
Giả thiết giá trị đặt có dạng hàm dốc tuyến tính:
Góc ra có dạng:
Độ dư sai lệch góc:
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
42
Hình1.31. Cấu trúc điều chỉnh bù nhiễu
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
43
Hình1.32. Cấu trúc điều chỉnh bù ngược
Hình1.34. Các giai đoạn của một quá trình chuyển động
Hình 1.33. Cấu trúc điều chỉnh bù xuôi bằng phương pháp mô hình
chuẩn
Hình 1.35. Cấu trúc điều khiển tổng quát của một nhánh truyền động
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
44
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
45
1.3.2. Thiết kế và mô phỏng hệ thống bằng máy tính.
Hình 1.37. Trình tự thiết kế và mô phỏng hệ thống bằng máy tính
Hình 1.36.Các luật thông dụng nhằm điều khiển chính xác chuyển động
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
46
Hình trên giới thiệu ví dụ khi sử dụng môi trường thiết kế trên nền MATLAB &
Số hóa bởi Trung tâm Học liệu – Đại học Thái Nguyên
47