Thiết kế dùng vi mạch logic khả trình (Ngôn ngữ VHDL)

Thiết kế dùng vi mạch
logic khả trình

Giảng viên: TS. Phạm Ngọc Nam


© DHBK 2006

About your lecturer
•

Bộ môn kỹ thuật điện tử tin học, ĐHBK Hà nội
 Office: C9-401
 Email:

•

Research:
 FPGA, PSoC, embedded systems
 Trí tuệ nhân tạo

•

Education:
 K37 điện tử-ĐHBK Hà nội (1997)
 Master về trí tuệ nhân tạo 1999, Đại học K.U. Leuven, vương quốc Bỉ
 Đề tài: Nhận dạng chữ viết tay

 Tiến sỹ kỹ thuật chuyên ngành điện tử-tin học, 9/ 2004, Đại học K.U.
Leuven, Vương Quốc Bỉ
 Đề tài: quản lý chất lượng dịch vụ trong các ứng dụng đa phương tiện tiên

tiến
2


© DHBK 2006

Nội dung môn học
1.
2.
3.
4.

3

Giới thiệu chung về công nghệ IC khả trình
Thiết kế dùng IC khả trình của Xilinx
Thiết kế số
Ngôn ngữ mô tả phần cứng VHDL


© DHBK 2006

Nội dung môn học
1. Giới thiệu chung về công nghệ IC khả trình
•
•
•
•
•

Các bước thiết kế VLSI
Các bước thiết kế vật lý
Các công nghệ dùng trong thiết kế
Công nghệ IC khả trình
Ứng dụng của công nghệ IC khả trình

1. Thiết kế dùng IC khả trình của Xilinx
2. Thiết kế số
3. Ngôn ngữ mô tả phần cứng VHDL

4


© DHBK 2006

Nội dung môn học
1. Giới thiệu chung về công nghệ IC khả trình
•
•
•
•
•

Các bước thiết kế VLSI
Các bước thiết kế vật lý
Các công nghệ dùng trong thiết kế
Công nghệ IC khả trình
Ứng dụng của công nghệ IC khả trình

1. Thiết kế dùng IC khả trình của Xilinx

2. Thiết kế số
3. Ngôn ngữ mô tả phần cứng VHDL

5


© DHBK 2006

Đặt vấn đề
• Ví dụ: Thiết kế bộ chạy đĩa DVD

6


© DHBK 2006

Các bước thiết kế VLSI (1/9)

7

System Specification

Circuit Design

Architectural Design

Physical Design

Functional Design

Fabrication

Logic Design

Packaging


© DHBK 2006

Các bước thiết kế VLSI (2/9)
System Specification – Xác định kích thước, tốc độ,
công suất và các chức năng của hệ thống
Architectural Design – Xác định kiến trúc của hệ thống:
ví dụ: RISC/CISC, số lượng ALU, kích thước bộ nhớ
cache. Việc xác định kiến trúc sẽ giúp cho việc ước
lượng tốc độ xử lý của hệ thống, kích thước chip, công
suất tiêu thụ …

8


© DHBK 2006

Các bước thiết kế VLSI (3/9)
Functional Design – Xác định các khối chức năng chính
và kết nối giữa các khối. Chưa cần xác định chi tiết cách
thức thực hiện các khối này.

9

© DHBK 2006

Các bước thiết kế VLSI (4/9)
Logic Design – Thiết kế logic, ví dụ: thiết kế mạch
logic tổ hợp, logic dãy, ALU, khối điều khiển…. Kết
quả của bước thiết kế này là bản mô tả RTL (Register
Transfer Level). RTL được biểu diễn bằng ngôn ngữ mô
tả phần cứng HDL (Hardware Description Language),
e.g., VHDL and Verilog.

X = (AB+CD)(E+F)
Y= (A(B+C) + Z + D)
10


© DHBK 2006

Các bước thiết kế VLSI (5/9)
Circuit Design – Thiết kế mạch bao gồm các cổng logic,
transistors và các kết nối. Kết quả thu được từ bước
thiết kế này là một netlist.

11


© DHBK 2006

Các bước thiết kế VLSI (6/9)
• Net list:

net1: top.in1 i1.in
net2: i1.out xxx.B
topin1: top.n1 xxx.xin1
topin2: top.n2 xxx.xin2
botin1: top.n3 xxx.xin3
net3: xxx.out i2.in
outnet: i2.out top.out

12

• Component list:
top: in1=net1 n1=topin1 n2=topin2
n3=botin1 out=outnet
i1: in=net1 out=net2
xxx: xin1=topin1 xin2=topin2
xin3=botin1 B=net2 out=net3
i2: in=net3 out=outnet


© DHBK 2006

Các bước thiết kế VLSI (7/9)
Component hierarchy
top

i1

13

xxx

i2


© DHBK 2006

Các bước thiết kế VLSI (8/9)
Physical Design – Chuyển từ netlist sang dạng biểu diễn
hình học. Cách biểu diễn hình học này được gọi là
layout.

14


© DHBK 2006

Các bước thiết kế VLSI (9/9)
Fabrication – Bao gồm các quá trình như quang khắc,
đánh bóng, khuyếch tán …để chế tạo ra chip (IC).
Packaging – Sắp xếp các IC trên một board mạch in
PCB (Printed Circuit Board) hoặc trên một module đa
chíp MCM (Multi-Chip Module)

15


© DHBK 2006

Các bước thiết kế VLSI
Netlist

System Specification

Physical
Design

Architectural
Design

Architectural
Specification
Functional
Design

Timing & relationship
between functional units
Logic
Design

RTL in HDL
16

Layout
Circuit Design
or
Logic Synthesis

Fabrication

Chips

Packaging

Packaged and
tested chips


© DHBK 2006

Nội dung môn học
1. Giới thiệu chung về công nghệ IC khả trình
•
•
•
•
•

Các bước thiết kế VLSI
Các bước thiết kế vật lý
Các công nghệ dùng trong thiết kế
Công nghệ IC khả trình
Ứng dụng của công nghệ IC khả trình

1. Thiết kế dùng IC khả trình của Xilinx
2. Thiết kế số
3. Ngôn ngữ mô tả phần cứng VHDL

17


© DHBK 2006

Các bước thiết kế vật lý (1/6)
Circuit Partitioning
Floorplanning & Placement
Routing
Layout Compaction
Extraction and Verification
18


© DHBK 2006

Các bước thiết kế vật lý (2/6)
Circuit Partitioning – Chia một mạch lớn thành các
mạch nhỏ hơn

19


© DHBK 2006

Các bước thiết kế vật lý (3/6)
Floorplanning – Thiết lập kế hoạch bố trí các module
trên layout một cách hợp lý khi mà hình dạng, kích
thước, ví trí chân của các module chưa được cố định.

Deadspace
20

© DHBK 2006

Các bước thiết kế vật lý (4/6)
Placement – Bố trí cố định các module (module có thể
là cổng logic, các khối chuẩn standard cells…) khi đã
biết các thông số chi tiết của các module sao cho trễ tín
hiệu, diện tích và số lượng kết nối nhỏ nhất.

v
21

Feedthrough
Standard cell type 1
Standard cell type 2


© DHBK 2006

Các bước thiết kế vật lý (5/6)
Routing – Kết nối giữa các module trên cơ sở bảo đảm
về trễ, khoảng cách giữa các đường dây.

Feedthrough

v

Type 1 standard cel1
Type 2 standard cell

22

© DHBK 2006

Các bước thiết kế vật lý (6/6)
Compaction – Bước này tối thiểu hoá diện tích của vùng
layout để giảm kích thước chip
Verification – Kiểm tra layout bao gồm kiểm tra luật
thiết kế DRC (Design Rule Checking), tạo ngược lại
mạch điện từ layout (circuit extraction) để so sánh với
netlist ban đầu, kiểm tra hoạt động (performance
verification ) bằng cách lấy thông tin hình học để tính
toán các giá trị điện trở, điện dung, trễ…

23


© DHBK 2006

Nội dung môn học
1. Giới thiệu chung về công nghệ IC khả trình
•
•
•
•
•

Các bước thiết kế VLSI
Các bước thiết kế vật lý
Các công nghệ dùng trong thiết kế

Công nghệ IC khả trình
Ứng dụng của công nghệ IC khả trình

1. Thiết kế dùng IC khả trình của Xilinx
2. Thiết kế số
3. Ngôn ngữ mô tả phần cứng VHDL

24


© DHBK 2006

Các công nghệ dùng trong thiết kế
• Full-Custom ASICs (Application specific IC)
 Các khối logic (logic cells) và các lớp mặt nạ không được thiết kế sẵn mà
do người thiết kế thiết kế

• Semicustom ASICs
 Các khối logic ( logic cells) được thiết kế sẵn (được định nghĩa trong thư
viện cell) và các lớp mặt nạ được thiết kế bởi người thiết kế
 2 loại:
Standard-cell based and Gate-array-based ASICs

• Các linh kiện logic khả trình (Programmable logic devices)
 Tất cả các khối logic được thiết kế sẵn và không cần phải thiết kế lớp
mặt nạ nào
 Types: PLD (Programmable Logic Device) and
FPGA (Field Programmable Gate Array)
25