thiết kế và phát triển hệ thống thông minh sử dụng cho xe bus

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT
THÀNH PHỐ HỒ CHÍ MINH

ĐỀ TÀI NGHIÊN CỨU KHOA HỌC CẤP SINH VIÊN

THIẾT KẾ VÀ PHÁT TRIỂN HỆ THỐNG
THÔNG MINH SỬ DỤNG CHO XE BUS
S

K

C

0

0

3

9

5

9

MÃ SỐ: SV2010 - 66

S KC 0 0 3 0 7 9

Tp. Hồ Chí Minh, tháng 2010

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC SU PHẠM KỸ THUẬT TP. HỒ CHÍ MINH


ĐỀ TÀI NCKH CẤP SINH VIÊN

THIẾT KẾ VÀ PHÁT TRIỂN HỆ THỐNG THÔNG
MINH SỬ DỤNG CHO XE BUS

MÃ SỐ: SV2010-66

THUỘC NHÓM NGÀNH : KHOA HỌC KỸ THUẬT
NGƯỜI CHỦ TRÌ
: CHU VĂN HIỀN
NGƯỜI THAM GIA
: HỒ TRỌNG HIẾU
NGUYỄN ANH KHOA
ĐƠN VỊ
: KHOA CƠ KHÍ MÁY

TP.HỒ CHÍ MINH, THÁNG 9 NĂM 2010


TÓM TẮT ĐỀ TÀI

Ngày nay, hệ thống giao thông công cộng đƣợc quan tâm triển khai, phát triển ở các
thành phố lớn trên cả nƣớc, nổi bật là việc sử dụng xe bus để đi lại. Bên cạnh những thuận lợi
của phƣơng tiện công cộng này mang lại, vẫn tồn tại những vấn đề cần bất cập cần giải quyết:

khó khăn cho những ngƣời chƣa quen các trạm, các tuyến xe bus,. Để góp phần phát triển hệ
thống xe bus giúp hành khách đi lại thuận lợi, nhóm đã nghiên cứu thiết kế hệ thống thông
thông minh sử dụng trên xe bus. Hệ thống gồm có module phát âm thanh và màn hình hiển thị
thông báo cho hành khách thời gian sắp đến trạm, thông tin về các trạm và lộ trình của tuyến
xe, tạo thuận lợi cho việc đi lại của hành khách, tránh đi nhầm tuyến, lên xuống nhầm trạm.
Sử dụng kết hơp module thông báo bằng âm thanh và module hiển thị màn hình nhằm phục
vụ đến tất cả đối tƣợng hành khách, đặc biệt thuận lợi cho ngƣời khiếm thị, khiếm thính…

1


MỤC LỤC
TÓM TẮT ĐỀ TÀI..................................................................................................................... 1
Phần 1: ĐẶT VẤN ĐỀ
I.

ĐỐI TƢỢNG NGHIÊN CỨU. ............................................................................................5

II. TÌNH HÌNH NGHIÊN CỨU TRONG VÀ NGOÀI NƢỚC. ..............................................5
III. NHỮNG VẤN ĐỀ CÒN TỒN TẠI. ....................................................................................5
Phần 2: GIẢI QUYẾT VẤN ĐỀ
I.

MỤC ĐÍCH ĐỀ TÀI ............................................................................................................7

II. PHƢƠNG PHÁP NGHIÊN CỨU........................................................................................7
III. NỘI DUNG ......................................................................................................................... 8
CHƢƠNG 1 GIỚI THIỆU ............................................................................................ 8
CHƢƠNG 2 THIẾT KẾ MODULE ÂM THANH VÀ MODULE HIỂN THỊ ............ 9
2.1 Tìm hiểu IC thu phát âm thanh ISD2560 ..................................................................9

2.1.1 Đặc điểm .....................................................................................................9
2.1.2 Hình dáng và sơ đồ chân ..........................................................................10
2.1.3 Sơ đồ khối bên trong của ISD2560...........................................................10
2.1.4 Các thông số hoạt động cơ bản .................................................................10
2.1.5 Mô tả chức năng các chân ........................................................................11
2.2 Sơ đồ nguyên lý module thu phát âm thanh .........................................................14
2.3 Sơ đồ nguyên lý module hiển thị ......................................................................... 14
2.3.1 Tìm hiểu led ma trận ............................................................................... 14
2.3.2 Nguyên tắc làm sáng led ......................................................................... 15
2.3.3 Nguyên lý làm việc của mạch quang báo ............................................... 15
2.3.4 Sơ đồ nguyên lý mạch ............................................................................ 16
CHƢƠNG 3 THIẾT KẾ MẠCH ĐIỀU KHIỂN VÀ MODULE THU TÍN HIỆU ... 18
3.1 Tìm hiểu IC điều khiển trung tâm ATMEGA32 ...................................................18
3.1.1 Đặc điểm ...................................................................................................18

2


3.1.2 Hình dáng và sơ đồ chân ..........................................................................20
3.1.3 Sơ đồ khối bên trong của ATMEGA32 ................................................... 21
3.1.4 Chuẩn giao tiếp đƣợc sử dụng SPI (Serial Pheripheral Interface) ........... 22
3.2 Nguyên lý mạch điều khiển .................................................................................25
3.3 Module thu tín hiệu..............................................................................................26
3.3.1 Tổng quan về encoder............................................................................. 26
3.3.2 Nguyên lý hoạt động cơ bản của encoder ...................................... 26
IV. KẾT QUẢ ĐẠT ĐƢỢC
1. Tính khoa học ................................................................................................................29
2. Khả năng triển khai vào thực tế .....................................................................................29
3. Hiệu quả kinh tế - xã hội ...............................................................................................29
Phần 3 KẾT LUẬN

I.

KẾT LUẬN ........................................................................................................................30

II. ĐỀ NGHỊ ...........................................................................................................................30
TÀI LIỆU THAM KHẢO. ........................................................................................................31

3


DANH MỤC HÌNH VẼ
Hình 1.1 Sơ đồ tổng quát của hệ thống .................................................................................... 8
Hình 2.1 Hình dáng IC ISD2560 ............................................................................................... 9
Hình 2.2 Sơ đồ chân IC ISD2560 ........................................................................................... 10
Hình 2.3 Sơ đồ khối bên trong của ISD2560.......................................................................... 10
Hình 2.4 Các thông số hoạt động cơ bản của ISD2560 .......................................................... 10
Hình 2.5 Bảng mô tả chức năng các chân ISD2560 ............................................................... 13
Hình 2.6 Sơ đồ nguyên lý module âm thanh .......................................................................... 14
Hình 2.7 Hình dáng led ma trận 8x8 ....................................................................................... 14
Hình 2.8 Sơ đồ chân led ma trận 8x8 ...................................................................................... 15
Hình 2.9 Nguyên điều mạch khiển bảng quang báo ............................................................... 15
Hình 2.10 Nguyên lý mạch điều khiển cột .............................................................................. 15
Hình 2.11 Nguyên lý mạch điều khiển hàng ........................................................................... 16
Hình 3.1 Hình dáng ATMEGA32 ......................................................................................... 20
Hình 3.2 Sơ đồ chân ATMEGA32 ........................................................................................ 20
Hình 3.3 Sơ đồ khối bên trong ATMEGA32 ........................................................................ 21
Hình 3.4 Sơ đồ khối truyền nhận SPI .................................................................................... 22
Hình 3.5 Sơ đồ kết nối SPI .................................................................................................... 23
Hình 3.6 Quy định chân kết nối SPI ...................................................................................... 24
Hình 3.7 Sơ đồ nguyên lý mạch điều khiển ........................................................................... 25

Hình 3.8 Nguyên lý hoạt động cơ bản của encoder .................................................................26
Hình 4.1 Module hiển thị ........................................................................................................ 27
Hình 4.2 Mạch điều khiển ......................................................................................................27
Hình 4.3 Module thu phát âm thanh .......................................................................................28
Hình 4.4 Hình ảnh tổng thể của hệ thống ...............................................................................28

4


PHẦN 1
ĐẶT VẤN ĐỀ
I.ĐỐI TƢỢNG NGHIÊN CỨU
Ngày nay phƣơng tiện giao thông công cộng là một phần tất yếu của cuộc sống nhất là
ở các thành phố lớn, khu đô thị phát triển, ở Việt Nam phổ biến là xe bus. Với phƣơng tiện
này, bạn có thể ngồi vi vu trong không gian máy lạnh, nghe đài FM mà vẫn đến đƣợc nơi
mình muốn.
Tuy nhiên, bên cạnh những ƣu điểm, xe bus vẫn có những hạn chế riêng của nó.
Phƣơng tiện này chỉ gần gũi cho những ai đã quen sử dụng. Lần đầu đi xe bus, không ai tránh
khỏi việc xuống nhầm trạm, nhất là những ngƣời vừa làm quen với cuộc sống đô thị, chẳng
hạn nhƣ sinh viên, ngƣời dân ở tỉnh đi khám bệnh, thăm ngƣời thân…
Với thực trạng trên, nhóm thực hiện đề tài quyết định thiết kế hệ thống thông báo
thông minh trên xe bus, làm cho phƣơng tiện này gần gũi hơn với ngƣời dân.
II.TÌNH HÌNH NGHIÊN CỨU TRONG VÀ NGOÀI NƢỚC
Từ thập kỷ 80 của thế kỷ 20, nhiều nƣớc trên thế giới đã bắt đầu nghiên cứu hệ thống
giao thông thông minh. Đến nay Nhật Bản là quốc gia đi đầu trong lĩnh vực triển khai ứng
dụng hệ thống giao thông thông minh. Bên cạnh đó, Mỹ và các nƣớc Châu Âu cũng quan tâm
nhiều đến việc xây dựng hệ thống này
Từ cuối những năm 90 của thế kỷ 19, khái niệm hệ thống giao thông thông minh mới
đƣợc nhắc đến ở Việt Nam. Tuy nhiên, đến nay mới chỉ có một số sách báo giới thiệu khái
quát về hệ thống này, nhƣng chƣa đi sâu nào phân tích, giải quyết các vấn đề chuyên môn.

Mặc dù đƣợc đánh giá là xu thế phát triển tất yếu, nhƣng việc xây dựng hệ thống giao thông
thông minh ở nƣớc ta không phải là đơn giản vì đòi hỏi có sự đầu tƣ rất lớn.
Do đó việc xây dựng một hệ thống giao thông thông minh cho xe bus hoàn chỉnh trên
toàn quốc là chƣa khả thi so với điều kiện của Việt Nam hiện nay. Nhƣng với quy mô một
tuyến đƣờng, đoạn đƣờng, khu vực thì điều này không còn xa vời. Các thành phố lớn trong
nƣớc đều đã quan tâm tới việc xây dựng các trung tâm quản lý, điều hành giao thông. Trong
tƣơng lai hệ thống giao thông thông minh là giải pháp toàn diện, hiệu quả nhất cho công tác
quản lý, điều hành giao thông, góp phần giảm thiểu tai nạn, ách tắc giao thông và hiện đại hóa
ngành giao thông vận tải. Nó không những là xu thế tất yếu của sự phát triển trong tƣơng lai,
mà còn có tính khả thi nhất định ở Việt Nam.
III.NHỮNG VẤN ĐỀ CÒN TỒN TẠI
Trên các tuyến xe bus ở nƣớc ta nói chung và thành phố Hồ Chí Minh nói riêng, việc
thông báo trạm dừng, thời điểm lên xuống trạm đều đƣợc thực hiện bằng yếu tố con ngƣời.
Do đó sẽ tồn tại nhiều hạn chế nhất là trong thời điểm bus đông khách, viêc chen lấn ồn ào

5


làm cho hành khách khó nắm bắt đƣợc thông tin dẫn đến lên xuống nhầm trạm, đi quá trạm.
Làm việc dài trong môi trƣờng phục vụ đông ngƣời trong thời gian dài dễ gây cho ngƣời tiếp
viên xe bus mệt mỏi, nóng nảy mất bình tĩnh không làm tốt đƣợc nhiệm vụ của mình.
Để khắc phục tình trạng trên cần có một hệ thống thông báo trên xe bus thay thế con
ngƣời, giải phóng sức lao động cho con ngƣời, phục vụ một cách liên tục và linh hoạt cho
hành khách.

6


PHẦN 2
GIẢI QUYẾT VẤN ĐỀ

I.MỤC ĐÍCH ĐỀ TÀI
Thiết kế hệ thống thông báo thông minh trên xe bus phục vụ đông đảo nhu cầu sử
dụng của đông đảo ngƣời dùng xe bus làm phƣơng tiện đi lại. Tự động hóa quá trình thông
báo các trạm lên xuống, dự báo khoảng cách đến trạm kế tiếp. Sử dụng hệ thống này giúp cho
việc thông báo sẽ linh hoạt và liên tục, thuận lợi cho con ngƣời trong việc đi lại bằng xe bus.
Đề xuất phƣơng án xây dựng một hệ thống giao thông thông minh áp dụng quản lý các tuyến
xe bus trên địa bàng thành phố.
II.PHƢƠNG PHÁP NGHIÊN CỨU
II.1. Phƣơng pháp tham khảo tài liệu:
Liên hệ thƣ viện Trƣờng ĐH SPKT TPHCM mƣợn sách có liên quan đến đề tài và ghi
chép tài liệu để tiến hành nghiên cứu.
Thu thập tài liệu trên internet, sử dụng nhiều từ khóa và thủ thuật internet để tìm kiếm
những tài liệu có liên quan, hổ trợ cho công việc nghiên cứu.
Tham khảo những hệ thống xe bus thông minh ở các nƣớc phát triển
II.2.Phƣơng pháp phân tích thực nghiệm:
Tiến hành mô phỏng module mạch điện trên phần mềm máy tính, thi công mạch điện
tử và thí nghiệm trực tiếp trên xe máy, cho hệ thống hoạt động theo chƣơng trình đã lập trình
trƣớc. Phân tích, điều chỉnh các số liệu để đƣa ra kết quả tối ƣu.

7


III.NỘI DUNG
CHƢƠNG 1
GIỚI THIỆU

Giao thông – vấn đề không chỉ riêng nƣớc ta mà đƣợc cả thế giới quan tâm bởi vai trò
quan trọng và ảnh hƣởng lớn đến nhiều mặt kinh tế, xã hội, môi trƣờng. Nhiều nƣớc trên thế
giới, đặc biệt là các nƣớc phát triển đều có hệ thống điều khiển giao thông thông minh tại các

đƣờng phố ở đô thị lớn. Việc đƣa công nghệ khoa học - cụ thể là công nghệ tự động hoá - áp
dụng vào thực tế của ngành giao thông vận tải Việt Nam đã đƣợc nhiều nhà khoa học quan
tâm, đã có nhiều công trình khoa học nghiên cứu nhằm giải quyết những vấn đề bức xúc, song
chƣa mang lại nhiều kết quả đáng kể trong thực tiễn. Ở nƣớc ta nhu cầu sử dụng phƣơng tiện
giao thông công cộng của ngƣời dân ngày càng phổ biến, đặc biệt là việc sử dụng xe bus để đi
lại ngày càng nhiều. Tuy nhiên, do cơ sở hạ tầng ở nƣớc ta chƣa thật sự tốt nên việc sử dụng
xe bus gặp 1 số vấn đề: ngƣời đi xe bus không biết đƣợc vị trí các trạm dừng của xe bus và
thời gian xe đến tram; ngƣời chờ ở trạm chờ không biết khi nào xe đến; không nhìn rõ xe
đang đến trạm là xe số mấy?. Do đó không tránh khỏi việc lên nhầm xe, xuống nhầm trạm….
Từ những lợi ích của việc sử dụng xe bus làm phƣơng tiện lƣu thông và tính cần thiết
của hệ thống báo hiệu trên xe bus nhóm đã quyết định thực hiện đề tài: Thiết kế hệ thống
thông báo thông minh trên xe bus
Sơ đồ tổng quát của hệ thống

LCD
ENCODER
MOTOR

ATMEGA32
(CONTROLER)

SOUND
MODULE
Hình 1.1 Sơ đồ tổng quát của

hệ thống

8

CHƢƠNG 2
THIẾT KẾ MODULE ÂM THANH VÀ MODULE HIỂN THỊ
2.1 Tìm hiểu IC thu phát âm thanh ISD2560
Cùng với ISD2560, các IC ISD2575/2590/25120, là loạt các IC chuyên dụng dùng để
thu (record) và phát lại (playback) âm thanh. Đây là các IC chuyên dụng chất lƣợng cao với
nhiều đƣờng điều khiển cũng nhƣ nhiều mode chức năng hoạt động có thể đáp ứng đƣợc một
số yêu cầu nhất định trong lĩnh vực thu và phát lại âm thanh
2.1.1 Đặc điểm


Dễ sử dụng thu và phát giọng nói, âm thanh, nhạc…



Phát lại âm thanh và giọng nói với chất lƣợng cao.



Thời gian ghi 60 giây.



Tự động tiết kiệm nguồn khi ở trạng thái Standby với dòng 1μA.



Có thể định đƣợc địa chỉ để lƣu nhiều đoạn âm thanh, truy xuất đoạn âm thanh đó.



Thời gian bảo toàn dữ liệu 100 năm.



Số lần ghi tối đa 100.000 lần.



Có bộ dao động nội trên chip.



Nguồn cung cấp +5V.



Nhiệt độ chịu đựng trong công nghiệp 400 C ÷ 850 C.



Tần số lấy mẫu 8 Khz.

2.1.2 Hình dáng và sơ đồ chân

Hình 2.1 Hình dáng ISD2560

9


Hình 2.2 Sơ đồ chân ISD2560

2.1.3 Sơ đồ khối bên trong của ISD2560

Hình 2.3 Sơ đồ khối bên trong của ISD2560
2.1.4 Các thông số hoạt động cơ bản
Tên thông số

Giá trị

Điện áp nguồn cung cấp

4.5V – 6.5V

Nhiệt độ hoạt động

00C – 500C

Điện áp đất

0V

Tần số lấy mẫu

8 KHz

Lọc dãi thông

3.4 KHz

Ngõ ra loa

50mW đối với loa 16Ω

Điện áp cung cấp cực đại

7V

Hình 2.4 Các thông số hoạt động cơ bản của ISD2560

10


2.1.5 Mô tả chức năng các chân
Tên chân

Số chân

Chức năng

Ax / Mx

1-10/1-7

Address/Mode inputs : Các chân này có hai chức năng phụ thuộc
vào mức điện áp trên hai bit có trọng số cao nhất của các chân
địa chỉ (A8 và A9). Nếu một trong hai bit này ở mức thấp, tất cả
các ngõ vào đƣợc xem nhƣ các bit địa chỉ và đƣợc sử dụng nhƣ
địa chỉ bắt đầu cho chu kỳ ghi hoặc phát. Các chân địa chỉ này
chỉ là các ngõ vào không xuất ra bất kỳ thông tin địa chỉ nào
trong suốt quá trình vận hành. Các ngõ vào địa chỉ này đƣợc
chốt bởi cạnh xuống của CE.

Nếu cả hai chân A8 và A9 ở mức cao, các ngõ vào
Address/Mode đƣợc xem nhƣ các bit chế độ. Có 6 mode chế độ
vận hành từ M0 → M6. Ta có thể sử dụng nhiều mode vận hành
đồng thời. Các mode vận hành cũng đƣợc chốt ở mỗi cạnh
xuống của CE. Vì vậy các chế độ vận hành (mode) và kiểu định
địa chỉ trực tiếp loại trừ lẫn nhau. Nói cách khác ta không thể sử
dụng cùng lúc kiểu định địa chỉ trực tiếp và các mode.

AUX IN

11

Auxiliary Input ( Ngõ vào bổ trợ ) : Chân này ghép ngõ ra của
mạch khuếch đại với chân ngõ ra loa khi CE = high, P/ R =
high, và playback hiện không đƣợc tích cực hoặc nếu thiết bị
đang ở trạng thái tràn trong playback. Khi ghép nhiều thiết bị
ISD2560 với nhau, chân AXU IN để nối tín hiệu phát lại từ thiết
bị phía sau đến ngõ ra của mạch thúc loa của thiết bị phía trƣớc.
Để tránh nhiễu, chân này đƣợc yêu cầu không đƣợc lái khi mảng
lƣu trữ đang là tích cực.

Vssa,Vssd

13, 12

Ground ( đất ) : Các IC loạt ISD2500 dùng các bus đất số và bus
đất tƣơng tự riêng. Các chân này nên đƣợc nối riêng lẻ bằng các
đƣờng tổng trở thấp đến mass nguồn.

SP+/SP-

14/15

Speaker Outputs : loạt IC ISD2500 có thể lái một loa có trở
kháng là 16Ω , công suất 50mW. Các ngõ ra loa đƣợc giữ ở mức
Vssa trong suốt quá trình ghi. Không đƣợc nối song song nhiều
ngõ ra loa của các IC ISD2500 hoặc ngõ ra của các thiết bị lái
loa khác. Việc kết nối các ngõ ra loa song song có thể phá huỷ
IC. Một ngõ ra kết thúc đơn có thể đƣợc sử dụng ( bao gồm một
tụ điện nối giữa chân SP và loa ). Các ngõ ra này có thể đƣợc sử
dụng riêng lẻ với ngõ ra tín hiệu của chân còn lại.Tuy nhiên, việc
sử dụng ngõ ra đơn sẽ làm cho công suất ngõ ra giảm đi 4 lần.

Vcca,Vssd 16, 18

Supply voltage: Để giảm nhiều các mạch điện số và tƣơng tự

11


trong loạt IC ISD 2500 sử dụng các bus nguồn riêng. Các bus
điện áp này đƣợc đƣa đến các chân riêng và nên đƣợc nối với
nhau tại điểm càng gần điểm nguồn càng tốt. Hơn nữa các nguồn
cung cấp này nên đặt gần chân linh kiện.
MIC

17

Microphone: Chân MIC truyền tín hiệu ngõ vào đến mạch tiền
khuếch đại trên chip. Một mạch AGC (tự động điều chỉnh độ lợi)

điều chỉnh độ lợi của mạch tiền khuếch đại này khoảng -15dB
đến 24dB.

MIC REF

18

Microphone Reference: là ngõ vào đảo của mạch tiền khuếch đại
microphone. Điều này cung cấp một sự triệt nhiều hoặc ngõ vào
đƣa ra một mode chung đến thiết bị khi nối với một microphone
khác.

AGD

19

Automatic gain control : Điều chỉnh độ lợi của mạch tiền khuếch
đại để phù hợp điện áp ngõ vào của microphone. Mạch AGC cho
phép khoảng rộng đủ để âm thanh của một tiếng còi lớn đƣợc
ghi lại với sự méo dạng nhỏ nhất.

20

Analog input: Ngõ vào Analog truyền tín hiệu analog đến chip
để thực hiện việc ghi. Khi ngõ vào là microphone chân ANA
OUT nên đƣợc nối với tụ ngoài đến ANA IN. Giá trị của tụ
cùng với 3 KΩ tổng trở ngõ vào của ANA IN sẽ qui định tần số
cắt dƣới và băng thông của giọng nói. Nếu tín hiệu sử dụng từ
nguồn khác microphone nó có thể đƣa trực tiếp đến chân ANA
IN ( việc thêm một tụ ở giữa có thể làm cho tín hiệu xấu đi ).

ANAOUT 21

Analog output : Chân này là chân ngõ ra của mạch tiền khuếch
đại đƣợc thiết kế đƣa ra cho ngƣời dùng. Độ lợi điện áp của
mạch tiền khuếch đại đƣợc xác định bởi mức độ điện áp trên
chân AGC.

23

Overflow: Tín hiệu này tạo ra xung ở mức thấp tại điểm cuối của
mảng bộ nhớ, chỉ định rằng bộ nhớ IC đã đầy và thông tin đã bị
tràn. Ngõ ra chân OVF sau đó theo ngõ vào chân CE cho đến khi
xung PD reset lại thiết bị. Chân này có thể sử dụng để ghép
cascade nhiều thiết bị ISD 2560 lại với nhau để tăng thêm thời
gian ghi hoặc phát.

23

Chip Enable: Ngõ vào CE xuống thấp để cho phép tất cả các sự
vận hành ghi và phát. Những chân địa chỉ và chân ghi/phát lại
đƣợc chốt bởi cạnh xuống của xung CE. Chân CE còn có thêm
chức năng khác trong chế độ hoạt động 6 ( mode 6 ).

ANA IN

OVF

CE

12


PD

24

Power down ( nguồn giảm): Khi không có ghi cũng nhƣ không
có phát lại chân PD nên đƣợc kéo lên mức cao để đƣa IC vào
chế độ stanby. Khi OVF tạo ra xung LOW cho điều kiện tràn,
PD nên đƣợc nối lên HIGH để reset lại con trỏ địa chỉ tại địa chỉ
bắt đầu của mảng bộ nhớ. Chân PD còn có thêm chức năng trong
mode 6 (push- button).

EOM

25

End Of Message: Điểm dấu không mất đƣợc tự động chèn vào
tại nơi cuối của mỗi thông tin ghi. Nó duy trì ở đó cho đến khi
có một thông tin khác ghi đè lên. Ngõ ra EOM tạo ra một xung
thấp cho giai đoạn kết thúc của một thông tin. Khi IC đang hoạt
động trong Mode 6, chân này cung cấp một tín hiệu tích cực ở
mức cao chỉ định rằng IC đang trong trạng thái ghi hoặc phát.
Tín hiệu này có thể thuận lợi để thúc một led cho thiết bị hiển thị
trực quan trạng thái IC đang ghi hoặc đang phát.

XCLK

26

External Clock : Thƣờng thì tần số lấy mẫu ta sử dụng dao động
trên chip. Với loại ISD2560, tần số lấy mẫu là 8kHz thì xung
clock yêu cầu là 1024 KHz. Hệ số công tác của xung clock ngõ
vào không quan trọng lắm vì xung clock ngay lập tức đƣợc chia
hai. Nếu ta không sử dụng xung clock bên ngoài thì nên nối
chân này xuống mass để tránh nhiễu.

P/ R

27

Playback/Record: Ngõ vào P/ R đƣợc chốt bởi cạnh xuống của
xung trên chân CE . Một mức cao trên chân này sẽ chọn chế độ
phát lại còn mức thấp trên nó sẽ đặt IC vào chế độ thu. Để thực
hiện việc ghi, các chân địa chỉ cung cấp địa chỉ bắt đầu và quá
trình ghi đƣợc tiếp tục cho đến khi PD hoặc CE đƣợc kéo lên
mức cao hoặc có dấu hiệu tràn đƣợc phát hiện ( bộ nhớ b? Đầy ).
Khi việc ghi đƣợc tác động bởi việc kéo PD hoặc CE lên mức
cao, dấu kết thúc thông tin ( EOM ) đƣợc lƣu trữ tại địa chỉ hiện
hành trong bộ nhớ. Để thực hiện việc phát lại tín hiệu, các ngõ
vào địa chỉ cung cấp địa chỉ bắt đầu và thiết bị sẽ phát lại cho
đến khi gặp dấu EOM. Thiết bịcó thể vƣợt qua dấu EOM nếu CE
đƣợc giữ mức thấp trong mode địa chỉ.

Hình 2.5: Bảng mô tả chức năng các chân của IC ISD2560
2.2 Sơ đồ nguyên lý module thu phát âm thanh

13

Hình 2.6 Sơ đồ nguyên lý module âm thanh
2.3 Sơ đồ nguyên lý module hiển thị
2.3.1 Tìm hiểu Led ma trận

Hình 2.7 Hình dáng led ma trận 8x8

14


Hình 2.8 Sơ đồ chân led ma trận 8x8
2.3.2 Nguyên tắc làm sáng Led
Khi muốn làm sáng Led ta đƣa điện áp dƣơng vào cahn6 Anode, điện áp âm vào chân
Cathode với giá trị thích hợp. Giá trị điện áp và dòng điện tuỳ thộc vào màu sắc từng loại Led.
Dòng chảy qua các Led để đảm bảo độ sáng bình thƣờng là 10mA đến 20mA. Về điện áp ta
có bảng sau:
Màu led/Điện áp

Vmin

V

Vmax

Đỏ

1.88

1.9

1.93

Xanh

2.08

2.1

2.12

Vàng

1.98

2

2.02

2.3.3 Nguyên lý làm việc của mạch quang báo
Mạch gồm có 3 khối chính với 3 IC chính đƣợc sử dụng.
Khối điều khiển trung tâm sử dụng vi điều khiển ATMEGA162. Vi điều khiển này có
nhiều tính năng mạch đƣợc tích hợp sẵn.
Khối giải mã địa chỉ hàng sử dụng IC 74HC138 là IC giải mã/giải đa hợp. Chíp
CMOS này đƣợc dùng để giải mã hàng, 3 đƣờng vào và 8 đƣờng ra. 8 đƣờng ra đƣợc nối đến
8 hàng để làm nhiệm vụ đƣa tín hiệu cho phép hàng
Khối giải mã giử liệu cột sử dụng IC 74HC595, đây là thanh ghi dịch 8 bit vào nối tiếp
ra song song. Ta sử dụng IC này nhằm mục đích tiết kiệm chân giao tiếp giữa IC giải mã với
vi điều khiển

15

Nguyên lý hoạt động: Chƣơng trình phần mềm chứa trong vi điề khiển làm nhiệm vụ
điều khiển chính mọi hoạt động của mạch. Chƣơng trình phần mềm gồm có nhiều chƣơng
trình con, chƣơng trình cập nhật EEPROM
2.3.4 Sơ đồ nguyên lý mạch

Hình 2.9 Nguyên lý mạch điều khiển quang báo

Hình 2.10 Nguyên lý mạch điều khiển cột

16


Hình 2.12 Nguyên lý mạch điều khiển hàng

17


CHƢƠNG 3
THIẾT KẾ MẠCH ĐIỀU KHIỂN VÀ MODULE THU TÍN HIỆU
3.1 Tìm hiểu IC điều khiển trung tâm ATMEGA32
3.1.1 Đặc điểm
ATmega32 là vi điều khiển chuẩn CMOS 8 bit tiết kiệm năng lƣợng, đƣợc chế tạo dựa
trên cấu trúc AVR RISC (Reduced Instruction Set Computer), đây là cấu trúc có tốc độ xử lý
cao hơn nhiều so với cấu trúc CISC (Complex Instruction Set Computer). Tần số hoạt động
của vi điều khiển AVR bằng với tần số của thạch anh, trong khi với họ vi điều khiển theo cấu
trúc CISC nhƣ họ 8051 thì tần số hoạt động bằng tần số thạch anh chia cho 12. Hầu hết các
lệnh đƣợc thực thi trong một chu kỳ xung nhịp, do đó ATmega32 có thể đạt đƣợc tốc độ xử lý
đến một triệu lệnh mỗi giây (với tần số 1MHz). Đặc điểm này cho phép ngƣời thiết kế có thể

tiết kiệm tối đa mức độ tiêu thụ năng lƣợng mà vẫn đảm bảo tốc độ xử lý.
Sau đây là các đặc tính của ATmega32:
-

Hiệu năng cao, tiêu thụ ít năng lƣợng.

-

Kiến trúc RISC:

-

-



131 lệnh – hầu hết các lệnh thực thi trong một chu kỳ máy.



32 thanh ghi 8 bit đa năng.



Tốc độ thực hiện lên tới 16 triệu lệnh trong 1 giây (tần số 16MHz).

Các bộ nhớ chƣơng trình và bộ nhớ dữ liệu:


32Kbyte bộ nhớ Flash có khả năng tự lập trình trong hệ thống. Có thể thực

hiện đƣợc 10.000 lần ghi xóa.



Vùng mã Boot tùy chọn với những bit khóa độc lập.



Lập trình trong hệ thống bởi chƣơng trình on-chip boot.



Thao tác đọc ghi trong khi nghỉ.



1024 Byte EEPROM. Có thể thực hiện 100.000 lần ghi xóa.



2Kbyte SRAM nội.



Lập trình khóa an toàn phần mềm.

Ghép nối ngoại vi:


2 bộ định thời/bộ đếm 8 bit với bộ chia tần số độc lập và chế độ so sánh.



1 bộ định thời/bộ đếm 16 bit với bộ chia tần số, chế độ so sánh và chế độ bắt
mẫu (Capture).



Bộ đếm thời gian thực với bộ dao động độc lập.



Bốn kênh PWM.



Bộ ADC 8 kênh 10 bit.



Bộ truyền dữ liệu đồng bộ/bất đồng bộ USART.



Bộ truyền dữ liệu chuẩn SPI.

18


-



Watchdog timer khả trình với bộ dao động nội riêng biệt.



Bộ so sánh Analog.

Các đặc điểm khác:


Power-on Reset và phát hiện Brown-out khả trình.



Bộ tạo dao động nội.



Nguồn ngắt nội và ngoại.



6 chế độ ngủ: Idle, ADC noise reduction, Power-save, Power-down, Standby
và Extended Standby.

-

Ngõ vào/ra: có 32 ngõ vào ra.

-

Điện áp hoạt động:

-



2.7V – 5.5V đối với ATmega32L.



4.5V – 5.5V đối với ATmega32.

Tần số hoạt động:


0 – 8MHz đối với ATmega32L.



0 – 16MHz đối với ATmega32.

19


3.1.2 Hình dáng và sơ đồ chân

Hình 3.1 Hình dáng ATMEGA32

Hình 3.2 Sơ đồ chân ATMEGA32

20


3.1.3 Sơ đồ khối bên trong của ATMEGA32

Hình 3.3 Sơ đồ khối bên trong ATMEGA32
Phần lõi AVR kết hợp tập lệnh phong phú với 32 thanh ghi đa dụng. Toàn bộ 32 thanh
ghi này đều kết nối trực tiếp với ALU (Arithmetic Logic Unit), cho phép truy cập 2 thanh ghi
độc lập với 1 lệnh thực thi trong 1 chu kỳ xung nhịp. Cấu trúc đạt đƣợc có tốc độ xử lý nhanh
gấp 10 lần so với vi điều khiển CISC thông thƣờng.
Với các tính năng đã nêu trên, khi ở chế độ nghỉ (Idle), CPU vẫn cho phép các chức
năng khác hoạt động nhƣ: USART, giao tiếp 2 dây, chuyển đổi A/D, SRAM, bộ đếm/bộ định
thời, cổng SPI và các chế độ ngắt. Chế độ Power-down lƣu giữ nội dung các thanh ghi nhƣng
làm ngừng bộ tạo dao động, thoát khỏi các chức năng của chip cho đến khi có ngắt ngoài hoặc
reset phần cứng. Trong chế độ Power-save, đồng hồ đồng bộ tiếp tục chạy cho phép chƣơng

21


trình có thể giữ đƣợc sự đồng bộ về thời gian nhƣng các thiết bị còn lại ở trong trạng thái ngủ.
Chế độ ADC Noise Reduction dừng CPU và tất cả các thiết bị còn lại ngoại trừ đồng hồ đồng
bộ và ADC, giảm thiểu nhiễu khi ADC hoạt động. Ở chế độ Standby, bộ tạo dao động chạy
trong khi các thiết bị còn lại ở trạng thái ngủ. Những đặc điểm này cho phép bộ vi điều khiển
khởi động rất nhanh trong chế độ tiêu thụ công suất thấp.
AVR đƣợc sản xuất sử dụng công nghệ bộ nhớ cố định mật độ cao của Atmel. Bộ nhớ
On-chip ISP Flash cho phép lập trình lại vào hệ thống thông qua giao diện SPI bởi bộ lập
trình bộ nhớ cố định truyền thống hoặc bởi chƣơng trình On-chip Boot chạy trên lõi AVR.

Chƣơng trình Boot có thể sử dụng bất cứ giao diện nào để download chƣơng trình ứng dụng
trong bộ nhớ Flash. Phần mềm trong vùng Boot Flash sẽ tiếp tục chạy trong khi vùng
Application Flash đƣợc cập nhật, giúp tạo ra thao tác Read-While-Write thực sự. Nhờ việc kết
hợp một bộ 8bit RISC CPU với In-System Self-Programmable Flash chỉ trong một chip,
ATmega32 là một vi điều khiển mạnh có thể cung cấp những giải pháp có tính linh động cao,
giá thành rẻ cho nhiều ứng dụng điều khiển nhúng. ATmega32 đƣợc hỗ trợ đầy đủ với các
công cụ hỗ trợ phát triển cũng nhƣ lập trình, bao gồm: trình biên dịch C, macro assembler, mô
phỏng/dò lỗi lập trình, mô phỏng mạch điện và các bộ kit thí nghiệm.
3.1.4 Chuẩn giao tiếp được sử dụng SPI (Serial Pheripheral Interface)
Đây là chuẩn giao tiếp nối tiếp đồng bộ (synchronous receiver transmitter) dùng kết
nối giữa các thiết bị ngoại vi với nhau…Theo đó, có ít nhất là một đƣờng xung clock đồng bộ
tín hiệu và một đƣờng data để truyền dữ liệu theo mỗi nhịp xung clock.
3.1.3.1 Đặc tính kỹ thuật:
Với cách giao tiếp này sẽ có một Master thiết lập và điều khiển kết nối với một Slave
nhận và truyền dữ liệu ngƣợc về Master. Sơ đồ khối truyền nhận của SPI nhƣ sau:

Hình 3.4 Sơ đồ khối truyền nhận SPI
Điều mấu chốt của SPI là thanh ghi dịch ở cả Master và Slave, và nguồn xung clock
tạo bởi Master. Sau đây là cách Master truyền một byte dữ liệu (gọi là A) cho Slave và cùng
lúc đó nó cũng nhận một byte khác (gọi là B) từ Slave. Trƣớc khi truyền, Master ghi A vào
thanh ghi dịch của mình và Slave cũng ghi B vào thanh ghi dịch của mình. Sau đó Master tạo
ra 8 xung clock, tƣơng ứng mỗi xung clock thì một bit trong thanh ghi dịch của Master đƣợc
truyền sang thanh ghi dịch của Slave và ngƣợc lại (hình 3.4). Sau khi xung clock cuối cùng thì

22


Master hoàn thành nhận B còn Slave hoàn thành nhận A. Có thể nhận thấy rằng quá trình
truyền và nhận diễn ra đồng thời do đó đây đƣợc gọi là truyền “song công” (duplex).
3.1.3.2 Sơ đồ chức năng chân của chuẩn SPI

Có 4 đƣờng tín hiệu sử dụng cho chuẩn SPI (tƣơng ứng với 4 pins): MISO, MOSI,
SCK, SS . Dƣới đây là chức năng của từng chân:
 MISO (Master in Slave out): đây là ngõ vào thanh ghi dịch của Master đồng
thời là ngõ ra từ thanh ghi dịch của Slave.
 MOSI (Master out Slave in): đây là ngõ ra từ thanh ghi dịch của Master đồng
thời là ngõ vào thanh ghi dịch của Slave.
 SCK (Serial Clock): chân tạo xung clock của Master và là chân ngõ vào xung
clock của Slave.
3.1.3.3 SS (Slave select)
Để giao tiếp nhiều Slave trên cùng bus SPI ta cần có phƣơng pháp chọn Slave nào mà
ta muốn kết nối ngay lúc đó. Đây chính là chức năng của chân SS. Nếu SS treo lên mức cao
thì các chân SPI của thiết bị đó là các ngõ vào bình thƣờng, và sẽ không thể nhận dữ liệu qua
SPI. Nếu SS ở mức thấp, SPI ở chế độ Slave và có thể truyền nhận dữ liệu qua SPI. Nếu giao
tiếp đồng thời hai Slave, chân SS ở mỗi Slave nối với một ngõ ra bất kỳ của Master. Khi
muốn truyền SPI với Slave nào thì cho ngõ ra tƣơng ứng với SS của Slave đó xuống mức
thấp, các ngõ ra tƣơng ứng với các chân SS của các Salve khác đƣa lên mức cao. Do các chân
của chuẩn SPI đƣợc nối chung giữa Master và tất cả các Slave nên việc quản lý quá trình
truyền nhận với một Slave nhất định phải đƣợc quy định chặt chẽ (mỗi lần chỉ giao tiếp với
“một” Slave) nếu không có thể xảy ra tình trạng xung đột đƣờng truyền.
3.1.3.4 Sơ đồ kết nối SPI

Hình 3.5 Sơ đồ kết nối SPI

23