báo cáo thiết kế luận lý số lab 1

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH

LỚP CE118.H12.1
--------------------------------

BÁO CÁO THỰC HÀNH LAB 1
THIẾT KẾ LUẬN LÝ SỐ

NHÓM THỰC HIỆN

9

Trương Hoàng Minh_14520536
Nguyễn Văn Nam_14520559

1


LAB 1: THIẾT KẾ MẠCH ĐẾM ĐỒNG BỘ
CÓ KHẢ NĂNG NẠP GIÁ TRỊ BAN ĐẦU

I.

MỤC TIÊU
Trong bài thực hành này, sinh viên sẽ thiết kế một mạch đếm đồng bộ theo một chu trình
đếm cho trƣớc. Giá trị ban đầu có thể đƣợc nạp vào bộ đếm thông qua các chân Preset và
Clear của các Flip-flop. Hiện thực thiết kế trên kit DE2 với giá trị ngõ ra của bộ đếm đƣợc
hiển thị giá trị đếm trên LED đơn hoặc LED 7 đoạn.

II. NỘI DUNG THỰC HÀNH

Sử dụng FF-T để thiết kế một mạch đếm đồng bộ có chu trình đếm nhƣ sau:

III.

THỰC HIỆN

1. Bảng kích thích

2


BẢNG CHUYỂN TRẠNG THÁI

2. Phương trình ngõ vào của các FlipFlop

T0 = Q2.Q1 + Q2.Q1 + Q2.Q0

3


T1 = Q1 + Q2.Q0 + Q2.Q0

T2 = Q2.Q0 + Q2.Q0 + Q2.Q1

3. Nạp dữ liệu ban đầu cho mạch đếm

4


BẢNG KÍCH THÍCH NẠP DỮ LIỆU BAN ĐẦU CHO MẠCH ĐẾM

( Vì các chân PRN và CLRN tích cực mức thấp. Nên khi muốn PRN hoặc CLRN mang giá
trị 0 thì giá trị vào phải là 1 và ngƣợc lại )


PHƢƠNG TRÌNH NGÕ VÀO CHÂN PRN VÀ CLRN

PRN = EN + SW’

5


CRLN = EN + SW
( Dựa theo bìa karnaugh, tín hiệu EN phải lấy NOT. Tuy nhiên do trên KIT DE2. Khi đặt
KEY[1] cho ngõ vào EN. KEY[1] này mặc định là 1. Khi ấn chọn sẽ là 0. Vì vậy ta có thể bỏ
NOT và thu đƣợc kết quả nhƣ trên )

4. Vẽ mạch thực hiện

6


IV.

THỰC HIỆN CHẠY MÔ PHỎNG

ĐẶT GIÁ TRỊ SW[2-0] LÀ 101, ẤN CHỐT KEY[1] ĐẶT GIÁ TRỊ BAN ĐẦU CHO BỘ
ĐẾM, SAU KHI ẤN ĐÈN SÁNG.

KÍCH CẠNH XUNGLOCK. HIỆN THỊ GIÁ TRỊ 010

7


TIẾP TỤC ĐẾM. HIỆN THỊ GIÁ TRỊ 111

TIẾP TỤC ĐẾM. HIỆN THỊ GIÁ TRỊ 011

8


TIẾP TỤC ĐẾM. MẠCH VỀ 000

TIẾP TỤC. MẠCH HIỆN THỊ 110

9


TIẾP TỤC ĐẾM . MẠCH HIỆN THỊ 100

TIẾP TỤC ĐẾM. MẠCH HIỆN 111.

V.

KẾT QUẢ
Sau khi thực hiện chạy nhiều lần, nạp nhiều dữ liệu khác nhau. Kết quả thu đƣợc là mạch
luôn cho kết quả đúng với yêu cầu của bộ đếm đề ra.

10