Ứng dụng AVR lập trình điều khiển động cơ điện một chiều

`

Header Page 1 of 126.

Luận văn
Ứng dụng AVR lập trình
điều khiển động cơ điện
một chiều

Footer Page 1 of 126.

1


`

Header Page 2 of 126.

LỜI NÓI ĐẦU.
Trong mọi thời đại, đặc biệt là thời đại kinh tế tri thức ngày nay, lao động chân
tay đang dần được thay thế bằng các thiết bị máy móc tiên tiến, hiện đại. Để có được
các thiết bị trên thì đội ngu tri thức chính là lực lượng nòng cốt, sáng tạo và trở thành
nguồn lực đặc biệt quan trọng trong chiến lược phát triển, tạo nên sức mạnh của mỗi
quốc gia. Vì con người, với tất cả những năng lực sáng tạo và phẩm chất tích cực của
mình sẽ trở thành động lực phát triển cho công cuộc công nghiệp hóa hiện đại hóa.
Đối với một quốc gia nói cung và nước ta nói riêng thì những nghành đóng vai
trò then chốt của nền kinh tế nước ta là: Điện, Than, Dầu Khí…và ngành công nghiệp
tự động hóa không nằm ngoài chiến lược phát triển kinh tế. Công nghiệp tự động hóa
các ngành nghề, đồng thời góp phần thúc đẩy quá trình công nghiệp hóa, hiện đại hóa
đất nước, xây dựng cơ sở hạ tầng phục vụ dân sinh.
Để nâng cao chất lượng sản phẩm, số lượng sản phẩm cũng như hỗ trợ cho con

người những công việc phức tạp, ngành công nghiệp tự động hóa đã ra đời và mang lại
những hiệu quả rất cao đáp ứng hoàn toàn những yêu cầu đó của con người.
Tự động hóa là một lĩnh vực đã được hình thành và phát triển rộng lớn trên
phạm vi toàn thế giới, nó đem lại một phần không nhỏ cho việc tạo ra các sản phẩm có
chất lượng và độ phức tạp cao phục vụ nhu cầu thiết yếu cho cuộc sống. Ở nước ta
lĩnh vực tự động hóa đã được Đảng và nhà nước quan tâm và đầu tư rất lớn, cũng với
các lĩnh vực công nghiệp chuyển dịch nền kinh tế theo định hướng công nghiệp hóa
hiện đại hóa đất nước.
Nói tới tự động hóa ngày nay không thể không nhắc tới các thiết bị có điều
khiển lập trình, trong đó PLC, AVR, PIC, 8051… là một trong những thiết bị có điều
khiển lập trình và được sử dụng rộng rãi. Ứng dụng AVR lập trình điều khiển động
cơ điện một chiều. Trong đề tài này em sử dụng vi điều khiển ATmega32 với những
tính năng ưu việt và được sử dụng rộng rãi trong công nghiệp và nghiên cứu khoa học.
Do đó dựa trên khung chương trình của Bộ giáo dục đào tạo, khi xây dựng
trương trình đào tạo Trường Đại học Sao Đỏ đã chú trọng thời gian cho HSSV học tập,
sử dụng thiết bị, đồ dùng dạy học, nghiên cứu thực nghiệm tại các phòng thí nghiệm.
Nhờ vậy trong quá trình học tập, HSSV được vẫn dụng kiến thức, kỹ năng và khả năng
công nghệ đảm bào tính logic khoa học. Mặt khác, việc nghiên cứu, thực nghiệm tại
các phòng thí nghiệp giúp cho HSSV có tâm trí phấn khởi để phát huy tính sáng tạo,
tìm tòi trong quá trình học tập góp phần nâng cao chất lượng đào tạo.
Em vẫn luôn tin tưởng rằng với lượng kiến thức đã học được trong trường, cùng
với sự hướng dẫn nhiệt tình tận tụy vô cùng cùng quý báu mà không thể thiếu được
của thầy giáo hướng dẫn: Nguyễn Văn Trung cùng các thầy cô giáo khác và các bạn
bè, em sẽ sớm hoàn thành đồ án một các tốt nhất, đúng với tiến độ và thời gian quy
định. Trong quá trình làm đồ án tốt nghiệp, bản đồ án của em không tránh khỏi được
sai sót, nên em rất mong được sự đóng góp ý kiến của các thầy cô giáo và các bạn để
bản đồ án của em được hoàn thiện hơn.
Footer Page 2 of 126.

2

`

Header Page 3 of 126.

Em xin chân thành cảm ơn sự chỉ bảo ân cần của các thầy cô giáo và toàn thể
các bạn giành cho em, trong thời gian học tập tại trường và đặc biệt là trong quá trình
làm đồ án tốt nghiệp. Một lần nữa em xin chân thành cám ơn! Và em xin được chúc
các thầy cô giáo cùng các bạn luôn luôn có đủ sức khỏe, hoàn thành tốt mọi nhiệm vụ
được giao, gặp nhiều niềm vui trong cuộc sống.
Chí Linh, ngày 02 tháng 11 năm 2012
Người thực hiện
Phạm Danh Bình

Footer Page 3 of 126.

3


`

Header Page 4 of 126.

CHƯƠNG 1: TỔNG QUAN VỀ CÁC THIẾT BỊ ĐIỀU CHỈNH.
1.1. Vi điều khiển AVR.
1.1.1. Giới thiệu về AVR.
AVR là họ Vi điều khiển khá mới trên thị trường cũng như đối với người sử
dụng. Đây là họ vi điều khiển được chế tạo theo kiến trúc RISC (Reduced Instruction
Set Computer) có cấu trúc khá phức tạp. Ngoài các tính năng như các họ vi điều khiển

khác, nó còn tích hợp nhiều tính năng mới rất tiện lợi cho người thiết kế và lập trình.
Sự ra đời của AVR bắt nguồn từ yêu cầu thực tế là hầu hết khi cần lập trình cho
vi điều khiển, thường dùng những ngôn ngữ bậc cao HLL (Hight Level Language) để
lập trình ngay cả với loại chip xử lí 8 bit. Tuy nhiên khi biên dịch thì kích thước đọan
mã sẽ tăng nhiều so với dùng ngôn ngữ Assembly. Hãng Atmel nhận thấy rằng cần
phải phát triển một cấu trúc đặc biệt để giãm thiểu sự chênh lệch kích thước mã đã nói
trên. Và kết quả là họ vi điều khiển AVR ra đời với việc làm giãm kích thước đoạn mã
khi biên dịch và thêm vào đó là thực hiện lệnh đúng chu kỳ máy với 32 thanh ghi tích
lũy và đạt tốc độ nhanh hơn các họ vi điều khiển khác từ 4 đến 12 lần. Vì thế nghiên
cứu AVR là một đề tài khá lý thú và giúp cho sinh viên biết thêm một họ vi điều khiển
vào loại mạnh nhất hiện nay.
Vi điều khiển AVR do hãng Atmel (Hoa Kì) sản xuất được gới thiệu lần đầu
năm 1996.
Họ vi điều khiển AVR là một họ vi điều khiển có cấu trúc hiện đại (so với 805).
Có ba loại trong họ này đó là :
- Tinyavr.
- AVR (loại AVR).
- MegaAVR.

Hình 1.1. Các dòng AVR: tiny, AVR và AT mega.
Tất cả các thiết bị trong họ AVR đều có chung một tập lệnh, và tổ chức bộ nhớ
giống nhau. Nhưng khi chuyển nghiên cứu từ một vi điều khiển AVR này sang loại
khác thì thật là đơn giản. Cấu tạo AVR bao gồm: SRAM, EEPROM và giao tiếp
SRAM mở rộng, bộ chuyển đổi tương tự số (ADC), cấu trúc nhiều tuyến, UART,
USART…
1.1.2. Một số chíp AVR thông dụng.
AT90S1200
AT90S2313
AT90S2323 and AT90S2343
AT90S2333 and AT90S4433

Footer Page 4 of 126.

4


`

Header Page 5 of 126.

AT90S4414 and AT90S8515
AT90S4434 and AT90S8535
AT90C8534
ATtiny10, ATtiny11 and ATtiny12
ATtiny15
ATtiny22
ATtiny26
ATtiny28
ATmega8/8515/8535
ATmega16
ATmega161
ATmega162
ATmega163
ATmega169
ATmega32
ATmega323
ATmega103
ATmega64/128/2560/2561
ATmega86RF401.
…
1.1.3. Chíp Atmega32.

Atmega32 là vi điều khiển thuộc họ AVR của hãng Atmel, có 40 chân trong đó
có 32 chân I/O, có 4 kênh điều xung PWM, sử dụng thạch anh ngoài 8MHz.
Nhân AVR kết hợp tập lệnh đầy đủ với 32 thanh ghi đa năng. Tất cả các thanh
ghi liên kết trực tiếp với khối xử lý số học và logic (ALU) cho phép 2 thanh ghi độc
lập được truy cập trong một lệnh đơn trong 1 chu kỳ đồng hồ. Kết quả là tốc độ nhanh
gấp 10 lần các bộ vi điều khiển CISC thường. Chính vì điều đó em đã chon Atmega32
để làm đế tài nghiên cứu và ứng dụng.

Hình 1.2. Hình dạng thức tế ATMega32.

Footer Page 5 of 126.

5


`

Header Page 6 of 126.

1.1.3.1. Câu hình chân (pin configurations).

Hình 1.3. Cấu trúc chân của Atmega32.
1.1.3.2. Đặc tính của ATmega32.
- Được chế tạo theo kiến trúc RISC.
- Bộ lệnh gồm 118 lệnh, hầu hết đều thực thi chỉ trong một chu kì xung nhịp.
- 32x8 thanh ghi làm việc đa dụng.
- 32 KB Flash ROM lập trình được ngay trên hệ thống.
- Giao diện nối tiếp SPI cho phép lập trình ngay trên hệ thống.
- Cho phép 1000 lần ghi / xoá.
- Bộ EEPROM 1024 byte.

- Cho phép 100.000 ghi / xoá.
- Bộ nhớ SRAM 2 Kbyte.
- Bộ biến đổi ADC 8 kênh, 10 bit.
- 32 ngõ I/O lập trình được.
- Bộ truyền nối tiếp bất đồng bộ vạn năng UART.
- Vcc = 2.7V đến 6V.
- Tốc độ làm việc: 0 đến 16 Mhz.
- Tốc độ xử lí lệnh 16 MIPS ở 16 MHz (16 triệu lệnh trên giây).
- Bộ đếm thời gian thực (RTC) với bộ dao động và chế độ đếm tách biệt.
- 2 bộ Timer 8 bit và 2 bộ Timer 16 bit với chế độ so sánh và chia tần số tách
biệt và chế độ bắt mẫu.
- Bốn kênh điều chế độ rộng xung PWM.
- Bộ định thời Watchdog lập trình được. Tự động reset khi treo máy.
Footer Page 6 of 126.

6


`

Header Page 7 of 126.

- Bộ so sánh tương tự.
- Sáu chế độ ngủ: Chế độ rỗi (Idle), tiết kiệm điện (Power save), chế độ Power
Down, chế độ ADC Noise Reduction, chế độ Standby và chế độ Extended Standby.
1.1.3.3. Mô tả ý nghĩa các chân (Pin descipsions).
- At mega32 gồm có 4 port: Port A, port B, port C và port D.
- Port A gồm 8 chân từ PA0 đến PA7: Là cổng vào tương tự cho chuyển đổi
tương tự sang số. Nó cũng là cổng vào/ra hai hướng 8 bít trong trường hợp không sử
sụng làm cổng chuyển đổi tương tự, có điện trở nối lên nguồn dương bên trong. Port A

cung cấp đường địa chỉ dữ liệu vao/ra theo kiểu hợp kênh khi dùng bộ nhớ bên ngoài.
- Port B gồm 8 chân từ PB0 đến PB7: Là cổng vào/ra hai hướng 8 bít, có điện
trở nối lên nguồn dương bên trong. Port B cung cấp các chức năng ứng với các tính
năng đặc biệt của Atmega32.
- Port C gồm các chân từ PC0 đến PC7: Là cổng vào/ra hai hướng 8 bit, có điện
trở nối lên nguồn dương bên trong, Port C cung cấp các địa chỉ lối ra khi sử dụng bộ
nhớ bên ngoài và đồng thời cung cấp ứng với các tính năng đặc biệt của Atmega32.
- Port D gồm các chân từ PD0 đến PD7: Là cổng vào/ra hai hướng 8 bít, có điện
trở nối lên nguồn dương bên trong. Port D cung cấp các chức năng ứng với các tính
năng đặc biệt của Atmega32.
- Chân nguồn Vcc (chân số 10 và chân số 30): Điện áp nguồn nuôi của
Atmega32 từ 4.5v đến 5.5v.
- Chân Reset (chân số 9): Lối vào đặt lại.
- Chân GND (chân số 11 và chân 31): Chân nối mát.
- Chân XTAL1, XTAL2 là hai chân nối thạch anh ngoài (chân số 12 và chân số
13). Atmega32 sử dụng thạch anh ngoài là 8MHz.
- Chân ICP (chân số 20): Là chân vào cho chức năng bắt tín hiệu cho bộ định
thời/đếm 1.
- Chân OC1B (chân số 18): Là chân ra cho chức năng so sánh lối ra bộ định
thời/đếm 1.
- Chân INT1(chân số 17): Chân ngõ vào ngắt.

Footer Page 7 of 126.

7


`

Header Page 8 of 126.

1.1.3.4. Sơ đồ khối.

Hình 1.4. Sơ đồ khối Atmega32.
1.1.3.5. Cấu trúc nhân AVR.
Phần cốt lõi của AVR kết hợp tập lệnh phong phú về số lượng với 32 thanh ghi
làm việc đa năng. Toàn bộ 32 thanh ghi đều được kết nối trực tiếp với ALU
(Arithmeetic Logic Unit), cho phép truy cập hai thanh ghi độc lập bằng một chu kỳ
xung nhịp. Kiến trúc đạt được có tốc độ xử lý nhanh gấp 10 lần vi điều khiển kiểu
dạng CISC thông thường.

Footer Page 8 of 126.

8


`

Header Page 9 of 126.

1.1.3.6. Cấu trúc tổng quát.

Hình 1.5. Sơ đố cấu trúc CPU của Atmega32.
AVR sử dụng cấu trúc Harvard, tách riêng bộ nhớ và các bus cho chương trình
và dữ liệu. Các lệnh được thực hiện chỉ trong một chu kỳ xung clock. Bộ nhớ chương
trình được lưu trong bộ nhớ Flash.
1.1.3.7. ALU.
ALU làm việc trực tiếp với các thanh ghi chức năng chung. Các phép toán được
thực hiện trong một chu kỳ xung clock. Hoạt động của ALU được chia làm 3 loại: Đại
số, logic và theo bit.

1.1.3.8. Thanh ghi trạng thái.
Đây là thanh ghi trạng thái có 8 bit lưu trữ trạng thái của ALU sau các phép tính
số học và logic.
BIT
S3F(S5F)
Read/Write
Intial Value

7
I
R/W
0

6
T
R/W
0

5
H
R/W
0

4
S
R/W
0

3
V

R/W
0

2
N
R/W
0

1
Z
R/W
0

Hình 1.6. Thanh ghi trạng thái SREG.
- C: Carry Flag; Cờ nhớ (Nếu phép toán có cờ nhớ sẽ được thiết lập).
- Z: Zero Flag; Cờ zero (Nếu kết quả phép toán bằng 0).
- N: Negative (Nếu kết quả phép toán là âm).
Footer Page 9 of 126.

9

0
C
R/W
0


`

Header Page 10 of 126.

- V: Two’scomplement overflow (Cờ này được thiết lập khi tràn số bù 2) V, For
signed tests (S=N XOR V) S:N.
- H: Half Carry Flag (Được sử dụng trong một số toán hạng sẽ được chỉ ra sau).
- T: Transfer bit used by BLD and BST intruction (Được sử dụng làm nơi
chung gian trong các lệnh BLD, BST).
- I: Global Interrupt Enable/Disable Flag (Đây là bit cho phép toàn cục ngắt.
Nếu bit này ở trạng thái logic 0 thì không có một ngắt nào được phục vụ).
1.1.3.9. Các thanh ghi chức năng chung.
7

0 Addr
S00
S01

RO
R1
…
R13
R14
R15
R16
R17
…
R26
R27
…
R30
R31

S0D
S0E
S0F
S10
S11
S1A
S1B
S1E
S1F

Hình 1.7. Thanh ghi chức năng chung.
1.1.3.10. Con trỏ ngăn xếp (SP).
Là một thanh ghi 16 bit nhưng cũng có thể được xem như hai thanh ghi chức
năng đặc biệt 8 bit. Có địa chỉ trong các thanh ghi chức năng đặc biệt là $3E (Trong bộ
nhớ RAM là $5E). Có nhiệm vụ trỏ tới vùng nhớ trong RAM chứa ngăn xếp.
BIT
S3E(S5E)
S3D(S5D)
Read/Write
Intial Value

15
SP7
7
R/W
0
0

14
SP6

6
R/W
0
0

13
SP5
5
R/W
0
0

12
SP4
4
R/W
0
0

11
SP3
3
R/W
0
0

10
SP2
2
R/W

0
0

9
SP1
1
R/W
0
0

8
SP0
0
R/W
0
0

Hình 1.8. Thanh ghi con chỏ ngăn xếp.
Khi chương trình phục vụ ngắt hoặc chương trình con thì con chỏ PC được lưu
vào ngăn xếp trong khi con trỏ ngăn xếp giảm hai vị trí. Và con trỏ ngăn xếp sẽ giảm 1
khi thực hiện lệnh push. Ngược lại khi thực hiện lệ POP thì con chỏ ngăn xếp sẽ tăng 1
và khi thực hiện lệnh RET hoặc RETI thì con chỏ ngăn xếp sẽ tăng 2. Như vậy con trỏ
ngăn xếp cần được chương trình đặt trước giá trị khởi tạo ngăn xếp trước khi một
chương trình con được gọi hoặc các ngắt được cho phép phục vụ. Và giá trị ngăn xếp
ít nhất cũng phải lớn hơn hoặc bằng 60H (0x60) vì 5FH trỏ lại là các thanh ghi.
1.1.4. Quản lý ngắt.

Footer Page 10 of 126.

10

`

Header Page 11 of 126.

Ngắt là một cơ chế cho phép thiết bị ngoại vi báo cho CPU biết vế tình trạng
sẵn sàng cho đổi dữ liệu của mình. Ví dụ: Khi bộ truyền nhận UART nhận được một
byte nó sẽ báo cho CPU biết thông của cờ RXC, hoặc khi nó đã truyền được một byte
thì cờ TX được thiết lập…
Khi có tín hiệu báo ngắt CPU sẽ tạm dừng công việc đang thực hiện lại và lưu
vị trí và thực hiện chương trình (con chỏ PC) vào ngăn xếp sau đó chỏ tới vector phục
vụ ngắt và thực hiện chương trình phục vụ ngắt đó cho tới khi gặp lệnh RETI (return
from interrup) thì CPU lại lấy PC từ ngăn xếp ra và tiếp tục thực hiện chương trình mà
trước khi có ngắt nó đã thực hiện. Trong trường hợp mà có nhiều ngắt yêu cầu cùng
một lúc thì CPU sẽ lưu các cờ báo ngắt đó lại và thực hiện lần lượt các ngắt theo bước
ưu tiên. Trong khi đang thực hiện ngắt mà xuất hiện ngắt mới thí sẽ xảy ra hai trướng
hợp. Trường hợp ngắt này có mức ưu tiên cao hơn thì xẽ được phục vụ. Còn nếu có
mức ưu tiên thấp hơn thì sẽ bị bỏ qua.
Bộ nhớ ngăn xếp là vùng bất kỳ. Trong SRAM từ địa chỉ 0x60 trở lên. Để truy
nhập vào SRAM thông thường thì dùng con chỏ X, Y, Z và để truy nhập vào SRAM
theo kiểu ngăn xếp thì dùng con trỏ SP. Con chỏ này là một thanh ghi 16 bit và được
truy nhập như hai thanh ghi 8 bit chung có địa chỉ SPL: 0x3D/0x5D(IO/SRAM) và
SPH:0x3E/0x5E.
Khi chương trình phục vụ ngắt hoặc chương trình con thì con trỏ PC được lưu
vào ngăn xếp trong khi con trỏ ngăn xếp giảm đi hai vị trí. Và con chỏ ngăn xếp sẽ
giảm 1 khi thực hiện lệnh push. Ngược lại khi thực hiện lệnh POP thì con trỏ ngăn xếp
sẽ tăng 1 và thực hiện lệnh RET hoặc RETI thì con chỏ ngăn xếp sẽ tăng 2. Như vậy
con trỏ ngăn xếp cần được chương trình đặt trước giá trị khởi tạo ngăn xếp trước khi
một chương trình con được gọi hoặc các ngắt được cho phép phục vụ. Và giá trị ngăn

xếp ít nhất cũng phải lớn hơn hoặc bằng 60H (0x60) vì 5FH trỏ lại là các thanh ghi.
Bảng 1.1. Vector ngăt cho Atmega32
Vector
1

Program Address
$000

Source
RESET

2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18

$002

$004
$006
$008
$00A
$00C
$00E
$010
$012
$014
$016
$018
$01A
$01C
$01E
$020
$022

INT0
INT1
INT2
TIMER2 COMP
TIMER2 OVF
TIMER1 CAPT
TIMER1 CAP
TIMER1 CAPB
TIMER1 OVF
TIMER0 COMP
TIMER0 OVF
SPI, STC
USART, RXC

USART, UDRE
USART, TCX
ADC
EE_RDY

Footer Page 11 of 126.

11

Interrupt Definition
External Pin, Power-on Reset, Brown-out
Reset, Watchdog Reset, and JTAG AVR Reset
External Interrupt Request 0
External Interrupt Request 1
External Interrupt Request 2
Timer/Counter2 Compare Match
Timer/Counter2 Overflow
Timer/Counter1 Capture Event
Timer/Counter1 Compare Match A
Timer/Counter1 Compare Match B
Timer/Counter1 Overflow
Timer/Counter0 Compare Match
Timer/Counter0 Overflow
Serial Transfer Complete
USART, Rx Complete
USART Data Rigister Empty
USART, Tx Complete
ADC Conversion Complete
EEPROM Ready

`

Header Page 12 of 126.
19
20
21

$024
$026
$028

ANA_COMP
TWI
SPM_RDY

Analog Comparator
Two-wire Serial Interface
Store Program Memory Ready

1.1.5. Cấu trúc bộ nhớ.
Cũng như mọi vi điều khiển khác AVR có cấu trúc Harvard tức là có bộ nhớ và
đường bus riêng cho bộ nhớ chương trình và bộ nhớ dữ liệu.
1.1.5.1. Bộ nhớ chương trình.
Bộ nhớ chương trình của AVR là bộ nhớ Flash có dung lượng 32 Kbytes. Bộ
nhớ chương trình có độ rộng bus là 16 bit. Ở vi điều khiển ATmega32 bộ nhớ chương
trình còn có thể được chia làm 2 phần: Phần boot loader (Boot loader program section)
và phần ứng dụng (Applicationprogram section).
- Phần boot loader: Chứa chương trình boot loader.
- Phần ứng dụng (Application program section): Là vùng nhớ chứa chương

trình ứng dụng của người dùng. Kích thước của phần boot loader và phần ứng dụng có
thể tùy chọn.
Hình 1.9 thể hiện cấu trúc bộ nhớ chương trình có sử dụng và không sử dụng
boot loader, khi sử dụng phần boot loader thấy 4 word đầu tiên thay vì chỉ thị cho CPU
chuyển tới chương trình ứng dụng của người dùng (là chương trình có nhãn start) thì
chỉ thị CPU nhảy tới phần chương trình boot loader để thực hiện trước, rồi mới quay
trở lại thực hiện chương trình ứng dụng.

Hình 1.9. Bộ nhớ chương trình có và không có sử dụng boot loader.
1.1.5.2. Bộ nhớ dữ liệu.
Bộ nhớ dữ liệu của AVR chia làm 2 phần chính là bộ nhớ SRAM và bộ nhớ
EEPROM. Tuy cùng là bộ nhớ dữ liệu nhưng hai bộ nhớ này lại tách biệt nhau và
được đánh địa chỉ riêng.
- Bộ nhớ SRAM: Có dụng lượng 2 Kbytes.
Bảng 1.2. Địa chỉ của tất cả các port.
Footer Page 12 of 126.

12


`

Header Page 13 of 126.
Tên PORT
PORTA
DDRA
PINA
PORTB
DDRB
PINB

PORTC
DDRC
PINC
PORTD
DDRD
PIND

Địa chỉ O/I
$1B
$1A
$19
$18
$17
$16
$15
$14
$13
$12
$11
$10

Địa chỉ SRAM
$3B
$3A
$39
$38
$37
$36
$35
$34

$33
$32
$31
$30

- Bộ nhớ EEPROM: Bộ nhớ EEPROM có kích thước là 1024 bytes. EEPROM
được xem như là một bộ nhớ vào ra được đánh địa chỉ độc lập với SRAM, điều này có
nghĩa là cần sử dụng các lệnh in, out … khi muốn truy xuất tới EEPROM.
Để ghi vào EEPROM cần thực hiện các bước sau:
- Chờ cho bit EEWE về 0.
- Cấm tất cả các ngắt.
- Ghi địa chỉ vào thanh ghi EEAR.
- Ghi dữ liệu mà cần ghi vào EEPROM vào thanh ghi EEDR.
- Set bit EEMWE thành 1.
- Set bit EEWE thành 1 .
- Cho phép các ngắt trở lại.
Đọc dữ liệu từ EEPROM: Việc đọc dữ liệu từ EEPROM đơn giản hơn ghi dữ
liệu vào EEPROM, để đọc dữ liệu từ EEPROM thực hiện các bước sau:
- Chờ cho bit EEWE về 0.
- Ghi địa chỉ vào thanh ghi EEAR.
- Set bit EERE lên 1.
1.1.6. Cổng vào ra.
Cổng vào ra là một trong số các phương tiện để vi điều khiển giao tiếp với các
thiết bị ngoại vi. Atmega32 có 4 cổng (port) vào ra 8 bit l: PortA, PortB, PortC, PortD
tương ứng với 32 đường vào ra. Các cổng vào ra của AVR là cổng vào ra hai chiều có
thể định hướng, tức có thể chọn hướng của cổng là hướng vào (input) hay hướng ra
(output). Tất các các cổng vào ra của AVR điều có tính năng Đọc – Chỉnh sửa Ghi
(Read – Modify – write) khi sử dụng chúng như là các cổng vào ra số thông thường.
Điều này có nghĩa là khi thay đổi hướng của một chân nào đó thì nó không làm ảnh
hưởng tới hướng của các chân khác. Tất cả các chân của các cổng (port) đều có điện

trở kéo lên (pull-up) riêng, có thể cho phép hay không cho phép điện trở kéo lên này
hoạt động.
- Cách hoạt động.

Footer Page 13 of 126.

13


`

Header Page 14 of 126.

Khi khảo sát các cổng như là các cổng vào ra số thông thường thì tính chất của
các cổng (PortA, PortB, PortC, PortD) là tương tự nhau, nên chỉ cần khảo sát một cổng
nào đó trong số 4 cổng của vi điều khiển là đủ. Mỗi một cổng vào ra của vi điều khiển
được liên kết với 3 thanh ghi: PORTx, DDRx, PINx. (ở đây x là để thay thế cho A, B,
C, D). Ba thanh ghi này sẽ được phối hợp với nhau để điều khiển hoạt động của cổng,
chẳng hạn thiết lập cổng thành lối vào có sử dụng điện trở pull-up, ..v.v..

Hình 1.10. Cấu trúc chân của AVR.
Cấu trúc chân của AVR có thể phân biệt rõ chức năng (vào ra) trạng thái (0 1)
từ đó có 4 kiểu vào ra cho một chân của AVR. Khác với AT89C51 là chỉ có 2 trạng
thái duy nhất (0 1).
Để điều khiển các chân này có 2 thanh ghi.
- PORTx: Giá trị tại từng chân (0 – 1) có thể truy cập tới từng bit PORTx.n.
- DDRx: Thanh ghi chỉ trạng thái của từng chân, vào hoặc là ra.
Bảng 1.3. Cấu hình cho các chân cổng.
DDxn
0

0
0
1
1

PORTxn
0
1
1
0
1

PUD(in SFIOR)
X
0
1
X
X

I/O
Input
Input
Output
Output
Output

Pull
No
Yes
No

No
No

DDRxn là bit thứ n của thanh ghi DDRx.
PORTxn là bit thứ n của thanh ghi PORTx.
Dấu “x” ở cột thứ 3 để chỉ giá trị logic là tùy ý.

Footer Page 14 of 126.

14

Comment
Tri-state (Hi-Z)
Pxn will source current if ext.Pulled low
Tri-state (Hi-Z)
Output Low (Sink)
Output High (Source)


`

Header Page 15 of 126.

Hình 1.11. Sơ đồ một cổng vào ra.
Ở sơ đồ trên ngoài 2 bit của các thanh ghi DDRx và PORTx tham gia điều
khiển điện trở treo (pull-up resistor), còn có một tín hiệu nữa điều khiển điện trở treo,
đó là tín hiệu PUD, đây là bit nằm trong thanh ghi SFIOR, khi set bit này thành 1 thì
điện trở kéo lên sẽ không được cho phép bất kể các thiết lập của các thanh ghi DDRx
và PORTx. Khi bit này là 0 thì điện trở kéo lên được cho phép nếu {DDRxn,
PORTxn} = {0, 1}.

1.1.7. Bộ định thời.
Bộ định thời (timer/counter0) là một module định thời/đếm 8 bit, có các đặc
điểm sau:
- Bộ đếm một kênh.
- Xóa bộ định thời khi trong mode so sánh (tự động nạp).
- PWM.
- Tạo tần số.
- Bộ đếm sự kiện ngoài.
- Chia tần 10 bit.
- Nguồn ngắt tràn bộ đếm và so sánh.
Sơ đồ cấu trúc của bộ định thời:
Footer Page 15 of 126.

15


`

Header Page 16 of 126.

Hình 1.12. Sơ đồ cấu trúc bộ định thời.
1.1.7.1. Các thanh ghi.
TCNT0 và OCR0 là các thanh ghi 8 bit. Các tín hiệu yêu cầu ngắt đều nằm
trong thanh ghi TIFR. Các ngắt có thể được che bởi thanh ghi TIMSK.
Bộ định thời có thể sử dụng xung clock nội thông qua bộ chia hoặc xung clock
ngoài trên chân T0. Khối chọn xung clock điều khiển việc bộ định thời/bộ đếm sẽ
dùng nguồn xung nào để tăng giá trị của nó. Ngõ ra của khối chọn xung clock được
xem là xung clock của bộ định thời (clkT0).
Thanh ghi OCR0 luôn được so sánh với giá trị của bộ định thời/bộ đếm.Kết quả
so sánh có thể được sử dụng để tạo ra PWM hoặc biến đổi tần số ngõ ra tại chân OC0.

1.1.7.2. Đơn vị đếm.
Phần chính của bộ định thời 8 bit là một đơn vị đếm song hướng có thể lập trình
được. Cấu trúc của nó như hình dưới đây:

Hình 1.13. Đơn vị đếm.
- Count: Tăng hay giảm TCNT0 1.
- Direction: Lựa chọn giữa đếm lên và đếm xuống.
- Clear: Xóa thanh ghi TCNT0.
- ClkT0: Xung clock của bộ định thời.
- TOP: Báo hiệu bộ định thời để tăng đến giá trị lớn nhất.
Footer Page 16 of 126.

16


`

Header Page 17 of 126.

- BOTTOM: Báo hiệu bộ định thời để giảm đến giá trị nhỏ nhất .
1.1.7.3. Đơn vị so sánh ngõ ra.

Hình 1.14. Đơn vị so sánh ngõ ra.
Bộ so sánh 8 bit liên tục so sánh giá trị TCNT0 với giá trị trong thanh ghi so sánh ngõ
ra(OCR0).Khi giá trị TCNT0 bằng với OCR0,bộ so sánh sẽ tạo một báo hiệu.Báo hiệu
này sẽ đặt giá trị cờ so sánh ngõ ra(OCF0)lên 1 vào chu kỳ xung lock tiếp theo.Nếu
được kích hoạt(OCIE0=1),cờ OCF0 sẽ tạo ra một ngắt so sánh ngõ ra và sẽ tự động
được xóa khi ngắt được thực thi.Cờ OCF0 cũng có thể được xóa bằng phần mềm.
1.1.8. Mô tả các thanh ghi.
1.1.8.1. Thanh ghi điều khiển bộ định thời/bộ đếm TCCR0.

Bit
Read/Write
Intial Value

7
FOC0
W
0

6
WGM00
R/W
0

5
COM01
R/W
0

4
COM00
R/W
0

3
WGM01
R/W
0

2

CS02
R/W
0

1
CS01
R/W
0

0
CS00
R/W
0

Hình 1.15. Thanh ghi điều khiển bộ định thời.
- Bit 7 - FOC0: So sánh ngõ ra bắt buộc: Bit này chỉ tích cực khi bit WGM00
chỉ định chế độ làm việc không có PWM. Khi đặt bit này lên 1, một báo hiệu so sánh
bắt buộc xuất hiện tại đơn vị tạo dạng sóng.
- Bit 6, 3 - WGM01:0: Chế độ tạo dạng sóng: Các bit này điều khiển đếm thứ tự
của bộ đếm, nguồn cho giá trị lớn nhất của bộ đếm (TOP) và kiểu tạo dạng sóng sẽ
được sử dụng.
- Bit 5:4 - COM01:0: Chế độ báo hiệu so sánh ngõ ra: Các bit này điều khiển
hoạt động của chân OC0. Nếu một hoặc cả hai bit COM01:0 được đặt lên 1, ngõ ra
OC0 sẽ hoạt động.

Footer Page 17 of 126.

17

`

Header Page 18 of 126.

- Bit 2:0: CS02:0: Chọn xung đồng hồ: Ba bit này dùng để lựa chọn nguồn xung
cho bộ định thời/bộ đếm.
Bảng 1.4. Chọn nguồn xung cho bộ định thời.
CS02
0
0
0
0
1
1
1
1

CS01
0
0
1
0
1
0
1
1

CS00
0
1

0
1
0
1
0
1

Description
No clock source (Timer/Counter stopped)
clkI/O/(No prescalin)
clkI/O/8(From prescalin)
clkI/O/64(From prescalin)
clkI/O/256(From prescalin)
clkI/O/1024(From prescalin)
External clock source on T0 pin. Clock on falling edge
External clock source on T0 pin. Clock on falling edge

1.1.8.2. Thanh ghi bộ định thời/bộ đếm.
Bit
Read/Write
Intial Value

7

6

5

R/W
0

R/W
0

R/W
0

4
TCNT0(7-0)
R/W
0

3

2

1

0

R/W
0

R/W
0

R/W
0

R/W

0

Hình 1.16. Thanh ghi bộ định thời.
Thanh ghi bộ định thời/bộ đếm cho phép truy cập trực tiếp (cả đọc và ghi) vào
bộ đếm 8 bit.
1.1.8.3. Thanh ghi so sánh ngõ ra - OCR0.
Bit
Read/Write
Intial Value

7

6

5

R/W
0

R/W
0

R/W
0

4
OCR0(7-0)
R/W
0

3

2

1

0

R/W
0

R/W
0

R/W
0

R/W
0

Hình 1.17. Thanh ghi so sánh ngõ ra.
Thanh ghi này chứa một giá trị 8 bit và liên tục được so sánh với giá trị của bộ
đếm.
1.1.8.4. Thanh ghi mặt nạ ngắt.
Bit
Read/Write
Intial Value

7
OCIF2

R/W
0

6
TOIE1
R/W
0

5
TICIE1
R/W
0

4
OCIE1A
R/W
0

3
OCIE1B
R/W
0

2
TOIE1
R/W
0

1
OCIE0

R/W
0

0
TOIE0
R/W
0

1
OCF0
R/W
0

0
TOV0
R/W
0

Hình 1.18. Thanh ghi mặt nạ ngắt TIMSK
- Bit 1-OCIE0: Cho phép ngắt báo hiệu so sánh.
- Bit 0-TOIE0: Cho phép ngắt tràn bộ đếm.
1.1.8.5. Thanh ghi cờ ngắt bộ định thời.
Bit
Read/Write
Intial Value

7
OCF2
R/W
0

6
TOV2
R/W
0

5
ICF1
R/W
0

4
OCF1A
R/W
0

3
OCF1B
R/W
0

2
TOV1
R/W
0

Hình 1.19. Thanh ghi cờ ngắt bộ định thời.
- Bit 1-OCF0: Cờ so sánh ngõ ra 0.
- Bit 0-TOV0: Cờ tràn bộ đếm.
Footer Page 18 of 126.

18


`

Header Page 19 of 126.

Bit TOV0 được đặt lên 1 khi bộ đếm bị tràn và được xóa bởi phần cứng khi
vector ngắt tương ứng được thực hiện. Bit này cũng có thể được xóa bằng phần mềm.
1.1.9. Giao tiếp với I2C
Bus của I2C từ DS1307 và 24Cxx được nối với jumper có thể kết nối với bất kỳ 2 bit
của hai cổng bất kỳ cua AVR trên KIT bởi một dây nối.

Hình 1.20. Sơ đồ cấu trúc giao tiếp I2C
1.1.9.1. Thanh ghi:
TWI trên AVR được vận hành bởi 5 thanh ghi bao gồm thanh ghi tốc độ giữ
nhịp TWBR, thanh ghi điều khiển TWCR, thanh ghi trạng thái TWSR, thanh ghi địa
chỉ TWAR và thanh ghi dữ liệu TWDR.
- TWBR (TWI Bit Rate Register): là 1 thanh ghi 8 bit quy định tốc độ phát xung
giữ nhịp trên đường SCL của chip Master.
7
TWBR7
R/W

6
TWBR6
R/W

5

TWBR5
R/W

4
TWBR4
R/W

3
TWBR3
R/W

2
TWBR2
R/W

1
TWBR1
R/W

0
TWBR0
R/W

TWBR

Hình 1.21. Thanh ghi quy định tốc độ phát xung.

Trong đó CPU Clock frequency là tần số hoạt động chính của AVR, TWBR là
giá trị thanh thi TWBR và TWPS là giá trị của 2 bits TWPS1 và TWPS0 nằm trong
thanh thi trạng thái TWSR. Hai bits này được gọi là bit prescaler, thông thường hay set

TWPS1: 0 =00 để chọn Prescaler là 1 (40=1). Bảng 1 tóm tắt tốc độ xung giữ nhịp tạo
ra trên SCL đối với các giá trị của tham số:
Bảng 1.5. Tốc độ xung giữ nhịp tham khảo.
CPU clock frequency[MHZ}
16
16
14.4
14.4
12

Footer Page 19 of 126.

TWBR
12
72
10
64
10

TWPS
0
0
0
0
0
19

SCL frequency[khz]
400
100

400
100
~333


`

Header Page 20 of 126.
12
8
8
4
3.6
2
1

52
10
32
12
10
10
10

0
0
0
0
0
0

0

100
~222
100
100
100
~55
~28

- TWCR (TWI Control Register): là thanh ghi 8 bit điều khiển hoạt động của TWI.
7
TWIN7
R/W

6
TWEA
R/W

5
TWSTA
R/W

4
TWSTO
R/W

3
TWWC
R/W

2
TWEB
R/W

1
R/W

0
TWIE
R/W

TWCR

Hình 1.22. Thanh ghi điều chỉnh TWI.
Một điều cần chú ý là các bit trong thanh ghi TWCR không cần được set cùng lúc, tùy
vào từng giai đoạn trong quá trình giao tiếp TWI các bit có thể được set riêng lẻ.
- TWSR (TWI Status Register): là 1 thanh ghi 8 bit trong đó có 5 bit chứa code
trạng thái của TWI và 2 bit chọn prescaler.
7
TWS7
R/W

6
TWS6
R/W

5
TWS5
R/W

4
TWS4
R/W

3
TWS3
R/W

2
TWS2
R/W

1
TWS1
R/W

0
TWS0
R/W

TWSR

Hình 1.23. Thanh ghi trạng thái TWI.
Có rất nhiều bước, nhiều tình huống xảy ra khi giao tiếp bằng TWI cho cả Master và
Slave. Ứng với mỗi trường hợp TWI sẽ tạo ra 1 code trong thanh ghi TWSR . Lập
trình cho TWI cần xét code trong 5 bit cao của thanh ghi TWSR và đưa ra các ứng xử
hợp lý ứng với từng code.
- TWDR (TWI Data Register): là thanh ghi dữ liệu chính của TWI. Trong quá
trình nhận, dữ liệu nhận về sẽ được lưu trong TWDR. Trong quá trình gởi, dữ liệu

chứa trong TWDR sẽ được chuyển ra đường SDA.
- TWAR (TWI Address Register): là thanh ghi chứa device address của chip
Slave. Cấu trúc thanh ghi được trình bày trong hình dưới.
7
6
TWA6 TWA5
R/W
R/W

5
TWA4
R/W

4
TWA3
R/W

3
TWA2
R/W

2
TWA1
R/W

1
TWA0
R/W

0

TWGECE
R/W

TWAR

Hình 1.24. Thanh ghi chứa device của slave.
Nhớ lại địa chỉ Slave được tạo thành từ 7 bits, trên thanh ghi TWAR 7 bits địa
chỉ này nằm ở 7 vị trí cao. Trước khi sử dụng TWI như Slave, phải gán địa chỉ cho
chip, việc viết địa chỉ thường được thực hiện bằng lệnh TWAR =
(Device_address<<1)+TWGCE. Trong đó TWGCE (TWI General Call Enable) là bit
cho phép cuộc gọi chung. Đề cập bên trên, Slave co quyền cho phép Master thực hiện
cuộc gọi chung với nó hay không. Nếu TWGCE=1, Slave sẽ đáp ứng lại cuộc gọi
chung nếu có, nếu TWGCE=0 thì Slave sẽ bỏ qua cuộc gọi chung.
1.1.9.1. Hoạt động của TWI:

TWI trên AVR được gọi là byte-oriented (tạm dịch là hướng byte) và
interrupt-based (dựa trên ngắt). Bất kỳ một sự kiện nào trong quá trình
Footer Page 20 of 126.

20


`

Header Page 21 of 126.

truyền/nhận TWI cũng có thể gây ra 1 ngắt TWI. TWI trên AVR vì thế hoạt
động tương đối độc lập với chip. Tuy nhiên, cần khai thác ngắt trên AVR một
cách hơp lý. Ví dụ, đối với Master, không cần sử dụng ngắt vì chip này hoàn
toàn chủ động trong việc truyền và nhận. Riêng với Slave, sử dụng ngắt để

tránh bỏ lỡ các cuộc gọi là cần thiết.
Tất cả các AVR trên mạng TWI đều có thể là Master hay Slave, cả Master
và Slave đều có thể truyền và nhận dữ liệu. Vì thế, có tất cả 4 mode trong hoạt
động của TWI trên AVR. Sẽ lần lượt khảo sát các mode này như sau: Master
Transmitter (chip chủ truyền), Master Receiver (Chip chủ nhận), Slave Reicever
(chip
tớ
nhận)
và
Slave
Transmitter
(Chip
tớ
truyền).
Trước khi khảo sát các chế độ hoạt động của TWI qui ước một số ký hiệu
thường dùng (đây cũng là các ký hiệu dùng trong datasheet của các chip AVR).
S:
Rs:
R:
W:
ACK:
thứ 9
NACK:
Data:
P:
SLA:

START condition – điều kiện bắt đầu
REPEAT START – bắt đầu lặp lại
READ Bit, bit này bằng 1 được gởi kèm với gói địa chỉ

WRITE Bit, bit này mang giá trị 0, gởi kèm gói địa chỉ
Ackowledge, bit xác nhận, chân SDA được kéo xuống 0 ở xung
Not Acknowledge, không xác nhận, SDA ở mức cao ở bit thứ 9
8 bits dữ liệu
STOP condition – điều kiện kết thúc.
Slave address, địa chỉ của Slave cần giao tiếp.

1.1.10. Mạch nạp cho AVR.
Đây là mạch nạp thông dụng nhất (STK200/300) sử dụng cổng LPT, có thể nạp
trực tiếp chương trình CodeVisionAVR. Một trong những ưu điểm lớn nhất của các
chip AVR là tính đơn giản khi sử dụng trong đó có việc nạp chương trình cho chíp.
AVR hỗ trợ khả năng nạp chương trình ngay trong hệ thống – ISP (In – System
Programming), có thể nạp trực tiếp chương trình vào chip mà không cần tháo chip ra
khỏi mạch ứng dụng. Mạch nạp cho AVR rất phong phú nhưng hầu hết đều rất đơn
giản. Dưới đây là loại mạch nạp STK200, cực kỳ đơn giản chỉ với một cổng DB25
male, và 4 điện trở vài trăm ohm là được.

Footer Page 21 of 126.

21


`

Header Page 22 of 126.

Hình 1.25. Mạch nạp STK200 sử dụng DB25 và 4 điện trở.
1.2. Màn hình LCD (Liquid Crystal Display).
Có rất nhiều loại màn hình LCD có thể hiển thị các số lượng ký tự khác nhau,
nhưng tất cả đều có chung cách thiết lập và sử dụng. Có hai loại LCD thông dụng:

Loại hiển thị ký tự gọi là Text LCD và loại hiển thị điểm ảnh gọi là Graphic LCD.
Trong đề tài này, em chọn loại Text LCD có khả năng hiển thị 2 dòng, mỗi
dòng 16 ký tự theo bảng mã ASCII.
1.2.1. Tính năng.
- Định dạng hiển thị: 16 ký tự x 2 dòng.
- Ký tự trắng trên nền xanh dương.
- Hoạt động ở nhiệt độ -10oC ~ +60oC.
- Điện áp vận hành 4.5V ~ 5.5V.
- Dòng cung cấp 1.3mA.
- Dòng cung cấp nếu dùng đèn nền 18mA.
1.2.2 .Mô tả chung.
Text LCD là các loại màn hình tinh thể lỏng nhỏ dùng để hiển thị các dòng chữ
hoặc số trong bảng mã ASCII. Không giống các loại LCD lớn, Text LCD được chia
sẵn thành từng ô và ứng với mỗi ô chỉ có thể hiển thị một ký tự ASCII. Mỗi ô của Text
LCD bao gồm các “chấm” tinh thể lỏng, việc kết hợp “ẩn” và “hiện” các chấm này sẽ
tạo thành một ký tự cần hiển thị. Trong các Text LCD, các mẫu ký tự được định nghĩa
sẵn vì thế việc điều khiển Text LCD sẽ tương đối dễ dàng hơn các graphic LCD. Kích
thước của Text LCD được định nghĩa bằng số ký tự có thể hiển thị trên 1 dòng và tổng
số dòng mà LCD có. Ví dụ LCD 16x2 là loại có 2 dòng và mỗi dòng có thể hiển thị tối
đa 16 ký tự. Một số kích thước Text LCD thông thường gồm 16x1, 16x2, 16x4, 20x2,
20x4…
Footer Page 22 of 126.

22


`

Header Page 23 of 126.

Hình 1.26. Text LCD 16x2.
Text LCD có 2 cách giao tiếp cơ bản là nối tiếp (như I2C) và song song, được
điều khiển bởi chip HD44780U của hãng Hitachi. HD44780U thường được coi là
chuẩn chung cho các loại Text LCD, vì thế khi giao tiếp các LCD có kích thước hiển
thị khác, chỉ cần quan tâm đến toạ độ theo dòng và cột theo datasheet cung cấp bởi nhà
sản xuất.
HD44780U là bộ điều khiển cho các Text LCD dạng ma trận điểm (dot-matrix),
chip này có thể được dùng cho các LCD có 1, 2 hoặc 4 dòng hiển thị. HD44780U có 2
chế độ giao tiếp là 4 bit và 8 bit. Nó chứa sẵn 208 ký tự mẫu kích thước font 5x8 và 32
ký tự mẫu font 5x10 (tổng cộng là 240 ký tự mẫu khác nhau). Tuy nhiên, một số ký tự
theo bảng chữ cái tiếng Nhật.
1.2.3. Sơ đồ chân.
Các Text LCD theo chuẩn HD44780U thường có 16 chân trong đó 14 chân kết
nối với bộ điều khiển và 2 chân nguồn cho LED nền. Thứ tự các chân thường được sắp
xếp như sau:
Bảng 1.6. Sơ đồ chân:
Chức năng

Chân

Tên

Logic

Ground

1

Vss

-

0

Nguồn

2

Vdd

-

+5V

Tương phản

3

Vee

-

0 – Vdd

Điều khiển

4

RS

0

D0 - D7 : Lệnh

1

D0 - D7 : Dữ liệu

0

Ghi : từ AVR vào LCD

1

Đọc : từ LCD vào AVR

0

Vô hiệu hoá LCD

1

LCD hoạt động

5
6

R/W
E

Từ 1 xuống 0
Dữ liệu / Lệnh

Footer Page 23 of 126.

Mô tả

Bắt đầu ghi/đọc LCD

7

D0

0/1

Bit 0 LSB

8

D1

0/1

Bit 1

9

D2

0/1

Bit 2

10

D3

0/1

Bit 3

11

D4

0/1

Bit 4

12

D5

0/1

Bit 5

13

D6

0/1

Bit 6

23


`

Header Page 24 of 126.
14

D7

0/1

Bit 7 MSB

Led A

15

Vss

-

0

Led K

16

Vdd

-

+5V

Trong một số LCD 2 chân LED nền được đánh số 15 và 16 nhưng trong một số
trường hợp 2 chân này được ghi là A (Anode) và K (Cathode). Hình 1.26 mô tả cách
kết nối LCD với nguồn và mạch điều khiển.
1.2.4. Sơ đồ kết nối.

Hình 1.27. Kết nối LCD với AVR và nguồn.
Chân 1 và chân 2 là các chân nguồn, được nối với GND và nguồn 5V. Chân 3
là chân chỉnh độ tương phản (contrast), chân này cần được nối với 1 biến trở chia áp
như trong hình 1.27. Trong khi hoạt động, chỉnh để thay đổi giá trị biến trở để đạt
được độ tương phản cần thiết, sau đó giữ mức biến trở này. Các chân điều khiển RS,
R/W, EN và các đường dữ liệu được nối trực tiếp với vi điều khiển. Tùy theo chế độ
hoạt động 4 bit hay 8 bit mà các chân từ D0 đến D3 có thể bỏ qua hoặc nối với vi điều
khiển.
1.2.5. Thanh ghi.
HD44780U có 2 thanh ghi 8 bits là INSTRUCTION REGISTER (IR) và DATA
REGISTER (DR). Thanh ghi IR chứa mã lệnh điều khiển LCD và là thanh ghi “chỉ
ghi” (chỉ có thể ghi vào thanh ghi này mà không đọc được nó). Thanh ghi DR chứa các
các loại dữ liệu như ký tự cần hiển thị hoặc dữ liệu đọc ra từ bộ nhớ LCD. Cả 2 thanh
ghi đều được nối với các đường dữ liệu D0:D7 của Text LCD và được lựa chọn tùy
theo các chân điều khiển RS, RW. Thực tế để điều khiển Text LCD không cần quan
tâm đến cách thức hoạt động của 2 thanh ghi này.

1.2.6. Tổ chức bộ nhớ.
Footer Page 24 of 126.

24


`

Header Page 25 of 126.

HD44780U có 3 loại bộ nhớ, đó là bộ nhớ RAM dữ liệu cần hiển thị DDRAM
(Didplay Data RAM), bộ nhớ chứa ROM chứa bộ font tạo ra ký tự CGROM
(Character Generator ROM) và bộ nhớ RAM chứa bộ font tạo ra các symbol tùy chọn
CGRAM (Character Generator RAM).
1.2.6.1. DDRAM.
DDRAM là bộ nhớ tạm chứa các ký tự cần hiển thị lên LCD, bộ nhớ này gồm
có 80 ô được chia thành 2 hàng, mỗi ô có độ rộng 8 bit và được đánh số từ 0 đến 39
cho dòng 1, từ 64 đến 103 cho dòng 2. Mỗi ô nhớ tương ứng với 1 ô trên màn hình
LCD. Đối với LCD loại 16x2 có thể hiển thị tối đa 32 ký tự (có 32 ô hiển thị), vì thế
có một số ô nhớ của DDRAM không được sử dụng làm các ô hiển thị.
Bảng 1.7. Thể hiện vị trí DDRAM trên màn hình.

Bảng 1.7. Cho thấy LCD 16x2 chỉ có 16 ô nhớ có địa chỉ từ 0 đến 15 và 16 ô
nhớ có địa chỉ từ 64 đến 79 là được hiển thị trên LCD. Vì thế muốn hiển thị một ký tự
nào đó trên LCD cần phải viết ký tự đó vào DDRAM ở 1 trong 32 địa chỉ trên. Các ký
tự nằm ngoài 32 ô nhớ trên sẽ không được hiển thị, tuy nhiên vẫn không bị mất đi,
chúng có thể được dùng cho các mục đích khác nếu cần thiết.
1.2.6.2. CGROM.
CGROM là vùng nhớ cố định chứa định nghĩa font cho các ký tự. Không thể
trực tiếp truy xuất vùng nhớ này mà chip HD44780U sẽ tự thực hiện khi có yêu cầu

đọc font để hiển thị. Một điều đáng lưu ý là địa chỉ font của mỗi ký tự vùng nhớ
CGROM chính là mã ASCII của ký tự đó. Ví dụ ký tự ‘a’ có mã ASCII là 97, tham
khảo tổ chức của vùng nhớ CGROM trong hình 4, sẽ nhận thấy địa chỉ font của ‘a’ có
4 bit thấp là 0001 và 4 bit cao là 0110, địa chỉ tổng hợp là 01100001 = 97.

Footer Page 25 of 126.

25