Điện trở nhớ các hệ thống dựa trên điện trở nhớ và ứng dụng

LỜI CẢM ƠN
Trƣớc tiên em xin gửi lời cảm ơn chân thành tới Viện Đào tạo sau đại học, Viện
Điện tử - Viễn thông - Trƣờng Đại học Bách Khoa Hà Nội đã tạo điều kiện tốt giúp em
hoàn thành luận văn tốt nghiệp này.
Em xin chân thành cảm ơn thầy hƣớng dẫn -TS. Phạm Việt Thành đã tận tình
hƣớng dẫn, chỉ bảo em trong suốt quá trình thực hiện đề tài. Thầy đã truyền tải cho em
thấy đƣợc những yếu tố cần thiết đối với hoạt động nghiên cứu. Thầy đã cùng tham gia
thảo luận và đề xuất giải pháp cho các vấn đề liên quan. Đồng thời, thầy cũng cung cấp
cho em nhiều tƣ liệu chuyên môn quan trọng để tìm hiểu sâu và toàn diện hơn đề tài đƣợc
giao.
Em xin chân thành cảm ơn!

Hà nội, ngày

tháng năm 2016

Trần Ngọc Nam

1


LỜI CAM ĐOAN
Tôi là Trần Ngọc Nam, số hiệu học viên: CA140071, học viên cao học lớp KTVTA
khóa 2014A. Ngƣời hƣớng dẫn khoa học là TS. Phạm Việt Thành.
Tôi xin cam đoan các số liệu và kết quả nêu trong luận văn là trung thực và chƣa
từng đƣợc ai công bố trong bất kỳ một công trình nào khác, trừ những phần tham khảo đã
đƣợc ghi rõ trong luận văn.

Tác giả

Trần Ngọc Nam

2


MỤC LỤC

LỜI CẢM ƠN ........................................................................................................................ 1
LỜI CAM ĐOAN .................................................................................................................. 2
DANH MỤC HÌNH VẼ ......................................................................................................... 5
DANH MỤC BẢNG BIỂU ................................................................................................... 7
DANH MỤC TỪ VIẾT TẮT................................................................................................. 8
MỞ ĐẦU................................................................................................................................ 9
CHƢƠNG I: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ ............................................................... 10
1.1

Sự hình thành điện trở nhớ ............................................................................... 10

1.2

Định nghĩa về điện trở nhớ .................................................................................. 12

1.3

Điện kháng của điện trở nhớ ................................................................................ 14

1.4

Đặc tính của điện trở nhớ ..................................................................................... 14

1.4.1 Đƣờng đặc tính

– q của điện trở nhớ ............................................................... 14

1.4.2 Đƣờng đặc tính i-v của điện trở nhớ ................................................................... 14
1.5

Lịch sử phát triển [7]............................................................................................ 15

1.6

Cấu tạo và cơ chế hoạt động ................................................................................ 19

1.6.1 Đóng góp của phòng thí nghiệm HP[4] ........................................................... 19
1.6.2 Hình dạng của điện trở nhớ [4] ........................................................................ 21
1.6.3 Hoạt động của điện trở nhớ [4] ........................................................................ 22
1.7

Quá trình chế tạo điện trở nhớ [8]........................................................................ 23

1.7.1 Lựa chọn lớp đế và làm sạch lớp đế .................................................................... 24
1.7.2 Hình thành điện cực dƣới .................................................................................... 25
1.7.3 Phủ cứng điện cực dƣới....................................................................................... 25
1.7.4 Hình thành lớp TiO2-x.......................................................................................... 26
1.7.5 Hình thành lớp TiO2 ........................................................................................... 26
1.7.6 Hình thành điện cực bên trên .............................................................................. 27
1.7.7 Tổng kết quá trình chế tạo ................................................................................... 32
1.7.8 Chế tạo điện trở nhớ từ TiO2 pha lẫn Mangan (Mn) .......................................... 33
CHƢƠNG 2: MỘT SỐ HỆ THỐNG DỰA TRÊN ĐIỆN TRỞ NHỚ ................................ 36
2.1 Ứng dụng điện trở nhớ vào lĩnh vực trí tuệ nhân tạo [10] ......................................... 36
3

2.2 Ứng dụng điện trở nhớ vào xây dựng các phần tử logic [11] .................................... 47
Bảng 2.1: Phân tích đặc tính của các cổng logic khác nhau sử dung phần tử MeMOS ... 55
Bảng 2.2: Phân tích đặc tính của các cổng logic khác nhau sử dụng phần tử CMOS ..... 55
Bảng 2.3: Số lƣợng phần tử trong các cổng logic theo 2 loại MeMOS và CMOS .......... 57
Bảng 2.4: Số lƣợng phần tử trong mạch cộng theo 2 loại MeMOS và CMOS................ 58
2.3 Bộ nhớ dựa trên các điện trở [12] .............................................................................. 58
Bảng 2.5: Năng lƣợng tiêu thụ trong quá trình ghi, đọc của các khối xà ngang 4x4 và 8x8
với điện trở đƣờng dây là 500Ω ................................................................................................ 64
Bảng 2.6: So sánh giữa các bộ nhớ có cấu trúc khác nhau .............................................. 65
2.4 Một số mạch tƣơng tự dựa trên điện trở nhớ[16] ....................................................... 66
CHƢƠNG 3: HƢỚNG NGHIÊN CỨU TRONG TƢƠNG LAI ......................................... 70
3.1 Tụ điện nhớ (Memcapacitor) [17] .......................................................................... 70
3.1.2 Cuộn cảm nhớ (Meminductor) [17] .................................................................... 80
KẾT LUẬN .......................................................................................................................... 87
PHỤ LỤC A: Mô phỏng điện trở nhớ trên MATLAB sử dụng M-file Scripts. .................. 90

4


DANH MỤC HÌNH VẼ
Hình 1.1: Ba phần tử cơ bản biển diễn mối quan hệ trong mạch điện .............................. 11
Hình 1.2: Thuyết Aristotle của vật chất.............................................................................. 11
Hình 1.3: Mối quan hệ giữa những sự biến thiên trong mạch điện cơ bản ....................... 12
Hình 1.4: Kí hiệu của điện trở nhớ .................................................................................... 12
Hình 1.5: Đường đặc tính φ-q của điện trở nhớ ................................................................ 14
Hình 1.6: Đường cong hình số 8 và sự co lại của đường đặc tính khi tăng tần số............ 15
Hình 1.7: Cấu trúc xà ngang của điện trở nhớ .................................................................. 21
ụp bằng kính hiển vi STM ................................................ 21

Hình 1.8: Điện trở nhớ ở các trạng thái ............................................................................ 22
Hình 1.9: Cấu trúc điện trở nhớ được đưa ra bởi S.Williams và nhóm nghiên cứu .......... 24
Hình 1.10: (a) Tấm silicn với đường kính 50mm được dùng làm đế. ................................ 24
Hình 1.12: Thiết bị phún xạ điện tích sử dụng nguồn xoay chiều tần số cao ................... 26
Hình 1.13: Lớp TiO2 ở trên lớp TiO2-x ............................................................................... 27
Hình 1.14: Quá trình gia nhiệt tấm silicon ở nhiệt độ 115oC trong 5 phút ....................... 28
Hình 1.15: Máy xoay với bộ điều khiển số được dùng để phủ và điều khiển độ dày của lớp
lót HMDS và lớp cản quang ............................................................................................... 28
Hình 1.16: Tấm phim được thiết kế với hình dạng điện cực trên của các điện trở nhớ. ... 29
Hình 1.17: Hình dạng của các con chip được dùng trong quá trình quang khắc ............. 30
Hình 1.18: Các điện cực dùng cho điện trở nhớ. Các điên cực trên CD6 ......................... 30
Hình 1.19: (a)Tấm silicon cuối cùng chứa điện trở nhớ; (b) Hình ảnh chi tiết về điện trở
nhớ ...................................................................................................................................... 31
Hình 1.20: Hình ảnh quan sát dưới kính hiển vi ................................................................ 31
Hình 1.21: Tổng quan về quá trình chế tạo điện trở nhớ ................................................... 33
Hình 1.23: Lớp Mn được thêm vào giữa điện cực Vonfram và lớp TiO2-x. ........................ 35
Hình 2.1: Mô hình học cho điện trở nhớ ............................................................................ 38
Hình 2.2: Ví dụ về hàm học cập nhật trọng số STDP  (T ) với T . .............................. 38
Hình 2.3: Kiến trúc mạch gồm 3 lớp tế bào thần kinh kết nối với các điện trở nhớ .......... 39
Hình 2.4: Các tế bào thần kinh lại giữa điện trở nhớ và CMOS ....................................... 40
Hình 2.5: Sơ đồ mạch DPI Log-domain của một khớp thần kinh silicon .......................... 41
Hình 2.6: Thời gian đáp ứng của mạch DPI theo 2 trọng số thần kinh khác nhau ........... 42
Hình 2.7: Mạch nguyên lý của một dãy các khớp thần kinh nhớ ....................................... 43
Hình 2.8: Mặt cắt ngang của một khớp nối thần kinh........................................................ 43
Hình 2.9: Đáp ứng dòng điện ra của khớp thần kinh ........................................................ 44
Hình 2.10: Phần tử logic OR và AND tạo từ điện trở nhớ................................................. 48
Hình 2.10: Tính toán logic sử dụng điện trở nhớ ............................................................... 48
Hình 2.12: Cổng logic từ MeMOS ..................................................................................... 51
5

Hình 2.13: Cổng XOR được tạo từ MeMOS ...................................................................... 52
Hình 2.14: Đáp ứng quá độ của cổng XOR ....................................................................... 52
Hình 2.18: Đáp ứng quá độ của toàn bộ mạch cộng 1 bit. ................................................ 54
Hình 2.19: Diện tích bề mặt của mạch cộng. ..................................................................... 57
Hình 2.21: Mạch nguyên lý của cấu trúc 1T1M................................................................. 60
Hình 2.22: Bộ nhớ có cấu trúc xà ngang mật độ cao......................................................... 61
Hình 2.23: Đồ thị quan hệ giữa công suất tiêu thụ và số hàng, cột trong cấu trúc xà
ngang .................................................................................................................................. 61
Hình 2.24: Sơ đồ mạch của hệ thống bộ nhớ cấu trúc xà ngang ....................................... 62
Hình 2.25: Quá trình ghi dữ liệu vào bộ nhớ ..................................................................... 63
Hình 2.26: Mạch trigger smith ........................................................................................... 64
Hình 2.27: Mạch in của khối xà ngang 4x4 (a) và 8x8 (b) ................................................ 66
Hình 2.28: Sơ đồ nguyên lý của từng mạch dạo động Wien .............................................. 67
Hình 2.29: Mạch nguyên lý của điện trở khả trình sử dụng điện trở nhớ ......................... 68
Hình 2.30: Mạch lọc thích nghi RmLC và đáp ứng tần số của hàm truyền Vout/Vin ........... 68
Hình 2.31: (a) Mạch nguyên lý của CPPLL; (b) Mạch lọc dựa trên điện trở nhớ ............ 69
Hình 3.1: Ký hiệu của Tụ điện nhớ và Cuộn cảm nhớ ....................................................... 70
Hình 3.2: Mô hình tụ điện nhớ lý tưởng ............................................................................. 71
Hình 3.3: Đáp ứng tức thời của tụ điện nhớ lý tưởng sử dụng mô hình trong Hình 3.2. .. 72
Hình 3.4: Mô hình về tụ điện nhớ 2 lớp ............................................................................. 73
Hình 3.5: Đáp ứng tức thời của tụ điện nhớ được mô hình hóa trong .............................. 75
Hình 3.6: Tụ điện nhớ dạng màng mỏng ổn định kép ........................................................ 77
Hình 3.7: Đáp ứng tức thời của tụ điện nhớ dạng màng mỏng kép . ................................. 78
Hình 3.8: Hàm f mô hình hóa thuộc tính ngưỡng của tụ điện............................................ 78
Hình 3.9: Hai mô hình tương đương của tụ điện nhớ với ngưỡng .................................... 79
Hình 3.20: Đáp ứng tức thời của mô hình trong Hình 3.9b ............................................... 80
Hình 3.21: Mô hình cuộn cảm nhớ lý tưởng ...................................................................... 81
Hình 3.22: Đáp ứng tức thời của cuộn cảm nhớ theo mô hình ở Hình 3.21:. ................... 82
Hình 3.23: Cuộn cảm điều khiển bằng từ thông dựa trên tính tương hỗ ........................... 82

Hình 3.24: Đáp ứng tức thời ở trạng thái ổn định của cuộn cảm nhớ ở Hình 3.23 .......... 84
Hình 3.25: Hai mô hình tương đương của cuộn cảm nhớ với ngưỡng .............................. 85
Hình 3.26: Đáp ứng quá độ của mô hình trong Hình 3.25a.. ............................................ 86
Hình A.1: Điện áp, dòng điện và trở kháng của điện trở nhớ ............................................ 95
Hình A.2: Đường đặc tính i-v của điện trở nhớ ................................................................. 96
Hình A.3: Đường đặc tính i-v của điện trở nhớ ................................................................. 97

6


DANH MỤC BẢNG BIỂU

Bảng 2.1: Phân tích đặc tính của các cổng logic khác nhau sử dung phần tử MeMOS.... 55
Bảng 2.2: Phân tích đặc tính của các cổng logic khác nhau sử dụng phần tử CMOS ...... 55
Bảng 2.3: Số lượng phần tử trong các cổng logic theo 2 loại MeMOS và CMOS ............ 57
Bảng 2.4: Số lượng phần tử trong mạch cộng theo 2 loại MeMOS và CMOS .................. 58
Bảng 2.5: Năng lượng tiêu thụ trong quá trình ghi, đọc của các khối xà ngang............... 64
Bảng 2.6: So sánh giữa các bộ nhớ có cấu trúc khác nhau ............................................... 65

7


DANH MỤC TỪ VIẾT TẮT

STT
1

Từ viết tắt
STM

2

HMDS

3
4

UV
STDP

5
6

AER
DPI

7

MCMC

8

PCRAM

9

STTMRAM

Tiếng Anh
Scanning Tunneling

Microscope
Hexamethydisilazane

Spike-Timing Dependent
Plasticity
Address Event Representation
DPI (Differential Pair
Integrator)
Markov-Chain Monte Carlo
(MCMC).
Phase Change Random
Access Memory
Spin-Torque Transfer
Magnetic Random Access
Memory

Tiếng Việt
Kính hiển vi
Hợp chất hóa học
Hexamethydisilazane
Tia cực tím
chƣơng trình học máy
Biểu diễn sự kiện theo địa chỉ).
Mạch DPI Log-domain của một
khớp thần kinh silicon
Trích mẫu Makov
Bộ nhớ truy cập ngẫu nhiên
thay đổi pha
Bộ nhớ truy cập ngẫu nhiên
chuyển đổi moomen xoay và từ

trƣờng

8


MỞ ĐẦU
Lý do chọn đề tài
Sự phát triển của khoa học công nghệ nói chung và ngành điện tử nói riêng những
năm qua với tốc độ vô cùng chóng mặt. Với xu hƣớng đó, việc tìm ra những dạng vật liệu
mới, dạng linh kiện mới nhằm đáp ứng nhu cầu thị trƣờng và công nghiệp điện tử cũng
nhƣ sự phát triển của khoa học nhân loại ngày càng trở nên cần thiết, và việc khám phá ra
loại linh kiện điện trở nhớ đã ghóp phần tạo nên một xu hƣớng nghiên cứu và ứng dụng
cho ngành điện tử.
Điện trở nhớ là một linh kiện đã đƣợc nghiên cứu hàng thập kỷ, nó nằm ngoài các
linh kiện mà chúng ta thƣờng nói đến nhƣ điện trở, tụ điện và cuộn cảm.Việc nghiên cứu
điện trở nhớ không chỉ ứng dụng trong các vi mạch, trong các thiết bị ổ cứng, máy tính
mà còn có thể thực hiện việc thu nhỏ kích cỡ mạch điện tử, thực hiện các chức năng phức
tạp của mạch , thậm trí trong việc mô phỏng bộ não con ngƣời …Những ứng dụng đó
hiện đang trong quá trình nghiên cứu, nhƣng có thể nói điện trở nhớ là một trong những
linh kiện tiềm năng có thể ghóp phần giúp con ngƣời cũng nhƣ giới khoa học có thể mở ra
một thời kì mới cho lịch sử phát triển ngành công nghiệp điện tử.
Nội dung mục đích của đề tài
Mục tiêu của đề tài là nghiên cứu về lịch sử phát triển, nghiên cứu về điện trở nhớ.
Bên cạnh đó đề tài sẽ khai thác về quá trình chế tạo, hoạt động và các ứng dụng của điện
trở nhớ. Xây dựng đồ thị mô phỏng hoạt động đơn giản của điện trở nhớ bằng phần mềm
Matlab.
Kết cấu của đề tài
CHƢƠNG 1: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ
CHƢƠNG 2: MỘT SỐ HỆ THỐNG DỰA TRÊN ĐIỆN TRỞ NHỚ
CHƢƠNG 3: HƢỚNG NGHIÊN CỨU TRONG TƢƠNG LAI

9


CHƢƠNG I: GIỚI THIỆU VỀ ĐIỆN TRỞ NHỚ
Trong 150 năm gần đây, sự hiểu biết của chúng ta về các phần tử mạch điện cơ bản
chỉ giới hạn trong 3 phần tử là tụ điện (đƣợc tìm ra vào nằm 1745), điện trở (1827) và
cuộn cảm (1831). Sở dĩ ta gọi đây là 3 phần tử cơ bản là do bất kì phần tử mạch điện nào
cũng có thể biến đổi tƣơng đƣơng về sự kết hợp của 3 phần tử này, đồng thời 3 phần tử
này không thể biểu diễn qua lại lẫn nhau. Thông thƣờng, mọi ngƣời nghĩ về điện tử, ban
đầu họ có thể nghĩ tới những sản phẩm nhƣ điện thoại di động, máy tính … Một số khác,
có hiểu biết về kĩ thuât, họ sẽ nghĩ tới điện trở, tụ điện, cuộn cảm…đó là những phần tử
cơ bản cần thiết cho thiết bị điện tử hoạt động. Những phần tử cơ bản nhƣ vậy khá là hạn
chế về mặt số lƣợng và tính năng. Ví dụ nhƣ, điện trở thực hiện chức năng tiêu hao năng
lƣợng nhiệt, tụ điện có chức năng lƣu trỡ năng lƣợng và transistor thực hiện chức năng
khuếch đại và chuyển mạch. Sự sắp xếp của những phần tử cơ bản này tạo nên hầu hết
những thiết bị điện tử mà chúng ta vẫn sử dụng hàng ngày. [4]
Bài báo của giáo sƣ Leon Chua tại Đại học California, Berkeley, vào năm 1971, khi
đó không đƣợc đánh giá cao. Ông đã đoán trƣớc đƣợc sự tồn tại của phần tử cơ bản thứ 4
và ông gọi nó là điện trở nhớ. Ông chứng minh rằng điện trở nhớ không phải là sự lặp lại
của bất kì phần tử nào trong 3 phần tử cơ bản trên nên nó đƣợc coi là một phần tử cơ bản.
[4]
1.1 Sự hình thành điện trở nhớ
Nhƣ đã biết, lý thuyết mạch điện của chúng ta đƣợc hình thành từ 3 phần tử cơ bản
là điện trở, tụ điện và cuộn cảm. Ba thành phần này tƣợng trƣng cho mối quan hệ giữa 2
trong 4 sự biến thiên trong mạch điện cơ bản, cụ thể là dòng điện i, điện áp v, điện tích
q,từ thông . Dòng điện i thể hiện cho sự biến thiên của điện tích q theo thời gian. Theo
định luật Faraday thì điện áp v đƣợc định nghĩa là sự biến thiên theo thời gian của từ
thông φ. Điện trở thể hiện mối quan hệ giữa điện áp và dòng điện theo công thức dv  Rdi
, tụ điện thể hiện mối quan hệ giữa điện tích và điện áp – cụ thể là dq  Cdv , và tƣơng tự

nhƣ vậy, cuộn cảm cho biết mối quan hệ giữa từ thông và dòng điện d  Ldi . [1]
Không khó để nhận ra rằng ta có 4 sự biến thiên trong mạch điện cơ bản, vậy thì tối
đa ta sẽ có 6 cặp quan hệ giữa các đại lƣợng này. Tuy nhiên, hiện tại, ta mới chỉ tìm ra 5
trong số 6 cặp quan hệ. (Hình 1.1).[1]

10


Hình 1.1: Ba phần tử cơ bản biển diễn mối quan hệ của 4 sự biến thiên trong mạch
điện
Nhận ra đƣợc điều này, Giáo sƣ Leon Chua đã so sánh cách xác định các phần tử
mạch điện cơ bản với lý thuyết Aristotle của vật chất. Thuyết Aristotle nói rằng tất cả vật
chất đều hình thành dựa trên 4 thành phần (đất, nƣớc, không khí và lửa). Và từng thành
phần này tƣợng trƣng cho 2 trong 4 tính chất cơ bản (ẩm ƣớt, khô khan, nóng và lạnh ) –
Hình 1.2. [1]

Hình 1.2: Thuyết Aristotle của vật chất
Giáo sƣ Leon Chua đã nhìn ra sự tƣơng đồng giữa các thành phần trong tự nhiên này
với sự biến thiên trong mạch điện. Vào năm 1971, Giáo sƣ Leon Chua đã đề xuất rằng
nên có phần tử cơ bản thứ 4 để biểu diễn mối quan hệ giữa điện tích và từ thông, đồng
thời hoàn thành sơ đồ nhƣ hình 1.3. [1]

11


Hình 1.3: Mối quan hệ giữa những sự biến thiên trong mạch điện cơ bản và 4 phần
tử mạch điện cơ bản
Giáo sƣ Leon Chua gọi nó là “memristor”, viết tắt của “memory resitor – điện trở
nhớ”. Điện trở nhớ có điện kháng là M và nó biểu diễn cho mối quan hệ giữa điện tích và
từ thông d  Mdq .[1]

1.2 Định nghĩa về điện trở nhớ
Điện trở nhớ đƣợc định nghĩa là một phần tử mạch điện có 2 đầu và là phần tử có từ
thông φ giữa 2 đầu là một hàm của lƣợng điện tích q chảy qua nó [2]. Hay nói một cách
ngắn gọn hơn, điện trở nhớ là một phần tử thụ động biểu diễn mối quan hệ giữa điện tích
và từ thông. Điện trở nhớ không phải là một phần tử lƣu trữ năng lƣợng. Kí hiệu của điện
trở nhớ đƣợc thể hiện ở hình 1.4 [2]

Hình 1.4: Kí hiệu của điện trở nhớ
Dựa vào đại lƣợng điều khiển mà điện trở nhớ đƣợc chia làm 2 loại:
12


+ Điện trở nhớ điều khiển bằng điện tích
+ Điện trở nhớ điều khiển bằng từ thông
Điện trở nhớ điều khiển bằng điện tích q: Đại lƣợng chịu tác động từ bên ngoài là
điện tích q và từ thông φ sẽ thay đổi theo một hàm của điện tích q.[1]
  f (q)
Đạo hàm 2 vế công thức (Eqn 1.1) ta đƣợc:

(1.1)

(1.2)
d df (q) dq

dt
dq dt
Trong khi sự biến thiên từ thông theo thời gian đƣợc biểu diễn bởi điện áp,
v(t) 

d

, nên
dt
v(t)  M (q)i(t)

(1.3)

Với:
M (q) 

df (q)
dq

(1.4)
M(q) đƣợc gọi là điện kháng của điện trở nhớ có đơn vị là Ω (Ohm). Trở kháng của
điện trở nhớ đƣợc xác định là mối quan hệ tuyến tính giữa dòng điện và điện áp chỉ khi
điện tích q không đổi. Do đó, nếu điện kháng M của điện trở nhớ là hằng số thì điện trở
nhớ đƣợc coi nhƣ một điện trở thông thƣờng.
Điện trở nhớ điều khiển bằng từ thông : Đại lƣợng chịu tác động từ bên ngoài là
từ thông φ và điện tích q sẽ thay đổi theo một hàm của từ thông φ.[1]
q  f ( )

(1.5)

Đạo hàm 2 vế công thức (Eqn 1.5) ta đƣợc:

dq df ( ) d

dt
d dt

(1.6)

Sự biến thiên từ thông theo thời gian đƣợc biểu diễn bởi dòng điện, i (t) 

dq
, nên ta
dt

có:

i(t)  W( )v(t)

( 1.7)
13


Với:
W( ) 

df ( )
d

(1.8)

W(φ) đƣợc gọi là điện dẫn của điện trở nhớ và có đơn vị S (Siemens).
1.3 Điện kháng của điện trở nhớ
Điện kháng là một tính chất của điện trở nhớ [3]. Khi lƣợng điện tích chảy theo 1
hƣớng trong mạch điện, điện kháng của điện trở nhớ tăng lên và giảm đi khi điện tích
chảy theo hƣớng ngƣợc lại trong mạch điện. Nếu điện áp giữa 2 đầu điện trở nhớ tắt đi,
tức là không tồn tại dòng điện tích trong mạch, thì điện trở nhớ sẽ lƣu lại giá trị điện

kháng cuối cùng mà nó có. Khi dòng điện tích xuất hiện trở lại, điện kháng sẽ là giá trị ở
lần cuối cùng nó hoạt động. Chính nhớ khả năng lƣu lại giá trị điện kháng khi không hoạt
động nên nó có tên là điện trở nhớ.
1.4 Đặc tính của điện trở nhớ
1.4.1 Đƣờng đặc tính – q của điện trở nhớ
Đƣờng đặc tính φ – q là một đƣờng tăng đơn điệu và điện kháng M(q) của điện trở
nhớ là độ dốc của đƣờng đặc tính đó. Theo điều kiện thụ động của điện trở nhớ, một điện
trở nhớ là thụ động khi và chỉ khi điện kháng M(q) là không âm [5]. Khi M(q) ≥ 0 năng
lƣợng tiêu hao tức thời của điện trở nhớ là p(i) = M(q)(i(t))2 là luôn dƣơng và vì thế điện
trở nhớ là một phần tử thụ động [6].

Hình 1.5: Đường đặc tính φ-q của điện trở nhớ
1.4.2 Đƣờng đặc tính i-v của điện trở nhớ
Một dấu hiệu quan trọng của điện trở nhớ là đƣờng đặc tính dòng điện – điện áp
“hình số 8”. Cấp cho điện trở nhớ một tín hiệu tuần hoàn, khi điện áp bằng không thì
14


dòng điện cũng bằng không và ngƣợc lại. Do đó, cả điện áp và dòng điện đều có thời
điểm qua không trùng nhau. Nếu bất kì thiết bị nào có đƣờng đặc tính dòng điện – điện áp
hình số 8 thì đó là một điện trở nhớ hoặc một thiết bị có tính chất của điện trở nhớ. Một
dấu hiệu khác của điện trở nhớ là đƣờng cong “ hình số 8 ” bị co lại khi tăng tần số (Hình
1.6 ) [1]. Và khi tăng tần số tới vô cùng, điện trở nhớ sẽ có đặc tính nhƣ một điện trở
thông thƣờng.

Hình 1.6: Đường cong hình số 8 và sự co lại của đường đặc tính khi tăng tần số
1.5 Lịch sử phát triển [7]
Câu chuyện về điện trở nhớ thực sự là một cuốn sách lịch sử. Giáo sƣ Leon Chua ,
hiện là Ủy viên tại Hiệp hội Kỹ sƣ điện-điện tử quốc tế (IEEE), đƣa ra dự đoán về sự xuất
hiện của điện trở nhớ khi ông vừa mới nhận chức danh giáo sƣ tại Đại học Berkeley. Ông

đã chiến đấu trong nhiều năm để chống lại những gì mà ông cho là giới hạn của lý thuyết
mạch điện với các hệ thống tuyến tính. Ông tin rằng các hệ phi tuyến có nhiều tiềm năng
hơn so với hệ tuyến tính đã thống trị công nghệ điện tử cho tới ngày nay.[4]
Thậm trí trƣớc kia, Leon Chua đã có kết quả về đƣờng đặc tích i-v của điện trở nhớ,
tuy nhiên, rất nhiều nhà nghiên cứu cho đó chỉ là kết quả một hiện tƣợng lạ đƣợc tạo ra từ
phản ứng hóa học những vật liệu nhƣ polyme hay oxit kim loại hay thậm chí là một sự cố
điện nào đó trong thí nghiệm của ông.[4]

15


Năm 1971, Leon Chua đặt tiền đề cho phần tử mạch điện cơ bản thứ 4 có đặc tính là
mối quan hệ giữa điện tích và từ thông trong bài báo “Memristor –the missing circuit
element” công bố tại Hội nghị IEEE về Lý thuyết mạch điện.
Năm 1976, Leon Chua và học trò của ông là Sung Mo Kang công bố bài báo với đầu
đề là “Memristive Devices and Systems” tại chuyên đề của IEEE về Lý thuyết của điện
trở nhớ và các hệ thống có tính chất của điện trở nhớ bao gồm đƣờng đặc tính i-v hình số
8 hay còn gọi là đƣờng cong Lissajous.
Năm 1986, Robert Johnson và Standford Ovshinsky nhận đƣợc bằng sáng chế
4597162 mô tả về việc sản xuất dãy chuyển mạch điện trở dựa trên các vật liệu thay đổi
pha. Và những nghiên cứu về sử dụng kiến trúc xà ngang là một bƣớc tiến lớn trong việc
chế tạo điện trở nhớ.
Năm 1990, S.Thakoor, A.Moopenn, T.Daud và A.P.Thakoor công bố bài báo với
tiêu đề “Solid-state thin-film memristor for electronic neural networks” trên tạp chí
Applied Physics – Vật lý ứng dụng. Bài báo đề cập tới một thiết bị có trở kháng thay đổi
đƣợc bằng khả năng lập trình sử dụng vật liệu Vonfram nhƣng không rõ là liệu rằng thiết
bị này có liên quan gì tới điện trở nhớ của Giáo sƣ Leon Chua hay không. Bên cạnh đó,
các tài liệu tham khảo đƣợc trích dẫn trong bài viết này không bao gồm bất kỳ bài báo nào
của Leon Chua về điện trở nhớ, vì vậy đây có thể coi là một sự trùng hợp ngẫu nhiên.
Năm 1993 Katsuhiro Nichogi, Akira Taomoto, Shiro Asakawa, Kunio Yoshida của

Viện nghiên cứu Matsushita nhận đƣợc bằng sáng chế 5223750 mô tả một bộ não nhân
tạo đƣợc hình thành bằng cách sử dụng các thiết bị chuyển mạch điện trở màng mỏng hữu
cơ có 2 đầu. Thiết bị này có một số tính chất tƣơng tự nhƣ điện trở nhớ nhƣng lại thấy đề
cập cụ thể tới cách điện trở nhớ đƣợc thực hiện.
Năm 1994 F.A.Bout và A.K.Rajagopal công bố trên tạp chí Applied Physics bài báo
“Binary information storage at zero bias in quantum-well diodes”. Bài báo chứng minh sự
tồn tại của điện trở nhớ với đƣờng đặc tính i-v hình số 8 trong các điốt quantum-well
AIAs/GaAs/AIAs với thiết kế đặc biệt.
Năm 1998:
+ Ngày 02/06/1998: Michael Kozicki và William West nhận bằng sáng chế 5761115
mô tả về Tế bào kim loại lập trình đƣợc. Tế bào này có một chất dẫn ion giữa hai hoặc
nhiều điện cực. Trở kháng hoặc điện dung có thể lập trình đƣợc thông qua nó để tăng
hoặc giảm mật độ ion.
+ Ngày 03/06/1998: Bhagwat Swaroop, William West, Gregory Martinez, Michael
Kozicki và Lex Akers công bố bài báo “Programmable Current Mode Hebbian Learning
16


Neural Network Using Programmable Metallization Cell” tại chuyên đề của IEEE về các
hệ thống và mạch điện, giải thích về độ phức tạp của các tế bào thần kinh có thể đƣợc
giảm thiểu bằng cách sử dụng thiết bị điện trở có thể lập trình đƣợc.
+ Ngày 12/06/1998: James Heath, Philip Kuekes, Gregory Snider và Stan William
tại phòng thí nghiệm HP, đã công bố bài báo khoa học “A Defect-Tolerant Computer
Architecture: Opportunities for Nanotechnology”. Bài báo đề cập khả năng chế tạo phần
tử cấu hình đƣợc có thể thực hiện trên cấu hình xà ngang.
Năm 2000 Shangqing Liu, NaiJuan Wu, Xin Chen và Alex Ignative là các nhà
nghiên cứu tại Trung tâm chân không tại Đại học Houston, công bố kết quả về bộ nhớ
không bay hơi tại hội nghị diễn ra tại San Diego, California vào tháng 11. Bài báo có tên
“A New Concept for Non-Volatile Memory: The Electric Pulse Induced Resistive Change
Effect in Colossal Magnetoresistive Thin Films”. Đây đƣợc coi là nhận thức đầu tiên về

tầm quan trọng của oxit 2 lớp để đạt đƣợc tỉ lệ trở kháng từ cao xuống thấp. Dữ liệu đƣợc
cung cấp mang tính chất của đƣờng cong Lissajous.
Năm 2005:
+ Ngày 22/03/2005 Darrell Rinerson, Christophe Chevallier, Steven Longcor,
Wayne Kinney, Edmond Ward và Steve Kou-Ren Hsia nhận bằng sáng chế 6870755 về
khả năng đảo ngƣợc trở kháng dựa trên oxit kim loại.
+ Ngày 01/11/2005 Zhida Lan, Colin Bill và Michael A.VanBuskirk nhận bằng sáng
chế 6960783 về tế bào nhớ thay đổi trở kháng đƣợc hình thành từ một lớp vật liệu hữu cơ
và một lớp oxit kim loại. Đƣờng đặc tính i-v tƣơng tự với điện trở nhớ.
Năm 2006 Stanford Ovshinsky nhận bằng sáng chế 6999953 về hệ thống tế bào thần
kinh dựa trên vật liệu thay đổi pha sử dụng chuyển mạch điện trở 2 đầu.
Năm 2007:
+ 27/02/2007 Vladimir Bulovic, Aaron Mandell và Andrew Perlman nhận bằng sáng
chế 7183141 về phƣơng pháp lập trình các bộ chuyển mạch điện trở 2 đầu phức tạp hoạt
động nhƣ cầu chì.
+ 10/04/2007 Gregory Snider tại phòng thí nghiệm HP nhận bằng sáng chế 7203789
mô tả về cách triển khai các bộ chuyển mạch điện trở 2 đầu tƣơng tự nhƣ điện trở nhớ
trong kiến trúc máy tính có khả năng tái cấu trúc.
+ 10/08/2007 Gregory Snider tiếp tục công bố bài báo “Self-organized computation
with unreliable, memristive nanodevices” trên tạp chí Công nghệ Nano, thảo luận về các
17


thiết bị nano có tính chất của điện trở nhớ rất hữu ích trong việc nhận dang mô hình và
cấu trúc mạch có khả năng tái cấu trúc.
+ 27/11/2008 Blaise Mouttet-sinh viên tốt nghiệp tại Đại học Geogre Mason, nhận
bằng sáng chế 7302513 mô tả về việc sử dụng vật liệu chuyển mạch điện trở 2 đầu trong
xử lý tín hiệu, các hệ điều khiển, truyền thông và nhận dạng mô hình.
Năm 2008
+ 15/04/2008 Greg Snider nhận bằng sáng chế 7359888 về mạng nơ-ron đƣợc hình

thành từ mảng các phần tử chuyển mạch điện trở với kích thƣớc nano xếp theo kiểu xà
ngang.
+ 01/05/2008 Dmitri Strukov, Gregory Snider, Duncan Stewart và Stan Williams tại
phòng thí nghiệm HP công bố bài báo “The missing memristor found” xác nhận mối liên
kết giữa các bộ chuyển mạch điện trở 2 đầu đƣợc tìm thấy trong các hệ thống nano với
điện trở nhớ của Leon Chua.
+ 05/06/2008 Blaise Mouttet, sinh viên tốt nghiệp tại Đại học Geogre Mason, trình
bày bài báo “Logicless Computational Architectures with Nanoscale Crossbar Arrays” mô
tả vê kiến trúc máy tính analog sử dụng vật liệu chuyển mạch điện trở 2 đầu tƣơng tự nhƣ
điện trở nhớ tại hội nghị Công nghệ Nano NSTI 2008.
+ 07/07/2008 Victor Erokhin và M.P.Fontana tuyên bố đã phát triển điện trở nhớ ở
dang polyme trƣớc điện trở nhớ đi-oxit của nhóm Stan Williams trong bài báo
“Electrochemically controlled polymeric device: a memristor (and more) found two years
ago”
+ 15/07/2008 J.Joshua Yang, Matthew D.Pickett, Xuema Li, Douglas A.A.Ohlberg,
Duncan R. Stewart and R.Stanley Williams công bố bài báo tại Công nghệ Nano
“Memristive switching mechanism for metal/oxide/metal nano-devices” giải thích về các
bộ chuyển mạch có tính chất của điện trở nhớ và cơ cấu trong công nghệ nano.
+ 26/08/2008 Stefanovich Genrikh, Choong-rae Cho, In-kyeong Yoo, Eun-hong
Lee, Sung-il Cho và Chang-wook Moon nhận bằng sáng chế 7417271 tuyên bố rằng các
bộ chuyển mạch điện trở 2 đầu làm từ oxit 2 lớp có tính chất của điện trở nhớ.
+ 16/09/2008 Blaise Mouttet, sinh viên tốt nghiệp Đại học George Mason giới thiệu
về vấn đề “Proposal for Memristors in Signal Processing” tại Hội nghị công nghệ nano tại
Boston.

18


+ 28/10/2008 Duncan Stewart, Patricia Beck và Doug Ohlberg là các nhà nghiên
cứu tại phòng thí nghiệm HP nhận bằng sáng chế 7443711 về bộ chuyển mạch điện trở 2

đầu kích thƣớc nano điều chỉnh đƣợc.
+ 04/11/2008 Blaise Mouttet tiếp tục nhận bằng sáng chế 7447828 về việc sử dụng
vật liệu chuyển mạch điện trở 2 đầu vào xử lý tín hiệu thích nghi.
+ 21/11/2008 Leon Chua, Stan Williams, Greg Snider, Rainer Waser, Wolfgang
Porod, Massimilliano Di Ventra và Blaise Mouttet phát biểu tại Hội nghị về điện trở nhớ
và các hệ thống có tính chất của điện trở nhớ tại UC Berkeley để thảo luận về các lý
thuyết cơ bản của điện trở nhớ và hệ thống mang tính chất của điện trở nhớ của Leon
Chua và Sung Mo Kang và những hứa hẹn của điện trở nhớ trong RRAM và kiến trúc
điện tử neuromorphic.
+ 02/12/2008 Blaise Mouttet tiếp tục nhận bằng sáng chế 7459933 về việc sử dụng
điện trở nhớ cho xử lý ảnh và nhận dạng hệ thống.
Năm 2009 các nhà nghiên cứu tại Viện nghiên cứu quốc gia Mỹ về tiêu chuẩn và
công nghệ (NIST) đã tạo ra bộ nhớ có khả năng uốn cong và tiêu thụ năng lƣợng thấp, nó
nhớ đƣợc lƣợng dòng điện chảy qua nó. Điện trở nhớ linh hoạt có khả năng sẽ đƣợc sử
dụng trong các cảm biến dùng một lần và trong các ứng dụng y tế cần tới trí nhớ dài hạn
và ngắn hạn.
Năm 2010 các nhà nghiên cứu đã cố gắng trong nhiều năm để đƣa ra cơ chế mà các
mô sống có thể tƣơng tác với các thiết bị điện tử, điều đó nâng cao đáng kể về tính tƣơng
thích giữa con ngƣời và mạch điện. Các nhà khoa học tại Đại học North Carolina State
thông báo rằng họ đã tạo ra các điện cực bằng hợp kim của Indium và Gallium.
Sau gần 50 năm phát triển, chúng ta đang tiến rất gần tới việc chế tạo và thƣơng mại
hóa điện trở nhớ. Tốc độ phát triển nhanh cùng với sự tham gia của ngày càng nhiều các
nhà nghiên cứu, điện trở nhớ sẽ sớm đƣợc đƣa vào các sản phẩm công nghệ tiên tiến trên
thế giới.
1.6 Cấu tạo và cơ chế hoạt động
1.6.1 Đóng góp của phòng thí nghiệm HP[4]
Mặc dù điện trở nhớ đƣợc đƣa ra đầu tiên bởi Giáo sƣ Leon Chua, nhƣng thật tiếc
rằng cả ông và công đồng khoa học kỹ thuật đều đã không thể tìm ra cấu trúc vật lý tƣơng
ứng với biểu thức toán học của ông tại thời điểm đó.
Sau 37 năm, cuối cùng, nhóm các nhà khoa học tại phòng thí nghiệm HP đã chế tạo

thành công một điện trở nhớ có thể làm việc thực sự và đóng góp thêm một phần tử cơ
19


bản cho lý thuyết mạch điện cùng với các phần tử đã quá quen thuộc với chúng ta là tụ
điện, điện trở và cuộc cảm.
Mối quan tâm về điện trở nhớ đã đƣợc khơi dậy vào năm 2008 khi mà một phiên
bản thử nghiệm ở trạng thái rắn đƣợc đƣa ra bởi R.Stanley Williams. Các nhà nghiên cứu
tại phòng thí nghiệm HP tạo ra điện trở nhớ khi họ đang cố gắng phát triển các phần tử
chuyển mạch có kích thƣớc phân tử trên cấu trúc Teramac (tera operation per second
multiarchitecture computer – hàng tỉ thao tác trên 2 máy tính đa cấu trúc). Cấu trúc
Teramac là cấu trúc xà ngang, nhờ vào tính đơn giản, thích nghi tốt và khả năng dự phòng
của nó mà cấu trúc này trở thành tiêu chuẩn cho các mạch có kích cỡ nano.
Điện trở nhớ của đội HP thiết kế bao gồm 2 bộ dây vuông đặt vuông góc với nhau,
mỗi bộ chứa 21 dây rộng 40nm song song nhau, tạo thành cấu trúc xà ngang. Bộ dây này
có đƣợc là nhờ vào kĩ thuật khắc nano tiên tiên ngày nay. Một lớp bán dẫn Titan dioxit
(TiO2) dày 20nm đƣợc kẹp giữa các dây nano ngang và dọc, tạo thành một điện trở nhớ
tại giao điểm của mỗi cặp dây. Tồn tại một dãy các transistor hiệu ứng trƣờng (FET) bao
quanh mảng điện trở nhớ. Các điện trở nhớ và transistor đƣợc liên kết với nhau thông qua
các đƣờng dây kim loại.
Cấu trúc xà ngang là một dãy các đƣờng vuông góc với nhau. Bất kì chỗ nào có 2
dây đi qua đều đƣợc kết nối bởi phần tử chuyển mạch. Để nối một dây chạy ngang với
một dây chạy dọc tại bất kì điểm nào trên lƣới, ta phải đặt các phần tử chuyển mạch giữa
chúng. Lƣu ý rằng cấu trúc xà ngang về cơ bản là một hệ thông lƣu trữ dữ liệu, khi mở
phần tử chuyển mạch tƣơng ứng với mức 0 và khi đóng phần tử chuyển mạch tƣơng ứng
với mức 1. Nhờ vào tính đơn giản của chúng mà cấu trúc xà ngang có mật độ các phần tử
chuyển mạch cao hơn nhiều so với các mạch tích hợp dựa trên transistor.
Stanley Williams đã tìm ra điện trở nhớ lý tƣởng trên vật liệu Titan dioxit (TiO2).
Trong TiO2, các tạp chất không ở vị trí cố định trong môi trƣờng điện trƣờng cao, chúng
có xu hƣớng di chuyển theo hƣớng của dòng điện. Các nguyên tử TiO2 là các ion tích

điện âm và có điện trƣờng rất lớn. Điều này cho phép các ion Oxi di chuyển và thay đổi
độ dẫn điện của vật liệu. Đó là nguyên tắc cơ bản để tạo ra điện trở nhớ.
Các nhà nghiên cứu sau đó kẹp 2 lớp TiO2 mỏng vào giữa 2 điện cực dày 5nm. Một
dòng điện nhớ đặt lên 2 điện cực cũng đủ để thực hiện chức năng của điện trở nhớ, đó là
các nguyên tử di chuyển xung quanh và nhanh chóng chuyển đổi vật liệu từ đang dẫn điện
sang cản trở dòng điện. Khi đặt một điện trƣờng vào 2 điện cực, các lỗ trống Oxi sẽ trôi
qua ranh giới giữa các lớp trở kháng cao và trở kháng thấp. Do đó mà trở kháng của toàn
bộ tấm màng TiO2 phụ thuộc vào việc có bao nhiêu điện tích đi qua nó theo một hƣớng
cụ thể.
20


Trong quá trình hoạt động, điện trở nhớ tiêu hao ít năng lƣợng và chỉ phát ra một
lƣợng nhiệt rất nhỏ và khi chúng đƣợc tắt đi, các nguyên tử Oxi sẽ giữ nguyên vị trí, trạng
thái của điện trở nhớ đƣợc giữa nguyên và vì thế mà nó đƣợc dùng để lƣu trữ dữ liệu.
Ngày 30/04/2008, các nhà nghiên cứu tại phòng thí nghiệm HP tự hào tuyên bố về
mẫu thử nghiệm điện trở nhớ của họ.
1.6.2 Hình dạng của điện trở nhớ [4]
Điện trở nhớ do phòng thí nghiệm HP chế tạo là những mạch điện kiểu xà ngang
chứa một mạng tinh thể của 40 đƣờng dây platin rộng 50nm và dày 2-3nm. Lớp trên và
lớp dƣới đƣợc phân cách nhau bởi phần tử chuyển mạch có độ dày khoảng 3-30nm. Các
phần tử chuyển mạch bao gồm 2 phần bằng nhau của TiO2. Một nửa kết nối với lớp dƣới
của tấm xà ngang và nửa còn lại nằm trong khoảng giữa của 2 lớp TiO2. Toàn bộ mạch và
cơ cấu không thể nhìn thấy bằng mắt thƣờng mà phải sử dụng kính hiển vị để quét. (Hình
1.7, Hình 1.8).

Hình 1.7: Cấu trúc xà ngang của điện trở nhớ

ngang chụp bằng kính hiển vi STM (Scanning Tunneling
Microscope)

21


1.6.3 Hoạt động của điện trở nhớ [4]
Hoạt động của điện trở nhớ có thể đƣợc mô tả lại trong 3 bƣớc. Bƣớc thứ nhất là đặt
một điện áp hoặc dòng điện lên điện trở nhớ. Bƣớc thứ hai là thời gian để dòng điện chảy
qua khoảng trống của cấu trúc xà ngang và các khối lập phƣơng Titanium biến đối từ một
vật liệu bán dẫn sang dẫn. Và bƣớc cuối cùng là bộ nhớ thực của khối lập phƣơng đƣợc
ổn định để tƣơng ứng với dữ liệu cần lƣu trữ.
Bƣớc thứ nhất
Nhƣ đã giải thích ở trên, mỗi vùng trống sẽ kết nối với 2 sợi dây Platin chứa hỗn
hợp của hai lớp TiO2. Ở trạng thái ban đầu, hỗn hợp chứa một nửa là chất dẫn điện, một
nửa là chất bán dẫn. 2 sợi dây đƣợc nối ra ngoài để cấp điện áp dƣơng hoặc âm. Với điện
áp dƣơng, hiệu điện thế sẽ tạo ra một điện trƣờng để các lỗ trống dƣơng di chuyển xuống
(Hình 1.8) dẫn tới khóa phần tử chuyển mạch và thông mạch. Với điện áp âm, các lỗ
trống di chuyển theo hƣớng ngƣợc lại và làm cho phần tử chuyển mạch mở ra và hở
mạch. Lƣu ý rằng, khi đƣợc cấp nguồn, điện trở nhớ có thể làm hở mạch hoàn toàn giữa
các sợi dây, tuy nhiên lại không thể dẫn hoàn toàn đƣợc do vật liệu vẫn còn tính chất của
chất bán dẫn.

Hình 1.8: Điện trở nhớ ở các trạng thái: (a) Ban đầu, (b) Đặt điện áp dương, (c)
Đặt điện áp âm

22


Bƣớc thứ hai
Bƣớc thứ hai là một quá trình diễn ra ở cấp độ nguyên tử và không thể quan sát
đƣợc bằng bất kỳ thiết bị hay công cụ nào. Nó liên quan tới quá trình các nguyên tử di
chuyển các khoảng trống của vật liệu đƣợc tạo ra từ TiO2 để dẫn tới hiện tƣợng đóng

hoặc mở phần tử chuyển mạch. Ở trạng thái ban đầu, các khoảng trống đƣợc trung hòa,
tức là vật liệu bao gồm một nửa là TiO2 nguyên chất và một nửa là TiO2 thiếu oxi TiO2-x
(ở trạng thái ban đầu x = 0.05). Khi đặt một điện áp dƣơng, dƣới tác động của điện
trƣờng, vùng TiO2-x sẽ đẩy vùng TiO2 hẹp lại, dẫn tới trở kháng tại những khoảng trống
của vật liệu giảm mạnh và vật liệu có tính dẫn cao hơn dẫn tới dòng điện tăng lên. Ngƣợc
lại, khi đặt điện áp âm, vùng TiO2-x bị co lại và vùng TiO2 nguyên chất tăng lên dẫn tới
trở kháng tăng lên và dòng điện trong mạch giảm đi. Khi dòng điện tăng lên, phần tử
chuyển mạch đƣợc coi nhƣ thông và dữ liệu ở mức nhị phân là ở mức cao (High - 1) và
khi dòng điện giảm đi, dữ liệu đƣợc coi là mức thấp (LOW - 0).
Bƣớc thứ ba
Bƣớc thứ ba này tập trung vào giải thích về cách lƣu trữ dữ liệu của điện trở nhớ.
Trong những bƣớc trƣớc, ta đã chỉ ra rằng điện kháng của điện trở nhớ là một điện trở có
thể lƣu trữ đƣợc dòng điện đi qua nó. Khi không cấp nguồn nữa, vùng TiO2-x vấn giữ
nguyên vị trí cuối cùng của nó trƣớc khi ngắt điện. Điều đó có nghĩa là giá trị điện trở của
khoảng trống trong vật liệu sẽ giữ nguyên cho tới khi điện áp đƣợc cấp trở lại. Và đó
chính là ý nghĩa của điện trở nhớ. Và khi đọc dữ liệu, với một điện áp không đáng kể thì
nó không làm ảnh hƣớng tới sự chuyển động của các phân tử trong khoảng trống của vật
liệu và từ đó cho phép trạng thái của điện trở nhớ đƣợc dữ nguyên và coi đó nhƣ dữ liệu.
Điều này có nghĩa là điện trở nhớ trong thực tế lƣu trữ dữ liệu ở dạng vật lý thay vì logic
nhƣ những bộ nhớ thông thƣờng.
Nếu ta muốn có một phần tử điện trở nhớ hoạt động ngƣợc lại, tức là khi đặt điện áp
dƣơng thì hở mạch và đặt điện áp âm thì thông mạch, ta chỉ cần xếp lớp TiO2 ở phía trên
lớp TiO2-x. Ở trạng thái ban đầu, điện trở nhớ chỉ chứa các phần tử chuyển mạch đang ở
trạng thái hở và không có dữ liệu bên trong. Nhƣng khi bắt đầu đóng các phần tử chuyển
mạch, ta có thể lƣu trữ một lƣợng lơn thông tin một cách gọn gàng và hiệu quả.
1.7 Quá trình chế tạo điện trở nhớ [8]
Trong quá trình này, chúng ta sẽ đi chế tạo một phần tử giống nhƣ hình 1.9. Quá
trình chế tạo này đƣợc dựa trên những kỹ thuật chế tạo chuẩn để chứng tỏ rằng công nghệ
chế tạo hiện nay hoàn toàn có thể chế tạo đƣợc những điện trở nhớ nhƣ vây. Tuy nhiên,
có một vài bƣớc chế tạo vẫn chƣa đƣợc tối ƣu cho quá trình sản xuất hang loạt và đang là

định hƣớng nghiên cứu.
23


Hình 1.9: Cấu trúc điện trở nhớ được đưa ra bởi S.Williams và nhóm nghiên cứu
của ông tại phòng thí nghiệm HP
1.7.1 Lựa chọn lớp đế và làm sạch lớp đế
Quá trình chế tạo bắt đầu bằng việc chọn lớp đế thích hợp. Trong trƣờng hợp này,
lớp đế chỉ mang nhiệm vụ hỗ trợ. Do kỹ thuật chế tạo những tấm silicon trong công nghệ
chế tạo CMOS đã vƣợt xa so với những vật liệu nên việc sử dụng một tấm silicon làm lớp
đế cho điện trở nhớ là hoàn toàn hợp lý. Tuy nhiên, những vật liệu khác cũng đang trong
quá trình nghiên cứu để tìm ra đƣợc vật liệu phù hợp nhất. Một tấm silicon đƣợc dùng có
đƣờng kính 50mm và độ dày 525µm.(Hình 1.10a).

Hình 1.10: (a) Tấm silicon với đường kính 50mm được dùng làm đế; (b) Tấm silicon
được ngâm trong dung dịch hỗn hợp H2O:HF với tỉ lệ 50:1.
Những tấm silicon đƣợc vệ sinh bằng cách ngâm trong dung dịch hỗn axit
Hydrofluoric pha loãng trong nƣớc chƣng cất theo tỉ lệ 50:1, trong khoảng 10 giây tới 2
phút để đảm bảo những tấm silicon không chứa bất kỳ yếu tố nào ảnh hƣớng đến kết quả
chế tạo.
24


1.7.2 Hình thành điện cực dƣới
Trong khi tìm cách giảm chi phí chế tạo, cả 2 điện cực trên và dƣới của điện trở nhớ
đƣợc làm từ Vonfram (W) sẽ tốt hơn là Platin (Pt) nhƣ phòng thí nghiệm HP đề xuất. Mục
đích của việc sử dụng Vonfram là do nó có đặc tính làm việc tƣơng tự với Platin đối với
Titan (4.32-5.22 đối với Vonfram và 5.12-5.93 đối với Platin) trong khi lại giảm đƣợc giá
thành vật liệu.
Điện cực dƣới chứa một lớp Vonfram có độ dày 10-7m. Lớp này đƣợc cô đọng lại

trên toàn bộ tấm silicon bằng kỹ thuật phún xạ điện tích bằng điện áp xoay chiều ở tần số
cao (RF magnetron sputtering). Độ dạy của lớp Vonfram đƣợc điều khiển theo thời gian
cô đọng cùng với đặc tính đã biết về tốc độ cô đọng của vật liệu dƣới áp suất 5x103
mmHg, nhiệt độ 19oC và năng lƣợng của nguồn cấp là 100W.
1.7.3 Phủ cứng điện cực dƣới
Để hoàn thiện điện cực dƣới của điện trở nhớ, ta cần thêm một bƣớc phủ cứng với ý
tƣởng là không vật liệu nào phủ trên lớp điện cực trong các bƣớc chế tạo tiếp theo đƣợc
nối với điện cực. Nhƣ đã đề cập ở trên, bƣớc này làm cho việc sản xuất hàng loạt điện trở
nhớ gặp nhiều khó khăn mà chỉ làm cho quá trình thử nghiệm một sản phẩn mẫu trở nên
dễ dàng và có kết quả gần với lý thuyết hơn.
Lớp phủ cứng của điện trở nhớ đƣợc thực hiện bằng cách bảo phủ một phần của tấm
silicon và điện cực dƣới với phần nhỏ hơn của một tấm silicon khác. Phần đƣợc phủ cứng
của tấm silicon đƣợc gắn vào lớp đế trƣớc khi bắt đầu triển khai các bƣớc tiếp theo.

Hình 1.11: Một phần của tấm silicon được dùng để phủ cứng điện cực dưới bằng
Vonfram để tránh những vật liệu khác cô đọng trên mặt trong của điện cực.

25