KIẾN TRÚC bộ NHỚ máy VI TÍNH

CHƯƠNG VI. KIẾN TRÚC BỘ NHỚ MÁY VI TÍNH
I. Các khái niệm chung
Một trong các hoạt động cơ bản của máy tính là lưu trữ dữ liệu dạng nhị
phân. Các dữ liệu này là các chương trình hoặc số liệu mà Vi xử lý đưa ra hoặc đọc
vào tuỳ theo yêu cầu. Bộ nhớ là các thiết bị để thực hiện nhiệm vụ lưu trữ dữ liệu
của máy vi tính.
Mỗi ô nhớ được xác định bởi một địa chỉ. Thông thường mỗi ô nhớ có dung
lượng là 1 byte. Các byte được ghép thành từ. Những máy 16 bit số liệu thì tổ chức
2 byte/từ, còn các máy 32 bit số liệu thì độ dài từ gấp đôi (4 byte/từ).
I.1. Trật tự các byte trong từ.
Có thể là từ phải sang trái (vi xử lý họ Intel) hoặc ngược lại từ trái sang phải
(vi xử lý họ Motorola). Trường hợp dữ liệu lưu giữ là số nguyên thì hai cách sắp
xếp trên không có trở ngại gì. Nhưng khi dữ liệu bao gồm cả số nguyên và cả xâu
ký tự ... thì có vấn đề.
Xâu kết thúc bằng các byte 0 ở cuối để điền kín chỗ trống của từ, còn số
nguyên thì được thêm vào các byte ở phần có trọng số cao hơn. Do vậy nếu dịch
cách sắp xếp nọ sang cách kia của xâu giống như của số nguyên thì sẽ bị nhầm.
I.2. Mã phát hiện lỗi và sửa sai.
Số các vị trí bit khác nhau trong hai từ gọi là khoảng cách Hamming. Ví dụ,
trong hai từ:
10001001 và 10110001 có khoảng cách Hammming bằng
3.
Để sửa sai, bên cạnh m số bit số liệu của từ, người ta thêm vào r bit dư
(redundant bits) và chiều dài tổng của từ là n :
n=m+r
Để phát hiện d bit lỗi đơn, cần dùng mã có khoảng cách d+1. Tương tự, để
sửa lỗi d bit đơn, cần dùng mã có khoảng cách 2d+1. Ví dụ, dùng mã bit parity
thêm vào byte số liệu, mã này có khoảng cách bằng 2, dùng để phát hiện 1 bit sai,
nhưng không sửa được lỗi.
Trong truyền 1 khối ký tự, mỗi ký tự có một bit parity để kiểm tra. ở cuối
mỗi khối, ta truyền thêm một ký tự là parity của toàn thể bản tin, gọi là

longitudinal check (LRC). Phía thu sẽ tính LRC và so với LRC nhận được để kiểm
tra lỗi. Một phương pháp nữa để kiểm tra lỗi khi truyền số liệu là dùng CRC
(Cyclic redundance check), đó là một đa thức nhị phân dư thu được khi chia đa
thức các bit của bản tin cho một đa thức quy định.
Ví dụ mã sửa sai là mã có 4 từ dài 10 bit như sau:
0000000000,
0000011111,1111100000,1111111111. Mã này có khoảng cách
là 5, tức là nó có thể sửa được các lỗi kép. Ví dụ nếu ta nhận được từ 0000000111,
máy thu sẽ biết rằng từ đó phải là 0000011111 (nếu coi như không có nhiều hơn

Photocopyable

52


một lỗi kép). Nhưng nếu một lỗi ba xảy ra, biến 0000000000 thành 0000000111 thì
ta không sửa lỗi được.
Để sửa lỗi, người ta dùng thuật toán của Hamming.
I.3. Kiến trúc tổng thể của bộ nhớ. (h 6.1)
Xét một cách tổng thể, bộ nhớ của máy tính có kiến trúc theo cung bậc
(hierarchy) trải dài từ bộ nhớ ngoài đến bộ nhớ trong và cuối cùng là đến bộ nhớ
đệm (cache) trong và ngoài CPU.

Mass Memory
HDD, FDD, Tape, CD ROM

I/O
Processor

Main Memory

RAM

Internal Cache

External cache

Hình 6.1. Hieratchy của bộ nhớ trong máy vi tính.
I.4. Quản lý bộ nhớ (MMU, Memory Management Unit)
Công việc quản lý bộ nhớ của máy vi tính chủ yếu là do bộ vi xử lý đảm
nhiệm. Bên cạnh đó còn có DMAC (Direct Memory Access Controller) cũng tham
gia quản lý bộ nhớ trong việc truyền số liệu giữa controller ổ đĩa với bộ nhớ và làm
tươi bộ nhớ. Ở những máy có Cache Memory thì Cache Memory Controller thực
hiện các công việc truyền số liệu giữa Cache Memory và RAM.
Ở khu vực trung tâm của máy vi tính (bộ vi xử lý, ROM, RAM, các bus...),
thực chất của việc quản lý bộ nhớ là các thanh ghi của vi xử lý đưa ra các địa chỉ
của ô nhớ hoặc của cổng I/O qua bus địa chỉ, cùng các lệnh điều khiển/ trạng thái
khác và lệnh đọc vào/ viết ra các số liệu của các ô nhớ ấy. Các bộ phận bên ngoài
VXL sẽ giải mã các địa chỉ và các tín hiệu điều khiển/ trạng thái đó để trỏ vào các
byte/ từ/ từ kép... của bộ nhớ để thực hiện các thao tác tương ứng.

Photocopyable

53


Còn từ các ổ đĩa trở đi, việc quản lý bộ nhớ là thực hiện các lệnh của hệ điều
hành lên các file (có địa chỉ 3 chiều là C-H-S), cụ thể là truyền số liệu nhờ DMAC
giữa vùng đệm (buffer) của bộ điều khiển ổ đĩa với bộ nhớ RAM.
Các bộ vi xử lý Intel từ thế hệ 286 trở đi phân biệt hai mode địa chỉ: mode
địa chỉ thực (chỉ quản lý 20 bit địa chỉ vật lý của bộ nhớ) và mode địa chỉ bảo vệ

(quản lý tới 32 bit địa chỉ ảo nhờ các thanh ghi ẩn trong bộ vi xử lý).
Ở cấp dưới, tức cấp ngoại vi, như bộ điều khiển ổ đĩa, bộ điều khiển màn
hình, máy in... cũng có tổ chức bộ nhớ riêng của chúng để tiện cho việc cất giữ và
xử lý với các đặc thù riêng.
Các bộ nhớ RAM-ROM và các vùng nhớ của bộ nhớ ngoài (trên các ổ đĩa),
khác nhau về cách mã hoá các bit, cách tổ chức, do đó cả cách truy nhập cũng khác
nhau.
II. Tổ chức bộ nhớ của vi xử lý.
Bộ nhớ của vi xử lý có thể xem như bao gồm có bộ nhớ ROM và bộ nhớ
RAM. Bộ nhớ RAM của vi xử lý chính là các thanh ghi (thanh ghi chung, thanh
ghi chỉ số, thanh ghi đoạn, thanh ghi ngăn xếp, thanh ghi trạng thái, thanh ghi cờ,
các bộ đệm số liệu/ địa chỉ/ điều khiển...). Còn bộ nhớ RAM là bộ phận giải mã
lệnh để phát ra các vi lệnh.
Nhằm mục đích quản lý được số lượng địa chỉ nhớ (ảo) nhiều hơn số đường
địa chỉ của bộ vi xử lý và bảo vệ các vùng nhớ của các nhiệm vụ khác nhau (task)
và của hạt nhân (kernal) chống truy nhập không hợp pháp, các vi xử lý có các cách
tổ chức đặc biệt các thanh ghi địa chỉ (bộ phận phân trang, điều khiển đoạn của các
nhiệm vụ).
Các bộ vi xử lý từ thế hệ 486 trở đi còn có một bộ nhớ Cache Memory với
kích thước nhiều Kbyte để chứa mảng các lệnh và số liệu đang thường dùng lấy từ
bộ nhớ RAM, nhằm tăng tốc độ truy nhập.
Để tăng tốc độ tính toán các phép toán dấu chấm động, trong các bộ vi xử lý
từ 486 trở đi còn có bộ phận dấu chấm động (FPU, Floating Point Unit), bộ phận
này cũng có các thanh ghi FPU phục vụ riêng cho nó.
III. Tổ chức bộ nhớ trong của máy vi tính
Bộ nhớ trong của máy tính dùng để chứa chương trình và số liệu của phần
chương trình hạt nhân và các nhiệm vụ. Mỗi byte được gán cho một địa chỉ để
VXL và DMAC có thể truy nhập tới.
Bộ nhớ RAM ở những máy từ 386 trở đi có thể được tách riêng ra bộ nhớ
đệm (cache memory), là RAM tĩnh với thời gian truy nhập nhanh, có kích thước

dưới 1Mb được nối ngay vào bus nội bộ của máy tính sát ngay vi xử lý và được
điều khiển bởi Cache controller. Phần còn lại là DRAM, chậm hơn nhưng rẻ hơn
và có dung lượng lớn hơn. Hình 6.2 thể hiện sơ đồ khối bên trong một máy 386.

Photocopyable

54


Local
DRAM

80386DX
CPU

82315
Data
Buffer

80387DX
Coproces
sor

Local
DRAM

82386
System
Controller

82385DX
Cache
Controller

82384
ISA
Controller

Cache
SRAM

Local
DRAM

BIOS
EPROM

Industry standard architecture (ISA) PC/AT
expansion bus

Local CPU Bus ;
System address bus;

System control/ status bus
System data bus;
Peripheral bus.

Hình 6.2. Phần trung tâm máy tính AT 386
Trong sơ đồ: Vi xử lý là 80386, đồng xử lý toán là 80387, cache controller
82385 được nối trực tiếp với nhau thành một bus local. Các đường địa chỉ A2-A31

của 386 nối trực tiếp tới các đường cùng tên của 82385DX, các đường số liệu D0D31 của 386 được nối trực tiếp tới các đường số liệu cùng tên của 387DX. Hơn
nữa, các chân quy định chu kỳ bus D/C#, W/R# và M/IO# được nối trực tiếp tới
các chân tương ứng của 82385DX.
Từ bus local của VXL, các đường địa chỉ được đệm ra bằng các chốt địa chỉ
8 bit 74373 (không vẽ trong hình). Các đường số liệu của bus local được đệm hai
chiều bằng Data Buffer 82345.

Photocopyable

55


System Controller 82346 là trái tim của các chipset 340. Nó nối tới bus local
của 386, bus mở rộng ISA, Data buffer 345, ISA Controller 344. Nó thực hiện một
số chức năng sau:
- Nhận xung đồng hồ từ bên ngoài để phát nhịp clock TURBO và clock
chậm hơn.
- Làm trọng tài bus (các việc về DMA và làm tươi bộ nhớ)
- Phát các tín hiệu địa chỉ hàng RAS và địa chỉ cột CAS đến các dãy nhớ của
toàn bộ bộ nhớ DRAM trên MainBoard, phát tín hiệu ghi vào RAM
- Phát tín hiệu ready, tín hiệu Reset CPU
- Giao tiếp giữa đồng xử lý với CPU.
Controller ISA 82344 nối giữa bus local của CPU với bus hệ thống để làm
các chức năng giao tiếp với CPU, system controller 346, data buffer 345, ROM,
bus, các thiết bị ngoại vi như sau:
- Nhận các tín hiệu BE0# - BE3# của CPU, ROM# và IOCHRDY từ bus ISA
để sinh ra các tín hiệu chọn byte chẵn và byte lẻ SA0# và SBHE#
- Tạo các tín hiệu giao tiếp giữa 344, 345 và 346.
- Chứa khối điều khiển ngoại vi Peripheral Control gồm các vi mạch có độ
tích hợp cực cao (VLSI) quen thuộc: hai chip 82C59 (ngắt), hai chip 82C37A

(DMAC), vi mạch định thời 82C54, thanh ghi địa chỉ trang 74LS612, bộ driver
cho loa, port B parallel I/O, đồng hồ thời gian thực và bộ đếm làm tươi bộ nhớ.
- Giải mã địa chỉ để tạo ra các tín hiệu chọn chip 8042CS# cho controller
bàn phím 8042 và ROMCS# để cho phép chọn ROM BIOS.
Vi mạch Peripheral Combo 82341 được ghép vào bus mở rộng của bus ISA,
nó chứa các VLSI để thực hiện một số chức năng của các thiết bị ngoại vi sau đây:
- Hai cổng nối tiếp không đồng bộ 16C450
- Một cổng song song cho máy in
- Đồng hồ thời gian thực
- RAM sổ tay, các controller cho bàn phím và chuột.
- Interface cho đĩa cứng (tiêu chuẩn IDE).
Controller đĩa mềm 82077 có thể điều khiển tới 4 ổ đĩa mềm các loại 5”1/2
và 3”1/2.
III.2. Tổ chức bộ nhớ RAM của máy tính.
Xét trường hợp máy 386, nó có 32 bit địa chỉ, từ 00000000H đến
FFFFFFFFH, ứng với 4 GByte không gian nhớ vật lý. Về quan điểm phần cứng, ta
chia không gian đó thành 4 dãy nhớ rộng 1 byte, độc lập nhau, là bank0 - bank3,
mỗi bank kích thước 1 GByte. Chúng cần các tín hiệu Bank Enable BE0# tới
BE3#. Trong hình 7.4 sau, ta thấy các địa chỉ A2 - A31 được đặt song song vào tất
cả 4 bank nhớ. Còn mỗi bank nhớ chỉ cung cấp 1 byte số liệu cho 32 đường số liệu.
Photocopyable

56


Ở chế độ thực, 386 chỉ dùng các đường địa chỉ A2 - A19 và 4 tín hiệu BE#
dùng để chọn bank nhớ. Mỗi bank chỉ có 256 KByte.
Từ hình 6.3 ta thấy không gian nhớ vật lý được tổ chức thành dãy các từ kép
(32bit). Do đó mỗi từ kép xếp đúng hàng (aligned) bắt đầu ở địa chỉ bội số của 4.
Dùng tổ hợp các tín hiệu BE# có thể truy nhập được vào các format khác

nhau (byte, từ, từ kép) như hình 6.4. Việc truy nhập vào địa chỉ đầu của từ kép có
thể cần 1 chu kỳ bus (khi từ kép xếp đúng hàng) hoặc 2 chu kỳ bus (khi từ kép xếp
lệch hàng, misaligned).
a. Vi xử lý 80386.

Name
CLK2
A31-A2
BE3-BE0
D31-D0
BS16
W/ R
D/ C
M/ IO
ADS
READY
NA
LOCK
INTR
NMI
RESET
HOLD
HLDA

Funtion

Type

System clock
Address bus

Byte enable
Data bus
Bus size 16
Write/ Read indication
Data/ Control indication
Memory/ IO indication
Address status
Transfer acknowledge
Next address request
Bus lock indication
Interrupt request
Nonmaskable interrupt request
System reset
Bus hold request
Bus hold acknowledge

I
O
O
I/O
I
O
O
O
O
I
I
O
I
I

I
I
O

Photocopyable

1
1
0
1
0
1/0
1/0
1/0
0
0
0
0
1
1
1
1
1

57


PEREQ
BUSY
ERROR

Coprocessor request
Coprocessor busy
Coprocessor error

I
I
I

1
0
0

Hình 6.3. Vi xử lý 386 và tổ chức không gian nhớ vật lý.

Photocopyable

58


Hình 6.4. Truy nhập đúng hàng (aligned) vào 1 byte, 1 từ, 1 từ kép.

Hình 6.5. Truy nhập chệch hàng 1 từ kép.
III.3. Interface giữa VXL và bộ nhớ (h 6.6).

Photocopyable

59

Hình 6.6. Sơ đồ giao tiếp giữa VXL với nhớ.
Sơ đồ giao tiếp giữa vi xử lý 386 với bộ nhớ ở chế độ bảo vệ được vẽ trên
hình 6.6. Ta thấy rằng giao tiếp bao gồm các việc:
- Giải mã các trạng thái của vi xử lý (ADS#, M/IO#, D/C#, W/R#) để cấp ra
các tín hiệu điều khiển bus (ALE#, MWTC#, MRDC#, OE# cho bộ nhớ, DT/R# và
DEN#).
- Giải mã 3 địa chỉ cao nhất (A29-A31) để có được 8 tín hiệu chọn chip
CE0# - CE7#, cho trường hợp mỗi chip 1 bit, rồi chốt các địa chỉ A2-A28 và CE0#
- CE7# để đưa sang bộ nhớ.
- Đệm truyền số liệu hai chiều giữa VXL và bộ nhớ được điều khiển bởi các
tín hiệu cho phép đưa ra số liệu EN# và định hướng truyền DIR.
- Từ các tín hiệu BE0# - BE3# và MWTC# cấp điều khiển viết lên các bank
nhớ WEB0# - WEB3#.
- Bộ nhớ cấp các tín hiệu NA#, BS# và READY# cho VXL.
III.4. Giải mã địa chỉ và Latch địa chỉ, đệm hai chiều số liệu.
Bộ giải mã địa chỉ có thể đặt trước hoặc sau bộ chốt (h 6.7a,b). Sau bộ chốt
địa chỉ có khi cần đệm riêng cho địa chỉ I/O. Ví dụ dùng 4F244 có thể sink được
64 mA (h 6.7c).

Photocopyable

60


Hình 6.7. Giải mã và latch địa chỉ (a, b), đệm địa chỉ cho I/O.

Photocopyable

61

Hình 6.8. Giải mã địa chỉ và latch địa chỉ của máy 386.
Để giải mã địa chỉ người ta dùng mạch 74F138 với 8 đường ra (hoặc 74F139
hai mạch giải mã, mỗi mạch có 4 đường ra). Trên hình 6.8 ta thấy 2 địa chỉ cao
nhất dùng để giải mã ra 4 tín hiệu chọn chip CE0# - CE3#. Để Latch ta dùng các vi
mạch 74F373 (có thể sink được 24 mA max). Chân ra 3 trạng thái OC# nối đất,
còn chân CLK của 373 được cấp ALE# lúc cần Latch địa chỉ ra. Chân ra 3 trạng
thái OC# nối đất, còn chân CLK của 373 được cấp ALE# lúc cần latch địa chỉ ra.
Để đệm và truyền số liệu hai chiều (hình 6.9) cho bus số liệu của VXL (dòng
max 4mA) ta dùng các đệm 8 bit hai chiều 74F245 với dòng sink max là 64mA. Ta
cũng dùng vi mạch 74F646 là các đệm 2 chiều với thanh ghi, nó có thể dùng như
một bộ đệm đơn giản hoặc dùng với chức năng đệm - thanh ghi trong đó số liệu
truyền từ bus này vào một thanh ghi bên trong với một dãy tín hiệu điều khiển, và
từ thanh ghi trong ra bus kia với tín hiệu điều khiển khác.
Photocopyable

62


Hình 6.9. Đệm bus số liệu hai chiều giữa VXL và bus hệ thống.
III.5. Giải mã trạng thái bus VXL
VXL 386 cấp trực tiếp ra ba tín hiệu quy định kiểu của chu kỳ nhớ hiện hành
của bus là: Mem/IO#, Data/Control# và Write/Read#. Bảng 6.2 chỉ ra 8 kiểu của
chu kỳ bus của 386. Ngoài ra, VXL còn cấp tín hiệu ADS# (Address Status) hạ
xuống mức 0 để báo rằng 3 tín hiệu trên là bình ổn hữu hiệu. Ở hình 6.5 ta thấy
một mạch logic điều khiển bus, được dùng để giải mã kiểu của chu kỳ bus nhằm
cấp ra các điều khiển tương ứng tới Mem/IO, Latch Address.
Bảng 6.2. Các kiểu cả chu kỳ bus 386.
M / IO
0

0
0
0
1
1
1
1

D/C W / R
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1

Type of bus
Interrupt acknowledge
Idle
I/O data read

I/O data write
Memory cycle read
Hold/Shutdown
Memory data read
Memorty data write

Photocopyable

63


Controller bus có thể được chế tạo bởi các PLA (Programable Logic Arrays),
nó là các mạch có nhiều lối ra, mỗi lối ra thứ i là nghịch đảo của tổng các tích các
lối vào thứ j .
7

16

Output i = ∑∏ Input j
k =1 j =1

Các PLA thường có cửa ra ba trạng thái (với chân điều khiển CE#). Có loại
còn có thanh ghi D - Latch ở lối ra.
Việc lập trình PLA thực hiện ở nhà máy, bằng cách đốt cháy những mối nối
không muốn có tại các nút.
III.6. Bộ phận Cache Memory và Controller Cache Memory.
Mặc dù có dùng các thiết bị nhớ DRAM tốc độ truy nhập tới 60nS, EPROM
120nS,... , nhưng nó vẫn chậm ngay cả với các hệ máy 386 zero-wait-state. Ví dụ
386 loại 25 MHz đã đòi hỏi nhớ có thời gian truy nhập nhỏ hơn 40nS. Vì vậy ta
vẫn phải đưa thêm các wait-state vào các chu kỳ bus truy nhập có nhớ.

Vì vậy ta đưa vào giữa VXL và bộ nhớ trong chậm, rẻ tiền một vùng nhớ
SRAM có dung lượng nhỏ, thời gian truy nhập rất nhanh để cải thiện vấn đề truy
nhập bộ nhớ của máy vi tính. Bộ phận đó gọi là Cache Memory. Bộ phận nhớ này
nhanh và có thể được truy nhập không có chu kỳ đợi.
Như vậy Cache Mem giữ các lệnh và số liệu mà CPU lấy từ bộ nhớ chính để
đưa và xử lý. Và mỗi khi tìm lệnh hay số liệu, CPU phải xác định xem chúng đã
được cất trong Cache chưa; nếu nó tìm thấy trong Cache, ta gọi là trúng Cache, nếu
không, gọi là trượt.
Hình 6.9. là sơ đồ bố trí và tương tác giữa VXL, Cache, bộ nhớ chính trong
trường hợp thực hiện một roitine lặp (loop).
Address
bus

Loop

CPU

Control

Control

Loop

Memor
y

Data bus

Photocopyable

64


Hình 6.10. Cache một routine lặp.
Thường dùng hai cách tổ chức cache. Cách thứ nhất là dùng cache trực tiếp
(direct-mapped cache) vùng nhớ có địa chỉ offset ở trang nhớ cache 64KB (h 6.11).
Cách thứ hai là dùng cache hai đường(two way set associative cache) theo đó ta
chia trang nhớ cache thành hai bank, mỗi bank 32 KByte. Và vùng nhớ ở các trang
của bộ nhớ chính có thể được nạp sang bank A hoặc bank B của cache. Do đó tỷ lệ
cache trúng sẽ tăng lên. (h 6.11b).
CACHE MEMORY

X(n)
X(i)
X

X(1)
X(0)

MAIN MEMORY
PAGES

Bank A

x(A)

Bank B

x(B)

CACHE MEMORY

x(0)

Page
0

x(1)

Page
1

x(2)

Page
2

Page
n
Page
i

MAIN MEMORY PAGES

Hình 6.11. Hai phương pháp cache nhớ: nhớ trực tiếp và hai đường.
Thuật toán đổi mới bộ phận nhớ cache thực chất là bỏ phần nội dung nhớ đã
lâu không được dùng (least recent used, LRU) và thay vào đó bằng nội dung mới
cần dùng. Thuật toán này cùng với dùng cache 2 đường cho phép tăng tỷ lệ cache
trúng lên nhiều.
Cache Controler 82385 được thiết kế để nối trực tiếp với CPU 80386. Nó có

thể được dùng để cài đặt nhiều cấu hình khác cache nhau. Hình 6.12 là kiến trúc

Photocopyable

65


của một hệ cache với CPU 386, Cache Controller 82385, nhớ cache cùng các đệm
số liệu và địa chỉ.
386 DX
CPU

386 DX
CPU

Data
buffer

Addres
s
buffer

System
bus

CALE

CLK2

CLK2

RESET

CE/

ADS

RESET

NA

CS0-CS3

LOCK

ADS

M/IO, D/C, W/R

COLA, COL D
NA

BE0-BE3

CWCA, CWCB

A2-A31
D0-D31

LOCK

READY

M/IO, D/C,
W/R
C0,
BC3
A2,
A31
BHCLD
WBS
FLUSH
MISS
CLOCK
BNA
DADS
DBC0-DBC3

Photocopyable

66


Hình 6.12. Kiến trúc của hệ điều khiẻn nhớ Cache của máy 386.

Ta thấy các đường địa chỉ A2 - A31 và BE0# - BE3#, các đường số liệu D0 D31, các trạng thái bus (M/IO#, D/C#, W/R#) do CPU cấp cho Cache Controller
và các Buffer địa chỉ, số liệu, điều khiển, còn Controller cấp một số tín hiệu điều
khiển tới bộ nhớ Cache và ra bus local của nó.
Xét ví dụ điều khiển 32 KByte nhớ Cache theo hai phương pháp Cache trực
tiếp và Cache 2 đường ở hình 6.13. Các tín hiệu điều khiển của Cache Mem gồm:

- CALEN (Cache Address Latch Enable) cấp cho pin E của Latch 373 cho
nhớ cache.
- CT/R# (Cache Transmit/ Receive) để điều khiển chiều truyền số liệu DIR ở
bộ nhận 245 trên bus số liệu của bộ nhớ cache.
- CS0# - CS3# (Cache chip select) dùng để chọn chip cho bốn vi mạch
SRAM.
- COEA#, COEB# (Cache Output Enable) và CWEA#, CWEB# (Cache
Write Enable) dùng cho chân OE# của bộ nhận số liệu 245và chân WE# của
SRAM.
Ngoài ra còn có các tín hiệu do Controller cấp là
- BACP (Bus Address Clock Pulse) tạo xung nhịp cho các mạch Latch.
- BAOE (Bus Address Output Enable) điều khiển pin OE# của Latch.
- BT/R# (Bus Transmit/ Receive), DOE# (Data Ouput Enable) và LDSTB
(Local Data Strobe) điều khiển transceive số liệu 646.

2 x 373
Address
CACHE

O
D
OE

E

CALEN

local
bus
data

local
bus
address

4 x 245

DATA
CS0
-CS3
WE

A
D
OE DIR

CT/R
COEA,B
CWEA,B
CS0-CS3

(a).
Photocopyable

67


2 x 373
Address

O

C
CE
E

CALEN

4 x 245
A
B
DATA

CS0WE
CS3
Address

CE
DIR

local
bus
data
local
bus
address

COEA
CWEA
CE0-CE3
CT/R
CWEB

COEB

CE
DIR
A
B

DATA

(b).
Hình 6.13. Ví dụ điều khiển nhớ trực tiếp (a) và hai đường (b).
Những tín hiệu giao tiếp giữa Controller với bus local của nó gồm:
- BBE0# - BBE3# (Bus Byte Enable).
- BADS# (Bus Next Address Request)
- BLOCK# (Bus Lock), BHOLD, BHLDA(Bus Hold Acknowledge)
- FLUSH để khởi đầu xoá nhớ Cache bởi thiết bị ngoài.
- MISS (Cache Miss) chỉ ra rằng địa chỉ hiện hành trên bus không tương ứng
với số liệu đang có trong Cache và phải đọc lại thông tin từ bộ nhớ chính.
-WBS (Write Buffer Status) chỉ ra rằng các thanh ghi trong 646 chứa những
số liệu (để viết vào bộ nhớ chính) đã không được viết vào bộ nhớ chính.
III.7. Hoạt động của Cache trực tiếp và Cache hai đường.

Photocopyable

68


Trong thế hệ máy 386 toàn bộ không gian nhớ vật lý 4 GByte được chia
thành 217-1 trang nhớ 32 KByte. Vì máy 386 có tổ chức số liệu 32 bit, nên mỗi
trang có 8Kb từ kép.

Controller chứa 1024 lối vào 26 bit, có tên là SET 0 - SET 1023 để chứa
trạng thái của các ô nhớ của Cache Directory. trong trường hợp Cache trực tiếp,
mỗi lối vào tương ứng với 8 dòng liên tiếp (từ kép) trong dãy nhớ Cache. Trong
trường hợp Cache 2 đường, có hai Cache Directory là A và B ứng với các Bank A
và Bank B của nhớ Cache, mỗi Bank chứa 4 KByte từ kép, do đó trong Controller
chứa hai tập lối vào (Set Entry) dài 27 bit. Mỗi Set chỉ có 512 lối vào. Định dạng
của thông tin đưa tới các lối vào gồm có 8 bit Line Valid Bits, Tag Valid Bit và Tag
17 bit (với Cache trực tiếp), 18 bit (với Cache 2 đường). Hình 6.14.
25

9

8

17 bits TAG

7

0

Line Valid Bits
Tag Valid Bits

26

9

18 bits TAG

8

7

0

Line Valid Bits
Tag Valid Bits

Hình 6.14. Format của Entry SET của Cache Directory trực tiếp và hai đường.

Phần TAG dài 17/18 bit chỉ ra số hiệu của 1 trong 131072 trang, 32 KB
(hoặc 262144, trang 16 KB) trong bộ nhớ chính. Còn TAG_BIT chỉ ra TAG có hữu
hiệu hay không. Nếu TAG_BIT = 0 thì tất cả các dòng trong SET là không hữu
hiệu. Nếu TAG_BIT = 1 thì mỗi bit trong 8 bit của LINE_VALID_BITS bằng 1 có
nghĩa rằng dòng tương ứng trong Cache chứa thông tin hữu hiệu, tức là thông tin
trong đó sẽ được cập nhật tự động.

Ví dụ:

Nếu SET 1 = 00005FFh, ta chuyển sang dạng nhị phân:
SET 1 = 0000 0000 0000 0000 0101 1111 1111. Từ đó ta
có: TAG = 0000 0000 0000 0000 010 = 2(10)
TAG_VALID = 1, do đó những dòng trong LINE_VALID_BIT = 1111 1111
sẽ hữu hiệu. Tức là tất cả 8 dòng trong Cache đều hữu hiệu.
*Cache trực tiếp.
Khi VXL 386 bắt đầu chu kỳ đọc nhớ, nó cấp địa chỉ song song ra cho 3 nơi
là Latch địa chỉ của local bus của controller, lối vào địa chỉ của controller và
Photocopyable

69

interface nhớ Cache. khi đó, Cache Controller quyết định là VXL cần đọc từ bộ
nhớ chính hay từ Cache. Nó thực hiện điều đó bằng cách thông dịch địa chỉ và so
sánh với ENTRY của Cache Directory.
Hình 6.15 là các trường (field) của bit địa chỉ cho Cache trực tiếp và Cache
hai đường. Trong đó 17/ 18 bit lớn nhất A15 - A31 (hoặc A14 - A31) là TAG để chỉ
ra trang của bộ nhớ chính cần đọc thông tin từ đó vào VXL. Các bit tiếp theo, A5 A14 (hoặc A5 - A13) gọi là địa chỉ của SET của nhớ Cache, chỗ cần truy nhập vào.
Còn 3 bit bé nhất A2 - A4 để chọn dòng trong SET.

A31

A1
5

17 bits TAG
(1 of 217 pages)
A31

A
5

Set address
(1 of 1024 SETS)
A1
4

17 bits TAG
(1 of 218 pages)

A14

A13

Set address
(1 of 512 SETS)

A4

A2

Line select
(1 of 8 LINES)
A
5

A4

A2

Line select
(1 of 8 LINES)

Hình 6.15.Các trường bit địa chỉ dùng cho Cache trực tiếp và hai đường.
Khi một địa chỉ do VXL đặt vào lối vào địa chỉ của Controller, phần SET
của địa chỉ đó được dùng để chọn 1 trong 1024 ENTRY của SET trong Cache
Directory. Sau đó Controller tiến hành 3 kiểm tra như sau:
- So sánh trường TAG trong địa chỉ với TAG trong ENTRY của SET đã
được chọn, chúng phải trùng nhau.
- Bit TAG_VALID_BIT của ENTRY SET được chọn phải bằng 1.

- LINE_VALID_BIT của ENTRY tương ứng với giá trị trong phần
LINE_SELECT của địa chỉ phải = 1.
Nếu cả ba điều kiện trên thoả mãn thì thông tin cần phải đọc từ bộ nhớ đã
được lưu trong bộ nhớ Cache và hữu hiệu. Và Controller khởi đầu chu kỳ đọc dữ
liệu từ Cache thay vì từ bộ nhớ chính. Đây là trường hợp trúng Cache.
Nếu hai điều kiện đầu thoả mãn, còn LINE_VALID_BIT = 0 thì trượt Cache,
tức là ENTRY của SET trong Directory tương ứng với trang đúng của nhớ chính,
nhưng dòng từ kép cần phải đọc vào VXL lại chưa được chuyển sang Cache, gọi là
trượt dòng. Khi đó VXL phải đọc từ bộ nhớ chính một từ kép, đồng thời được đưa
vào nhớ Cache và LINE_VALID_BIT trong ENTRY của Cache Directory được
xác định bằng 1. Do đó thông tin được đọc vào Cache và đánh dấu là hữu hiệu.
Nếu trong khi kiểm tra hoặc các TAG không khớp hoặc TAG_VALID_BIT =
0 thì xảy ra trượt TAG (tag miss). Đó là trường hợp đọc một trang đã không được
Photocopyable

70


Cache, hoặc đã Cache nhưng không hữu hiệu. Trong trường hợp này Controller
phải khởi đầu một chu kỳ đọc từ bộ nhớ chính viết vào bộ nhớ Cache. Lúc đó TAG
trong SET ENTRY của Directory được cập nhật bằng phần TAG của địa chỉ,
TAG_VALID_BIT được lập bằng 1, một LINE_VALID_BIT do địa chỉ trỏ ra được
lập bằng 1, một LINE_VALID_BITS bị xoá đi. Bằng cách này một trang hữu hiệu
và ENTRY dòng được lập nên và tất cả các ENTRY khác trong SET bây giờ tương
ứng với thông tin trong một trang khác của nhớ chính trở nên không hữu hiệu.
* Cache hai đường.
Ở các hình 6.14, 6.15 đã nêu ra cách tổ chức nhớ Cache, cùng các format
của ENTRY SET, các trường địa chỉ của cả hai trường hợp Cache trực tiếp và
Cache hai đường.
Trong trường hợp Cache hai đường, ngoài hai Directory A và B ứng với hai

bộ ENTRY, còn có thêm 512 cờ Least Recently Used dài 1 bit (LRU bit). Những
cờ này theo dõi xem BANK A hoặc BANK B đang giữ thông tin lâu không sử
dụng. Những cờ này được Controller kiểm tra bằng thuật toán thay thế những
thông tin lâu không dùng.
Thao tác đọc thông tin từ nhớ Cache hai đường cũng giống như ở Cache trực
tiếp. Biết rằng (ở sơ đồ h.6.15) SET_ADDRESS chỉ có 9 bit. Đầu tiên địa chỉ 9 bit
này được dùng để chọn 1 trong 512 lối vào SET của cả hai Directory A và B. Tiếp
theo TAG_ADDRESS 18 bit được so sánh với TAG trong mỗi lối vào SET,
TAG_VALID_BITS được kiểm tra, và LINE_VALID_BIT tương ứng với mã của
LINE_SELECT (A2 đến A4) được kiểm tra trong mỗi lối vào SET. Nếu ba điều
kiện kiểm tra được thoả mãn đối với một trong hai lối vào SET thì ta nói là trúng
Cache và thông tin của dòng được đọc vào VXL từ BANK tương ứng của nhớ
Cache.
Mặt khác, sẽ xảy ra trượt Cache nếu không khớp các TAG hoặc nếu cả hai
VALID_BIT bị xoá, hoặc nếu LINE_VALID_BIT không được lập trong bất cứ lối
vào nào, khi đó algorithm sẽ kiểm tra bit cờ LRU đối với SET được chọn bởi địa
chỉ SET để xác định xem lối vào của BANK A hay BANK B là lâu không được
dùng hơn, sau đó thông tin được đọc vào từ bộ nhớ chính và viết vào BANK nhớ
nào lâu không được dùng.
III.9. Làm tươi bộ nhớ DRAM
Bộ nhớ DRAM có các hàng cần phải được làm tươi trong mỗi chu kỳ 2mS.
Mạch làm tươi trong chip nhớ phải kiểm tra điện áp các ô nhớ, nếu nó lớn hơn
Vcc/2 thì nạp nó tới Vcc , nếu bé hơn Vcc/2 thì xả hết về 0V.
Để đọc một từ từ BANK nhớ DRAM, trước hết DRAM Controller hoặc một
mạch khác cấp tín hiệu WE# = 1. Sau đó gửi nửa thấp của địa chỉ, ứng với địa chỉ
Photocopyable

71

hàng, rồi tín hiệu RAS# = 0. Sau 1 thời gian, controller cấp nửa địa chỉ cao, ứng
với địa chỉ cột, rồi tín hiệu CAS# = 0. Sau thời gian nhất định, từ cần có sẽ xuất
hiện trên Output Data của nhớ.
Để viết vào DRAM, các tín hiệu cũng tương tự, ngoại trừ sau tín hiệu CAS#
= 0, controller cấp WE# = 0 để quy định viết vào RAM.
Controller làm tươi DRAM bằng cách gửi ra mỗi địa chỉ trong 512 địa chỉ
hàng và cấp RAS# = 0 theo chu kỳ, khoảng 4mS. Việc làm tươi được tiến hành
hoặc theo burst mode hoặc theo distributed mode. Trong burst mode toàn bộ 512
hàng được định địa chỉ và đánh nhịp lần lượt cách nhau 4mS. Còn ở distributed
mode hàng được định địa chỉ và đánh nhịp sau 4/512 mS. Hình 6.16 là mạch làm
tươi DRAM với controller làm tươi 8208.

Photocopyable

72


Hình 6.16. Mạch làm tươi bộ nhớ dùng 8028.
Những nhiệm vụ chính của việc điều khiển nhớ DRAM của máy tính là:
- Làm tươi mỗi ô nhớ sau một khoảng thời gian vài mS.
- Cấp hai nửa địa chỉ cùng các tín hiệu RAS#, CAS# thích hợp.
- Bảo đảm thao tác đọc/viết và làm tươi không xảy ra đồng thời.
- Cấp tín hiệu đọc/viết để điều khiển chiều số liệu.
Hình 6.16 mô tả sơ đồ Controller 8208 làm tươi 1 MByte cho hệ VXL 8086.
Bộ nhớ chia thành 2 BANK (mỗi BANK 8 bit). Controller bảo đảm cấp các địa chỉ
hàng và địa chỉ cột, tín hiệu RAS#, CAS#, và các tín hiệu READ/WRITE. Các
chân trạng thái ra S0 - S3 của VXL đấu thẳng tới các chân vào của 8208.
Controller giải mã các tín hiệu này để cho ra các tín hiệu đọc và viết mà VXL yêu
cầu. Do đó, đa số thòi gian của VXLđược dùng để đọc byte/từ của RAM mà không
cần có các chu kỳ chờ. Nếu trong khi 8208 đang ở giữa chu kỳ làm tươi nhớ mà

VXL muốn đọc RAM thì 8208 lưu giữ AACK cao và buộc VXL cấp thêm một chu
kỳ đợi để 8208 kịp hoàn thành chu kỳ làm tươi. Để tiết kiệm chân, không có các
chân số liệu (để nạp từ điều khiển), chân PDI nối mass sẽ cho phép 8208 tự khởi
đầu hoạt động trong đa số các ứng dụng. Còn các trường hợp khác thì chân PDI sẽ
được điều khiển bởi một thanh ghi dịch vào song song - ra nối tiếp, nhờ đó từ điều
khiển được nạp vào 8208. Sau khi Reset chân WE/PCLK sẽ cấp ra một dãy xung
đánh nhịp cho từ điều khiển từ thanh ghi dịch nạp vào 8208. Từ điều khiển được
thực hiện bằng nối ở lối vào của thanh ghi dịch.
Ta cũng có thể dùng DMAC để làm tươi bộ nhớ. Hình 6.17 là ví dụ mạch 4
BANK với dung lượng 256KB nhớ. Ở đây máy tính dùng chế độ đọc DMA ảo. Bộ
định thời 8253 lập trình để phát xung nhịp 15µS. Xung này được nối vào một trong
các lối vào xin DMA (DMA Request) là DREQ0 của 8237 DMAC được lập trình
để đọc từ nhớ và viết vào một cổng không tồn tại. Khi DMAC nhận xung này, nó
gửi một tín hiệu HOLD_REQUEST tới VXL rồi VXL trả lời bằng tín hiệu HLDA
và đặt các chân của nó ở trạng thái trở kháng cao. Khi đó: 8237 chiếm lấy bus, gửi
ra các địa chỉ nhớ, tín hiệu đọc nhớ và tín hiệu chấp nhận DMA kênh 0 (DACK0).
Tám bit địa chỉ thấp gửi tới nhớ, còn DACK0 để cung cấp xung RAS# cho
các bank DRAM để làm tươi nhớ động. Sau mỗi thao tác DMA thanh ghi địa chỉ
hiện hành trong DMAC được tự động tăng/giảm (tuỳ thuộc cách lập trình lúc đầu)
để làm tươi hàng (row) nhớ sau. Nếu 8237 lập trình để truyền 64 kByte, khỏi đầu ở
địa chỉ 0, tăng đếm sau mỗi lần DMA, và tự khởi động (autoinitialize), thì dẫy các
địa chỉ gửi ra sẽ làm tươi tất cả 256 trong hàng DRAM. Mỗi hàng làm tươi 15ns.
Photocopyable

73


Ví dụ với tần số clock 4.77MHz dùng trong IBM PC, một chu kỳ DMA để
làm tươi mất 820 ns mỗi 15 ns, tức 5% thời gian của VXL.
Để kiểm tra Parity mỗi bank nhớ có 9 bit, 8 bit để giữ số liệu, bit thứ 9 là bit

Parity. Mỗi mạch 74 LS280 dùng để phát/ kiểm parity cho mỗi byte và cất vào
parity bit mỗi khi byte được viết vào nhớ. Khi 9 bit đươc đọc ra, parity được kiểm
tra. Nếu parity sai thì tín hiệu báo lỗi sẽ được gửi tới cổng 8255 để cho VXL đọc.
Khi bắt đầu bật máy, thì quá trình POST xảy ra, nó viết mẫu byte vào tất cả ô nhớ,
rồi kiểm tra bằng cách đọc lại chúng cùng với parity bit.

Photocopyable

74


Hình 6.17. Main board của máy tính IBM PC.
Photocopyable

75


I.10 . Chuyển một mảng số liệu bằng DMA
Thường xuyên có các nhu cầu chuyển mảng số liệu nhớ và ngoại vi. Lúc đó
ta dùng DMAC. Hình 6.17 mô tả cơ chế hoạt động của DMAC với VXL để truyền
số liệu giữa nhớ và ngoại vi.

AD15

AD0-

Address
Latches

ALE

DATA BUS

CPU

HLDA
HOLD

ADDRESS
BUS

DATA BUS

CONTROL
BUS

HOLD
HLDA

MEMORY

CONTROL
BUS

HRQ
DMA
CONTROLLER
DREQ

PERIPHERAL

DEVICE

DACK0-

Hình 6.17. Cơ chế hoạt động của DMAC với VXL
Khi ta bật máy lúc đầu các khoá ở vị trí đóng từ VXL tới ngoại vi, và nhớ.
Chúng ta lập trình để chạy DMAC, ví dụ để đọc file từ ổ đĩa để viết vào nhớ.
Muốn thế phải gửi một loạt lệnh tới controller ổ đĩa yêu cầu nó đọc những block
dữ liệu từ đĩa. Khi controller đã có byte đầu tiên, nó gửi DMA Request(DREQ)
cho DMAC, nếu channel đó của DMAC không bị che chắn , DMAC gửi HOLD
REQUEST tới chân HOLD của VXL, VXL treo các bus cao và gửi ra HLDA cho
DMAC, khi DMAC nhận HLDA của VXL, nó cho tín hiệu điều khiển để đặt ba
khoá về vị trí DMA, cắt VXL ra, sau đó DMAC cho ra địa chỉ cấp cho nhớ,
DMAC gửi DMA-Acknowlege (DACK0) cho ổ đĩa để nó đưa ra số liệu, cuối cùng
nó cấp MEMW#=0 và IOR#=0 ra bus điều khiển, nhờ vậy liệu được đọc vào từ
ngoaị vi và viết ra ô nhớ, khi truyền số liệu hoàn thành DMAC thu lại tín hiệu
HRQ, do đó VXL lấy lại các bus của nó cho đến lần DMA sau.
Hình là mạch chi tiết của sơ đồ hình . Trong đó 8237 là DMAC còn 8272
là controller ổ đĩa mềm, 8282 dùng để latch 8 bit địa chỉ gửi ra từ VXL (do ALE
của 8086 điều khiển ) hoặc 8237 (do AEN và ADdress STrobe điều khiển).
Khi đóng điện DMAC cấp AEN = 0, các vi mạch U1, U2, U4 được hữu
hiệu. Và ALE từ VXL được dùng để đánh nhịp (STroBe) cho 3 vi mạch này. Do đó
chúng chốt các địa chỉ A0-A19 của VXL ra bus địa chỉ như trường hợp thông
thường (không DMA).
Photocopyable

76