DSpace at VNU: Nghiên cứu thiết kế mảng tái cấu hình cấu trúc thô CGRA ứng dụng cho kỹ thuật điều khiển

IH

QU

TRƢ

GI H N I
Ọ

NGUYỄ

ỨC NAM

NGHIÊN CỨU THIẾT KẾ
MẢNG TÁI CẤU HÌNH KIẾN TRÚC THÔ CGRA
ỨNG DỤNG CHO KỸ THUẬT

UẬ V

T

S

ỀU KHIỂN

T

– 2015

-V Ễ T

IH

QU

TRƢ

GI H N I
Ọ

ỨC NAM

NGUYỄ

NGHIÊN CỨU THIẾT KẾ
MẢNG TÁI CẤU HÌNH KIẾN TRÚC THÔ CGRA
ỨNG DỤNG CHO KỸ THUẬT

ỀU KHIỂN

Ng nh: Công nghệ iện tử - Viễn thông
huy n ng nh: Kỹ thuật điện tử
Mã số: 60520203

UẬ V

Ƣ

T

Ƣ

S

T

Ọ

1. PGS.TS. TRẦN QUANG VINH
2. TS. NGUYỄN KIÊM HÙNG

– 2015

-V Ễ T


M

L
Tôi xin cam đoan:

Bản luận văn tốt nghiệp này là công trình nghiên cứu thực sự của cá nhân tôi,
được thực hiện dựa tr n cơ sở nghiên cứu lý thuyết, thực tế dưới sự hướng dẫn của
PGS.TS Trần Quang Vinh và TS.Nguyễn Kiêm Hùng.
Các số liệu, kết luận của luận văn l trung thực, dựa trên sự nghiên cứu những
mô hình, thành quả đã đạt được của các nước trên thế giới và trải nghiệm của bản thân,
chưa từng được công bố dưới bất kỳ hình thức n o trước khi trình, bảo vệ trước “Hội
đồng đánh giá luận văn thạc sỹ kỹ thuật”.
Một lần nữa tôi xin khẳng định về sự trung thực của lời cam kết.

Hà nội, Ngày ….. tháng … năm2015
Người cam đoan

Nguyễn Đức Nam


ẢM Ơ
Tôi xin chân th nh cảm ơn PGS.TS Trần Quang Vinh v TS.Nguyễn Ki m
Hùng, hai thầy đã tận tình giúp đỡ, chỉ bảo hướng dẫn tôi trong suốt thời gian thực
hiện luận văn tốt nghiệp.
Tôi cũng xin cảm ơn sự hỗ trợ một phần từ đề t i cấp Trường H N, Mã số đề
tài: CN.14.04.
Mặc dù có nhiều cố gắng, nhưng vì thời gian có hạn v vốn kiến thức còn rất
hạn chế n n công trình còn nhiều thiếu sót. Vì vậy, tôi rất mong nhận được sự đóng
góp, chỉ bảo của các thầy cô v các bạn.
Tôi xin chân th nh cảm ơn!


1

MỤ
MỤ

Ụ

Ụ ............................................................................................................ 0

DANH MỤC CÁC KÝ HI U VÀ CHỮ VIẾT TẮT ....................................... 3
DANH MỤC CÁC BẢNG .................................................................................. 4
DANH MỤC CÁC HÌNH VẼ, Ồ THỊ ............................................................ 5

MỞ ẦU .............................................................................................................. 7
Lý do lựa chọn đề tài .................................................................................................7
Mục tiêu đề tài ...........................................................................................................9
Phƣơng pháp nghiên cứu ..........................................................................................9
Nội dung nghiên cứu ...............................................................................................10
Nghiên cứu lý thuyết .............................................................................................10
Thiết kế hệ thống ...................................................................................................10
Kết cấu luận văn ......................................................................................................10

ƢƠ

1

KHÁI NI M VÀ VẤ

Ề CẦN GIẢI QUYẾT ................. 11

1.1 Giới thiệu chung ................................................................................................11
1.2 Một số mô hình
R đã đƣợc nghiên cứu trên thế giới .............................12
1.2.1 Kiến trúc MorPhoSys ...................................................................................12
1.2.2 Kiến trúc ADRES ..........................................................................................14
1.2.3 Kiến trúc REMUS .........................................................................................15
1.2.4 Nhận xét chung .............................................................................................17
1.3 Vấn đề cần giải quyết ........................................................................................17

ƢƠ

2

THIẾT KẾ CHI TIẾT CỦA CGRA ..................................... 20

2.1 Phƣơng án đề xuất thiết kế CGRA sử dụng trong kỹ thuật điều khiển .......20
2.1.1 Phép toán tổng/tích của một dãy ..................................................................20
2.1.2 Phép tính tích vô hướng của hai vector........................................................21
2.1.3 Phương án kiến trúc CGRA ..........................................................................22
2.2 Kiến trúc tổng thể của mảng tái cấu hình kiến trúc thô CGRA ...................22
2.3 Thiết kế chi tiết của RCA ..................................................................................22
2.3.1 Kiến trúc tổng thể của RCA ..........................................................................22
2.3.2 Cấu trúc thực hiện của RCA_Row ...............................................................25
2.3.3 PE và các phần tử cấu thành PE ..................................................................26
2.3.4 Bộ tích lũy, thanh ghi đệm đầu ra của PE....................................................30


2
2.3.5 Thanh ghi cấu hình của PE ..........................................................................31
2.3.6 Tệp thanh ghi cấu hình của RCA..................................................................32
2.4 Thiết kế chi tiết của CGRA_CTRL .................................................................34
2.4.1 Kiến trúc tổng thể của CGRA_CTRL ...........................................................34
2.4.2 Bộ nhớ lưu cấu hình theo ngữ cảnh của CGRA ...........................................34
2.4.3 Bộ nhớ dữ liệu vào ra của CGRA .................................................................35
2.4.4 Khối điều khiển hoạt động cơ bản của CGRA .............................................36

ƢƠ

3

KẾT QUẢ MÔ PHỎNG VÀ TH

NGHI M ..................... 38

3.1 Mô hình mô phỏng RCA của
R trong môi trƣờng ModelSIM .............38
3.2 Kết quả mô phỏng lõi RCA_4x4 của CGRA trên ModelSIM .......................39
3.2.1 Kết quả mô phỏng phép toán Tổng của một dãy và Tích vô hướng của hai
vector .....................................................................................................................39
3.2.2 Kết quả mô phỏng tính tổng theo cửa sổ trượt (Moving-windows). ............40
3.2.3 Kết quả mô phỏng thực hiện bộ lọc FIR ......................................................42
3.2.4 Kết quả mô phỏng thực hiện vòng điều khiển PI (proportional integral)....43
3.2.5 Nhận xét kết quả mô phỏng ..........................................................................45
3.3 So sánh kết quả mô phỏng CGRA trên modelSim với một số nền tảng xử lý
thông dụng ................................................................................................................46

KẾT LUẬN ........................................................................................................ 48
TÀI LI U THAM KHẢO ................................................................................ 49
PHỤ LỤC 1: BẢNG MÔ TẢ THÔNG SỐ VÀ GIAO DI N CÁC MODULE
PHỤ CỦA RCA ................................................................................................. 50
PL1.1 Module MUX_N_1 .......................................................................................50
PL1.2 Module MUX_2_1 ........................................................................................50
PL1.3 Module BIN_DECODER .............................................................................51

PHỤ LỤC 2: HỖ TRỢ MÔ PHỎNG TRÊN MODELSIM .......................... 52


3

MỤ
TT

Thuật ngữ viết tắt

Á

Ý

UV

Ữ V ẾT TẮT

Thuật ngữ viết đầy đủ

1 ACC

Accumulator

2 ALU

Arithmetic Logic Unit

3 ASIC

Application-Specific Integrated Circuit

4 CGRA

Coarse Grain Reconfigurable Architectures

5 CPLD

Complex Programmable Logic Device

6 CPU

Central Processing Unit

7 CRA

Reconfigurable ell rray

8 DMA

Direct Memory Access

9 DSP

Digital Signal Processor

10 FIFO

First In, First Out

11 FPGA

Field-Programmable Gate Array

12 FSM

Finite-State Machine

13 GPU

Graphic Processing Unit

14 MIMD

Multiple Instruction, Multiple Data

15 PE

Processing Element

16 SIMD

Single Instruction, Multiple Data

17 SoC

System on Chip

18 VLIW

Very Long Instruction Word


4

MỤ

Á BẢ

Bảng 1: Tham số và giao diện của module RCA ..........................................................24
Bảng 2: Thông số và giao diện của module RCA_row .................................................25
Bảng 3: Thông số và giao diện của module PE .............................................................27
Bảng 4: Thông số và giao diện của module PE_router .................................................28
Bảng 5: Thông số và giao diện của module DATAPATH ............................................29
Bảng 6: Danh sách phép toán của DATAPATH ...........................................................30
Bảng 7: Thông số và giao diện của module ACC .........................................................31
Bảng 8: Thông số và giao diện của module RCA_REG_FILE .....................................33
Bảng 9: Thông số và giao diện của CACHE .................................................................35
Bảng 10: Thông số và giao diện của module FSM .......................................................36
Bảng 11: So sánh tốc độ thực hiện của CGRA với các giải pháp khác nhau ................47
Bảng 12: Thông số và giao diện của module MUX_N_1 .............................................50
Bảng 13: Thông số và giao diện của module MUX_2_1 ..............................................50
Bảng 14: Thông số và giao diện của module BIN_DECODER....................................51


5

MỤ

Á

Ì

VẼ, Ồ T Ị

Hình 1: Ba vấn đề cơ bản trong thiết kế hệ thống ...........................................................7
Hình 2: Minh họa so sánh kiến trúc tinh - kiến trúc thô[13] .........................................11
Hình 3: So sánh hiệu năng - tính mềm dẻo của một số loại vi mạch ............................12
Hình 4: So sánh hiệu năng - hiệu suất sử dụng điện của một số loại vi mạch ..............12

Hình 5: Kiến trúc RC MorPhoSys [4] ...........................................................................13
Hình 6: Kiến trúc MorPhoSys [13] ...............................................................................13
Hình 7: Kết nối MorPhoSys trong hệ SoC [5] ..............................................................14
Hình 8: Kiến trúc ADRES[7] ........................................................................................14
Hình 9: Kiến trúc RSoC của bộ xử lý REMUS [3] .......................................................15
Hình 10: Cấu trúc của một RPU trong bộ xử lý REMUS [3] .......................................16
Hình 11: Cấu trúc của phần tử RC trong REMUS [3] ..................................................16
Hình 12: Các thành phần cơ bản của một hệ thống có CGRA ......................................17
Hình 13: Mô hình ghép nối CGRA cho một hệ điều khiển cơ bản ...............................18
Hình 14: Thực hiện tổng theo phương pháp tính song song nhiều lớp .........................21
Hình 15: Thực hiện tích vô hướng theo phương pháp tính song song nhiều lớp ..........21
Hình 16: Cấu trúc Top-down của RCA .........................................................................23
Hình 17: Mô hình kết nối bên trong RCA .....................................................................23
Hình 18: Mô hình kết nối bên trong RCA_Row (08 PE trong 01 hàng).......................25
Hình 19: Cấu trúc của phần tử PE .................................................................................26
Hình 20: Cấu trúc bộ định tuyến đầu vào ROUTER của PE (cho 01 k nh đầu ra) ......28
Hình 21: Cấu trúc DATAPATH của PE........................................................................29
Hình 22: Cấu trúc bộ tích lũy đầu ra ACC của PE ........................................................31
Hình 23: Cấu trúc thanh ghi cấu hình của PE ...............................................................32
Hình 24: Mô hình kết nối dữ liệu bên trong tệp thanh ghi cấu hình của RCA .............33
Hình 25: Cấu trúc Top-down của CGRA_CTRL ..........................................................34
Hình 26: Mô hình bộ nhớ lưu cấu hình theo ngữ cảnh của CGRA ...............................34
Hình 27: Cấu trúc vùng nhớ CACHE ............................................................................35
Hình 28: Mô hình mô phỏng RCA trong ModelSIM ....................................................38
Hình 29: Cấu hình thực hiện mô phỏng phép tính SUM v tích vô hướng ..................39
Hình 30: Kết quả mô phỏng RCA_4x4 với phép toán tính tổng ...................................40
Hình 31: Kết quả mô phỏng RCA_4x4 với phép toán tích vô hướng ...........................40
Hình 32: Cấu trúc tính tổng theo cửa sổ trượt có kích thước N ....................................41
Hình 33: Cấu hình thực hiện phép tính tổng theo cửa sổ trượt .....................................41
Hình 34: Kết quả mô phỏng tính tổng theo cửa sổ trượt ...............................................42

Hình 35: Cấu trúc thực hiện FIR với trường hợp N=5 ..................................................42
Hình 36: Cấu hình thực hiện bộ lọc FIR (04 tap) ..........................................................43
Hình 37: Kết quả mô phỏng bộ lọc FIR có hệ số lọc {21, 13, 13, 21} .........................43


6
Hình 38: Mô hình toán của một vòng điều khiển PI .....................................................43
Hình 39: Cấu hình vòng điều khiển PD.........................................................................44
Hình 40: Kết quả mô phỏng điều khiển PI với giá trị Kp và Ki nhỏ ............................45
Hình 41: Kết quả mô phỏng điều khiển PI với giá trị Kp và Ki lớn .............................45