Chuong 5 mach KD cong suat(20 7 15)

CHƯƠNG 5
MẠCH KHUẾCH ĐẠI CÔNG SUẤT

1
Tương ứng với chương 15 trong sách Microelectronic Circuit Design_Richard C. Jaeger & Travis N. Blalock


Nội dung chương 5


5.1. Đặc điểm tầng khuếch đại công suất



5.2. Mạch khuếch đại chế độ A



5.3. Hiệu suất mạch khuếch đại chế độ A



5.4. Mạch khuếch đại chế độ B



5.5. Hiệu suất mạch khuếch đại chế độ B



5.6. Mạch khuếch đại chế độ AB



5.7. Mạch chống ngắn mạch



5.8. Nguồn dòng



5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực



5.10. Mạch khuếch đại công suất âm tần OTL



5.10. Mạch khuếch đại công suất âm tần OCL


5.1. Đặc điểm tầng khuếch đại công suất


Tầng ngõ ra được thiết kế để cung cấp một trở kháng ra

nhỏ và khả năng lái dòng khá lớn.


Mạch Followers: Mạch khuếch đại loại A- transistors hoạt

động trong cả 3600 của tín hiệu sóng vào.


Mạch Push-pull: Mạch khuếch đại loại B- một transistor sẽ

hoạt động trong nửa chu kì đầu và một transistor sẽ hoạt động
trong nữa chu kì sau của tín hiệu sóng vào.


Mạch khuếch đại loại AB: Các đặc tính của mạch loại A và

loại B được kết hợp với nhau, thường được sử dụng làm tầng

ngõ ra của mạch khuếch đại thuật toán.


5.2. Mạch khuếch đại chế độ A
Tầng ngõ ra thường yêu cầu trở kháng ngõ vào lớn, trở kháng ngõ
ra nhỏ và hệ số khuếch đại điện thế đều.
Mạch khuếch đại chế độ A : transistor hoạt động trong cả
chu kì (360°) của tín hiệu sóng vào

Ví dụ: common-drain (theo
nguồn)

vout
vin

4


5.2. Mạch khuếch đại chế độ A
Nếu RL=: Vùng hoạt động của mạch khuếch đại: (vùng bão hòa)

Trong vùng bão hòa:

vout
vin

VGS-VTN≤VDS  VGS≤VDS+VTN
Vin = vout+VGS ≤ vout+VDS+VTN =
VDD + VTN
 Vin ≤ VDD + VTN

5


5.2. Mạch khuếch đại chế độ A
Nếu RL=: Biên độ của tín hiệu ra?

vout
vin

Tín hiệu
ra theo tín
hiệu vào
với phần
bù K1

6


5.2. Mạch khuếch đại chế độ A
Nếu RL=:

(vout )min  VSS
(vout )max  VDD
and
(vin )min  VSS  vGS

vout

vin

(vin )max  VDD  vGS
Độ rộng của vout không bị hạn
chế bởi transistor vì nó luôn luôn
hoạt động.
7


5.2. Mạch khuếch đại chế độ A
Nếu RL:I DS  I SS  vout
RL

Giữ cho transistor “ON”
(vout)min xảy ra khi transistor tắt,
IDS đạt cực tiểu và

vout  ( I DS  I SS )  RL
(vout )min   I SS RL

vout
vin

At cut-off
vGS  VTN
(vin )min   I SS RL  vGS   I SS RL  VTN
(vout )max  VDD
and, (vin )max  VDD  vGS
8


5.3. Hiệu suất mạch khuếch đại chế độ A
Vấn đề của mạch khuếch đại loại A là hiệu suất.
Hiệu suất là tỉ số năng lượng cung cấp cho tải (cực đại) và năng
lượng cung cấp cho mạch khuếch đại.
P
Giả sử: vout = VDD sint
  ac
Pav

1 T (VDD sin  t )2
Pac  
dt
0
T
RL

vout
vin

2
1 VDD

T RL



T

2
1 VDD

T RL



T

0

0

(sin  t )2 dt
(1  cos 2 t )
dt
2

2
2
1 VDD
T VDD


T RL 2 2 RL

9


5.3. Hiệu suất mạch khuếch đại chế độ A
 

Pac
Pav

1
Pav 
T

vout
vin



T

0

[ I SSVSS  I SSVDD 
Current drawn
from VSS

VDD sin  t
VDD ]dt
RL

Current drawn from VDD
into drain

 I SSVSS  I SSVDD  0  I SS  (VSS  VDD )

2
VDD
2 RL
1
 

; with VDD  VSS
2
2VDD RL 4

10


5.4. Mạch khuếch đại chế độ B
Mạch khuếch đại chế độ B: mạch chỉ hoạt động trong nửa chu kì
của tín hiệu– hiệu suất được cải thiện
Nguyên tắc hoạt động:

vout

vin

Khi vin dương
 M1 bật; M2 tắt
 IDS1 nạp vout
Khi vin âm
 M1 tắt; M2 bật
 IDS2 xả vout

M1 bật khi M2 tắt và ngược lại; push-pull
11


5.4. Mạch khuếch đại chế độ B
V

vout
Giả sử: vout = VDD sint

vin
t
vin

Méo xuyên tâm

t

Độ méo tăng lên khi kích thước
tín hiệu tăng.
Tín hiệu lớn: méo hài
Tín hiệu nhỏ: méo xuyên tâm
Chúng ta gây ra sự méo tín
hiệu, nhưng vấn đề hiệu suất
được cải thiện như thế nào?
12


5.4. Mạch khuếch đại chế độ B

vout
vin

Cải thiện hiệu suất bằng cách để
transistor hoạt động ở dòng Qpoint = 0 sẽ loại bỏ sự khuếch tán
điện áp tĩnh. NMOS transistor là
một source-follower đối với tín
hiệu vào dương và NMOS
transistor là một source-follower
đối với tín hiệu vào âm.
Vì cả hai transistor đều hoạt động
khi,
V v
V
TP GS
TN

Tín hiệu sóng ra sẽ có vùng chết

hoặc bị méo xuyên tâm.


5.5. Hiệu suất mạch khuếch đại chế độ B
Hiệu suất của mạch loại B
Pac
 
Pav

1
Pav (half cycle) 
T



T /2

1

T



T /2

vout
vin

0

0

VDD

VDD
sin  tdt
RL

VDD

VDD
2
sin
tdt
RL
T

2
2VDD
2 Pav 
 RL
2
VDD
2 RL 
 
  78.5%
2
2VDD 4
 RL

14


5.6. Mạch khuếch đại chế độ AB
Ta có thể sửa lại vấn đề méo trong mạch loại B trong khi vẫn cải
thiện được hiệu suất bằng cách kết hợp mạch loại A và B.
VGG/2 có thể giữ cho hai
transistor hoạt động gần như
cùng lúc.
VGG được chọn để tạo ra dòng
làm việc tĩnh nhỏ ở M1, và M2,
but no so much Q current that the
efficiency drops drastically.


5.6. Mạch khuếch đại chế độ AB
Điện áp phân cực có thể được đặt như trong hình. Chúng ta giả sử rằng điện
áp phân cực được chia đều trên các cực gate-source(hoặc base-drain).

Dòng điện được cho bởi công thức:
2

K n V

 GG V

I 


D

TN

2  2










I R 
I  I exp B B 
C S
2V 
T 


5.6. Mạch khuếch đại chế độ AB


5.7. Mạch chống ngắn mạch
Dòng điện lớn, năng lượng khuếch tán lớn hoặc sự phát
hủy trực tiếp của liên kết base-emitter có thể phá hủy BJT

nếu ngõ ra của mạch follower bị nối tắt vào đất. Q2 được
bổ xung để bảo vệ mạch emitter follower.
Thông thường, điện áp trên R là <0.7 V, Q2 ngưng dẫn. Q2

bật để đưa các dòng phụ ra khỏi cực nền của of Q1. IE1
được giới hạn ở:

I

E1

V
/ R  0.7 / R
BE 2

Đối với tầng ngõ ra, một mạch hạn dòng
tương ự cũng được sử dụng. Đối với
tầng ngõ ra sử dụng MOSFET,
dòng ra được giới hạn ở:
V
 2I / K
V
G n2
TN
2
GS
2
I 

S1
R
R

5.8. Nguồn dòng





Dòng điện đi qua nguồn dòng lí
tưởng là độc lập với điện áp đặt
trên các cực và trở kháng ngõ ra
là rất lớn.

Current
source

Current
sink

Trong nguồn dòng điện tử, dòng
điện phụ thuộc vào điện áp đặt
trên các cực và chúng có trở
kháng đầu ra hữu hạn.
Single-transistor current sources hoạt động trong ¼ của i-v space tạo ra một
trở kháng đầu ra rất lớn.


5.8. Nguồn dòng
V  IoRout
CS

được sử dụng như là một chuẩn mực để so sánh các nguồn dòng khác

nhau.
Đối với một dòng được cho trước trong Q-point, VCS đại diện cho điện
áp tương đương cần đặt trên hai đầu điện trở để đạt được cùng một trở
kháng đầu ra khi một nguồn dòng được cho trước.
V
V  Io Rout  EE R V
EE
CS
R
Đối với điện trở:
V V
V  Io Rout  I ro  I A CE V V V
CS
C
C
A CE A
I
Đối với BJT:
C
1
V
Đối với MOSFET: V  Io Rout  I ro  I  DS  1 V  1
D
D I
CS
 DS 
D


5.8. Nguồn dòng với trở kháng ngõ ra lớn

Đối với MOSFET:
Rout  ro(1 gm R )   R
S
f S
V
V   SS
CS
f 3

Trở kháng ngõ ra của nguồn dòng có thể tăng lên bằng cách đặt một
điện trở mắc nối tiếp với cực emitter hoặc cực source của transistor.
Đối với BJT:




R


o
E
R
 r 1 

out
o
R R r R 

1 2 
E

V
  (V  V )   V
CE
CS
o A
o A


5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1






Ví dụ 1: Thiết kế nguồn dòng với có biên độ của điện áp ngõ ra lớn nhất
với các tham số được cho trước..
Biết:VEE = 15 V, Io = 200 A, IEE < 250 A, Rout > 10 MW, BJT với (o,
VA) = (80, 100 V) và (150, 75 V), VB phải thấp nhất có thể.
Giả sử: Hoạt động trong vùng tích cực và với mô hình tín hiệu nhỏ. VBE
= 0.7 V, VT = 0.025 V, chọn Vo = 0 V đại diện cho giá trị đầu ra.
Phân tích mạch:










o R









E
 oro
R R  r  R
E
1 2
V  Io Rout  oV
CS
A
oV  Io Rout  (200μA)(10MΩ)  2000V
A
Rout  ro 1


5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1
Cả hai BJT đều thõa mãn các điều kiện. Nhưng chúng ta chọn BJT (150,
75V) với oVA cao hơn.
Tổng dòng điện < 250 A. Khi dòng ra bằng 200

A, tối đa là 50 A có thể được sử dụng bởi mạch
phân cực. Dòng được sử dụng bởi mạch phân cực
nền phải bằng từ 5 đến 10 dòng nền của BJT (1.33
A cho BJT với hệ số khuếch đại dòng 150). Vì
vậy dòng phân cực =20 A.
RBB lớn làm giảm trở kháng ngõ ra và output
compliance range (tăng VBB). Đánh đổi việc tăng
lên dòng hoạt động cho một vùng hoạt động
chuẩn rộng hơn, chọn dòng phân cực bằng 40 A.
R  R  15V  375kW
1 2 40A


5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1


5.9.Thiết kế nguồn dòng sử dụng transistor lưỡng cực:
Ví dụ 1