Công nghệ thiết kế số FPGA trong bảo mật FPGA SOLUTIONS

Công nghệ thiết kế số FPGA trong bảo mật - FPGA SOLUTIONS

1 trong 2

/>
FPGA SOLUTIONS

Projects Reference
Project FPGA-Audio – FPGA based
MP3/WAV Player

News >

Công nghệ thiết kế số FPGA trong bảo mật

DE0 Nano VGA Output
Project SMS to LED/LCD Ticker
FPGA-BASED USB INTERFACE
Project FPGA-Based Oscilloscope
Project USB Logic Analyzer
FPGA Stereo Vision Project

Lĩnh vực bảo mật hiện nay trở nên cấp thiết hơn bao giờ hết trong xã hội thông tin. Các phương án bảo mật
bao gồm các giải pháp dựa trên phần mềm cũng như các giải pháp về phần cứng. Các giải pháp về phần cứng
sử dụng công nghệ thiết kế số FPGA (Field Programmable Gate Arrays – Mảng cổng có thể lập trình trường)
đã mang lại những hiệu quả rất lớn trong bảo mật thông tin. Bài báo này sẽ đề cập đến các phương án bảo
mật dựa trên công nghệ thiết kế số FPGA.

CNC steppers interface
LED displays

Hồ Quang Bửu

Digital oscilloscope
Text LCD module
Graphic LCD panel
Music box
PWM and one-bit DAC
RS-232
I2C
JTAG
SPI
PCI Express
PCIe 3.0/2.0/1.1 all-in-one
(XpressRICH)
PCIe with Enhanced DMA
(QuickPCIe)
USB 3.0 Device
10G TCP/IP Hardware Stack
(QuickTCP)
FPGA Introduction
FPGA Software
Altera Quartus II quick-start guide
Xilinx ISE quick-start guide

Lĩnh vực bảo mật hiện nay trở nên cấp thiết hơn bao giờ hết trong xã hội thông tin. Các phương án bảo mật
bao gồm các giải pháp dựa trên phần mềm cũng như các giải pháp về phần cứng. Các giải pháp về phần
cứng sử dụng công nghệ thiết kế số FPGA (Field Programmable Gate Arrays – Mảng cổng có thể lập trình
trường) đã mang lại những hiệu quả rất lớn trong bảo mật thông tin. Bài báo này sẽ đề cập đến các phương
án bảo mật dựa trên công nghệ thiết kế số FPGA.
1. Cơ sở về FPGA

Thiết bị logic khả trình là các thiết bị mà các đặc tính logic có thể được thực hiện bằng cách lập trình. Thiết bị
đơn giản nhất là Logic mảng có thể lập trình PAL (programmable array logic), sau đó ta có CPLD (Complex
Programmable logic devices). FPGA (Field Programmable Gate Arrays) là một mảng các khối logic cái mà có
thể được liên kết cùng nhau để thi hành các dạng logic phức tạp. Nó phức tạp hơn CPLD và PAL, FPGA và có
thể được chia thành 2 loại là Xử lý mịn (Fine Grained) và xử lý thô (Coarse grained). Fine Grained thì được
tạo bởi nhiều cổng logic hoặc nhiều transitor hoặc nhiều tế bào nhỏ vĩ mô. Trong khi đó Coarse grained thì
được tạo ra bởi một lượng lớn hơn các tế bào vĩ mô, cái mà thường được sản xuất từ các mạch hai trạng thái
(flip-flop) hoặc các bảng tìm kiếm (Look up Tables) (LUTs-tạo ra các hàm logic tổ hợp). Ngoài ra, FPGA
cũng có thể phân chia theo kỹ thuật thi hành như: PROM/EPROM/EEPROM/FLASH. Sử dụng FPGA trong
các ứng dụng thiết kế mạch điện tử bằng phương pháp lập trình trên cơ sở các ngôn ngữ đặc tả phần cứng như
VHDL, AHDL, Verilog… hiện nay được ứng dụng rất nhiều và có nhiều triển vọng. Người thiết kế có thể chỉ
cần mô phỏng hoạt động của thiết bị cần thiết kế trên ngôn ngữ HDL, sau đó dịch và nạp xuống FPGA, như
vậy là đã có một mạch thực hiện đúng các chức năng mà ta đã mô phỏng.
2. Hiệu quả của FPGA trong bảo mật
Như chúng ta đã biết, mặc dù các bộ xử lý tín hiệu số DSP, bộ xử lý RISC/GPP và MCU có thể cấu hình rất
mạnh về xử lý tín hiệu thời gian thực, nhưng dùng để thiết kế module bảo mật (crypto module) thì không thích
hợp ở khía cạnh an toàn mật mã. Còn ASIC, ASSP và FPGA tự nó đã mang những thuộc tính thích hợp cho
an toàn mật mã (như cấu trúc chip được đốt vật lý, bảo đảm toàn vẹn, chống tấn công thám thiết kế, không
phụ thuộc vào hệ điều hành nào...). Tuy nhiên, khi sử dụng chúng ta cần nắm được một số tiêu chí để lựa
chọn công nghệ phù hợp như sau:
·
Đối với những sản phẩm đang trong quá trình nghiên cứu phát triển: tiêu chí Dễ phát triển góp
phần đáng kể rút ngắn thời gian nghiên cứu phát triển cũng như hạ giá thành tổng thể cho các sản
phẩm loạt nhỏ và vừa ® FPGA là thích hợp.
·
Đối với những sản phẩm cần khả năng cấu hình lại (như thay thế thuật toán) thì Tính mềm
dẻo cần chú trọng ® FPGA là thích hợp.
·
Đối với những sản phẩm cần tiêu thụ năng lượng thấp (như trong các thiết bị mang xách) và
không đòi hỏi tính mềm dẻo ® ASSP là thích hợp.

·
Đối với những sản phẩm đã xong về thiết kế, không đòi hỏi tính mềm dẻo và sản xuất loạt
lớn ® ASIC là thích hợp.
Thực tế cho thấy FPGA ưu thế hơn so với ASSP và ASIC. Ngoài ra đối với mật mã thì Tính mềm dẻo là một
tiêu chí cần phải xếp lên hàng đầu bởi thuật toán sinh khóa/mã hóa có thể thay đổi theo từng phiên liên lạc
hoặc khi chuyển mạng. Bởi vậy công nghệ thích hợp nhất để cứng hóa mật mã nên lựa chọn chính là
FPGA với những ưu điểm chính:
·

Tốc độ cao vì nó hoàn toàn dựa trên phần cứng (hardware)

·

An toàn mật mã cao

·

Mềm dẻo

·

Dễ phát triển.

3. Một số ứng dụng của FPGA trong bảo mật
Dịch

11:09 SA, 21/12/2017


Công nghệ thiết kế số FPGA trong bảo mật - FPGA SOLUTIONS

2 trong 2

/>
Thực hiện AES bằng FPGA
Tiêu chuẩn mã hóa tiên tiến AES (Advanced Encryption Standard) là một thuật toán được nhiều nước ứng
dụng, việc thực hiện mã hóa AES bằng FPGA có nhiều hiệu quả. Tài nguyên chip FPGA là vấn đề đầu tiên
cần xem xét khi thiết kế cho AES. Có thể sử dụng nhiều chip FPGA cho thiết kế một thuật toán, tuy nhiên giá
thành sẽ tăng. Vì thế người ta thường cố thực hiện toàn bộ thuật toán AES trong một chip FPGA. Khi ấy phải
lưu tâm đến các vấn đề tài nguyên của chip. Trước tiên, để đạt được tốc độ cao cần số lượng lớn các chân vào
ra I/O nhằm hỗ trợ hoàn toàn luồng data 128-bit. Cũng không nên dùng giải pháp dồn kênh mà phải tách riêng
128 bit dữ liệu đầu vào và đầu ra để cho phép cấu trúc ống (pipeline).
Tiếp theo, phải có bus riêng để nhập khóa trước khi bắt đầu mã hóa vì không thể thay đổi khóa của các vòng
trong khi đang mã. Thêm nữa để thực hiện cấu trúc pipeline một cách hoàn toàn cần các tầng pipeline rộng
128 bit, như thế lại cần rất nhiều thanh ghi. Và nữa, cũng cần nhiều bit ghi trong các khối có thể cấu hình của
chip FPGA để sắp xếp các phần tử thiết kế cũng như giảm thiểu số đường dẫn giữa các khối đó. Cuối cùng,
cần chuỗi số nhớ (carry) nhanh giữa các khối có thể cấu hình của FPGA cho các thao tác số học để cực đại
hiệu suất thực hiện các thuật toán AES.
Thực hiện mật mã trên đường Elliptic bằng FPGA
Mật mã trên đường cong Elliptic (ECC) thích hợp với các ứng dụng nhúng vì việc cứng hóa cần ít tài nguyên
phần cứng hơn. So với các hệ mật khóa công khai khác như RSA và logarithm rời rạc thì ECC có độ dài khóa
ngắn hơn, độ an toàn cao hơn.
Ví dụ dùng VLSI để thực hiện ECC 155 bit chỉ cần 11,000 transistor, trong khi đó để có độ an toàn tương
đương RSA phải 512 bit thực hiện trên 50,000 transistor.
ECC cũng an toàn hơn RSA. Để phá được ECC 97 bit cần công suất tính toán gấp đôi để phá RSA 512 bit.
Đã có nhiều nghiên cứu cả về lý thuyết lẫn thực hành để cứng hóa ECC trên FPGA: nghiên cứu ECC trong
trường Galois hỗn hợp nghiên cứu bộ nhân super-serial... Khả năng tiêu thụ ít tài nguyên phần cứng của ECC
là thuận lợi đáng kể cho việc cứng hóa ECC bằng FPGA so với AES.

4. Kết luận

Như vậy, các thuật toán bảo mật đều có thể thực hiện được bằng FPGA với nhiều hiệu năng, tính tối ưu không
thể phủ nhận. Sử dụng và phỏt triển các thuật toán bảo mật bằng công nghệ FPGA sẽ mang lại sự chủ động
cho việc đảm bảo an ninh trên mạng, đảm bảo tính tường minh an toàn của các chứng thực điện tử. Áp
dụng công nghệ FPGA trong lĩnh vực bảo mật nhằm đáp ứng yờu cầu về an toàn thông tin ở Việt Nam là
hướng nghiờn cứu ứng dụng cần được phát triển. (Theo Tạp chí Công nghệ thông tin & Truyền thông)

Tài liệu tham khảo
1.

Nguyễn Bình, Mật mã học, NXB Bưu điện, 2005

2.
Christof Paar., Reconfigurable Hardware in Modern Cryptography., ECC 2000 October 4-6.,
Essen, Germany.
3.
Hagai Bar-El., Security Implications of Hardware vs. Software Cryptographic Modules.,
Information Security Analyst., October 2002.
4.

Cryptology., />
5.
Stephen Brown and Jonathan Rose., Architecture of FPGAs and CPLDs: A
Tutorial., Department of Electrical and Computer Engineering University of Toronto.
6.
AJ Elbirt, C Paar., Towards an FPGA Architecture Optimized for Public-Key
Algorithms., Cryptography and Information Security Laboratory, Worcester, MA 01609.
7.
AJ Elbirt, W Yip, B Chetwynd, C Paar., An FPGA-Based Performance Evaluation of the AES
Block Cipher Candidate Algorithm Finalists., ECE Department, Worcester Polytechnic Institute.

Báo cáo lạm dụng | Được cung cấp bởi Google Sites

11:09 SA, 21/12/2017