Bài tập lớn vi mạch tương tự thiết kế đồng hồ số dùng ic555 và 74ls190 được A

MỤC LỤC

MỤC LỤC....................................................................................................................1
DANH MỤC HÌNH ẢNH............................................................................................2
DANH MỤC BẢNG BIỂU..........................................................................................3
LỜI NÓI ĐẦU..............................................................................................................4
CHƯƠNG 1 - TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP MẠCH DÃY VÀ MẠCH
DAO ĐỘNG
5
1.1. MẠCH TỔ HỢP :.........................................................................................5
1.1.1. Mô hình toán học của mạch tổ hợp:.......................................................5
1.1.2. Mạch chuyển đổi mã, giải mã.................................................................7
1.2. MẠCH DÃY..............................................................................................15
1.2.1. Các mạch lật thường dùng....................................................................15
1.2.2. Thanh ghi và thanh ghi dịch.................................................................17
1.2.3. Bộ đếm..................................................................................................18
1.3. MẠCH DAO ĐỘNG..................................................................................21
1.3.1. Điều kiện dao động...............................................................................21
1.3.2. Mạch dao động dùng cầu viên.............................................................22
1.3.3. Mạch tạo xung......................................................................................25
CHƯƠNG 2 - THIẾT KẾ MẠCH ĐỒNG HỒ SỐ..................................................32
2.1. SƠ ĐỒ KHỐI.............................................................................................32
2.2. TÍNH CHỌN CÁC KHỐI..........................................................................32
2.2.1. Khối tạo xung.......................................................................................32
2.2.2. Khối đếm..............................................................................................33
2.2.3. Khối giải mã.........................................................................................36
2.2.4. Khối hiển thị.........................................................................................38
2.2.5. Khối so sánh.........................................................................................39
2.2.6. Khối điểu khiển.....................................................................................40
2.2.7. Linh kiện phụ........................................................................................41
CHƯƠNG 3 - XÂY DỤNG CHƯƠNG TRÌNH MÔ PHỎNG..............................42

3.1. MÔ PHỎNG QUA PROTEUS...................................................................42
3.2. MẠCH LAYOUT......................................................................................43
3.3. MẠCH 3D..................................................................................................43
CHƯƠNG 4 - PHÂN TÍCH VÀ NHẬN XÉT KẾT QUẢ.......................................44
4.1. Phân tích hoạt động mạch đồng hồ số........................................................44
4.2. Nhận xét......................................................................................................50

1


DANH MỤC HÌNH ẢNH
Hình 1.1:Mô hình tổng quát........................................................................................................5
Hình 1.2: Khối mã hóa 8 sang 3.................................................................................................8
Hình 1.3: Sơ đồ logic mạch mã hóa 8 sang 3.............................................................................9
Hình 1.4: Sơ đồ khối mạch mã hóa 10 sang 4..........................................................................10
Hình 1.5:Mạch logic mã hóa 10 sang 4....................................................................................11
Hình 1.6: sơ đồ khối mạch giải mã 3 sang 8............................................................................12
Hình 1.7: Sơ đồ logic giải mã 3 sang8......................................................................................13
Hình 1.8: Ứng dụng mạch cộng................................................................................................13
Hình 1.9: Mạch giải mã BCD...................................................................................................15
Hình 1.10: Ký hiệu mạch lật kiểu D.........................................................................................16
Hình 1.11: Ký hiệu mạch lật JK...............................................................................................16
Hình 1.12: Sơ đồ thanh ghi nhận dữ liệu song song dài 4 bit..................................................17
Hình 1.13: Sơ đồ bộ ghi dịch nhận dữ liệu nối tiếp dài 4 bit...................................................18
Hình 1.14: Sơ đồ bộ đếm thuận nhị phân đồng bộ 4 bit...........................................................19
Hình 1.15: Giản đồ thời gian bộ đếm thuận nhị phân đồng bộ 4 bit........................................19
Hình 1.16: Sơ đồ bộ đếm thuận thập phân đồng bộ...............................................................20
Hình 1.17: Mạch cầu viên.........................................................................................................22
Hình 1.18: Bộ dao động dùng cầu Viên....................................................................................24
Hình 1.19: Mạch tạo xung dùng IC555....................................................................................25

Hình 1.20: Sơ đồ nguyên lý IC555...........................................................................................26
Hình 1.21: Dạng sóng điện áp trên tụ C và cửa ra mạch tạo xung IC 555..............................27
Hình 1.22: Mạch tạo xung vuông đối xứng dùng IC 555........................................................28
Hình 1.23:Mạch tạo xung với khuếch đại thuật toán...............................................................28
Hình 1.24:Dạng sóng điện áp trên các ngõ vi sai và của ra mạch tạo xung dùng KĐTT.......30
Hình 1.25: Mạch tạo xung vuông và tam giác với KĐTT.......................................................30
Hình 2.1:IC 555.........................................................................................................................33
Hình 2.2:: Sơ đồ chân IC 555....................................................................................................33
Hình 2.3: IC 74LS190...............................................................................................................34
Hình 2.4: Sơ đồ chân IC 74LS190............................................................................................34
Hình 2.5: Sơ đồ trạnh thái đếm.................................................................................................35
Hình 2.6: Sơ đồ nguyên lý mạch...............................................................................................35
Hình 2.7: IC 74LS247...............................................................................................................36
Hình 2.8: Sơ đồ chân ic 74LS247.............................................................................................37
Hình 2.9:Sơ đồ nguyên lý giải mã IC 74LS247.......................................................................37

2


Hình 2.10: Cấu trúc và chân ra của 1 dạng led 7 đoạn.............................................................39
Hình 2.11:Led 7 đoạn loại anode chung và cathod chung cùng với mạch thúc giải mã.........39
Hình 2.12: IC 74HC00..............................................................................................................40
Hình 2.13: Sơ đồ logic (một cổng)...........................................................................................40
Hình 2.14: Sơ đồ chân...............................................................................................................40
Hình 2.15: Khối điều khiển.......................................................................................................41
Hình 2.16: Nút ấn......................................................................................................................41
Hình 3.1: Các linh kiên cần có..................................................................................................42
Hình 3.2: Mạch vẽ proteus........................................................................................................42
Hình 3.3: Mạch layout...............................................................................................................43
Hình 3.4: Mạch 3D....................................................................................................................43

DANH MỤC BẢNG BIỂU
Bảng 1.1: Bảng chân lý mạch mã hóa 8 sang 3..........................................................................8
Bảng 1.2: Bảng chân lý mạch mã hóa 10 sang 4......................................................................10
Bảng 1.3: Bảng chân lý mạch giải mã 3 sang 8........................................................................12
Bảng 1.4: Bảng giải mã BCD...................................................................................................14
Bảng 1.5: Bảng chân lý của mạch lật kiểu D............................................................................16
Bảng 1.6: Bảng chân lý mạch lật kiểu JK.................................................................................16
Bảng 1.7: Bảng tính toán của bộ đếm thập phân dồng bộ với mã BCD 8421.........................20
Bảng 2.1: Bảng chân lý giải mã ic 74LS247...........................................................................38
Bảng 2.2: Bảng ký hiệu chân ic 74HC00.................................................................................40

3


LỜI NÓI ĐẦU
Trong cuộc cách mạng công nghệ 4.0 hiện nay , điện tử tự động hóa, hay
ngành công nghiệp nói chung là một nhu cầu thiết yếu với đời sống của chúng
ta, trong tất cả mọi lĩnh vực cuộc sống để rút ngắn thời gian , nâng cao chất
lượng, cải thiện cuộc sống đáp ứng nhu cầu của con người từng bước phát
triển đất nước hội nhập kinh tế toàn cầu. Tầm quan trọng của tự động hóa và
điện-điện tử nói riêng hay chuyên ngành kỹ thuật nói chung là không thể phủ
nhận, luôn đi cùng với đó là các môn học quan trọng giúp cho sinh viên ngành
kỹ thuật có thể phát triển nhanh chóng hơn ,đưa ngành công nghiệp nước ta
ngày càng lớn mạnh. Giáo trình môn học Vi mạch tương tự và vi mạch số do
tập thể Bộ môn Đo lường và Điều khiển, Khoa Điện, Trường Đại Học Công
Nghiệp Hà Nội biên soạn là tài liệu quan trọng giúp sinh viên cũng như cán
bộ kỹ thuật hoạt động trong điều kiện phát triển nhanh chóng của qua trình tự
động hóa trong các ngành công nghiệp. Vi mạch tương tự là điều không thể
thiếu trong qua trình phát triển ngành công nghiệp của chúng ta hiện nay.

Hôm nay chúng em rất vinh dự được nhận đề tài “Thiết kế mạch đồng hồ
sử dụng IC555 và 74LS190 ( mạch dung để hiển thị thời gian hh:mm:ss theo
chế độ 24h) ” với những gì chúng em đã được thầy cô giảng dậy kết hợp với
sự tìm hiểu , chúng em hi vọng và sẽ cố gắng hết sức có thể để hoàn thành đề
tài một cách tốt nhất có thể. Chắc chắn trong quá trình làm bài sẽ không thể
tránh khỏi những sơ suất , rất mong được thầy cô chỉ dạy them. Em xin trân
thành cảm ơn !

4


CHƯƠNG 1 -

TÌM HIỂU CHUNG VỀ MẠCH TỔ HỢP MẠCH DÃY

VÀ MẠCH DAO ĐỘNG
1.1. MẠCH TỔ HỢP :
1.1.1. Mô hình toán học của mạch tổ hợp:
- Mạch tổ hợp là mạch mà trạng thái đầu ra của mạch chỉ phụ thuộc và
tổ hợp các trạng thái đầu vào ở cùng thời điểm mà không phụ thuộc vào thời
điểm trước đó. - Mạch tổ hợp thường có nhiều tín hiệu đầu vào (x1 ,x2 ,x3…)
và nhiều tín hiệu đầu ra (y1 ,y2 ,y3 …). Một cách tổng quát có thể biểu diễn
theo mô hình toán học như sau:
Với: y1 =f(x1 ,x2 ,…,xn )

y2thể
=f(x1
,…,xn
Cũng có
trình,x2

bày
dưới )
dạng vector
như sau: Y =F(X)
.
Phân
. tích mạch tổ hợp:
Từ yêuym
cầu=f(x1
nhiệm,x2
vụ, đã cho
…,xn
) các vấn đề logic,
biến
thành

ta

để tìm ra bảng Hình
chức1.1:Mô
năng hình
ra bảng
tổng chân
quát lý. - Được thực hiện theo các bước
sau:

Phân tích yêu cầu :
♦ Xác định nào là biến đầu vào.
♦ Xác định nào là biến đầu ra.
5

♦ Tìm ra mối liên hệ giữa chúng với nhau. Điều này đòi hỏi người thiết
kế phải nắm rõ yêu cầu thiết kế, đây là một việc khó khăn nhưng rất quan
trọng trong quá trình thiết kế.
Kẻ bảng chân lý:
- Liệt kê thành bảng về mối quan hệ tương ứng với nhau giữa trạng thái
tín hiệu đầu vào với trạng thái hàm số đầu ra bảng này gọi là bảng chân lý.
Tiến hành thay giá trị logic (0 ,1) cho trạng thái đó ta được bảng chân lý.
Ví dụ:
A

B

C

Bảng chức năng

Bảng chân lý:

Khóa A

Khóa B

Khóa C

Ngắt

Ngắt

Tắt

Ngắt

Đóng

Tắt

Đóng

Ngắt

Tắt

Đóng

Đóng

Sáng

Tổng hợp mạch tổ hợp:
Nếu số biến tương đối ít thì dùng phương
pháp hình vẽ.

Nếu số biến tương đối nhiều thì dùng phương pháp đại số. Được tiến
hành theo sơ đồ sau:
A

B

C

0

0

0

0

1

0

1

0

0

1

1

1

Một số mạch tổng hợp thường ghặp
trong hệ thống :
Các mạch tổ hợp hiện nay thường gặp
là:

6








Mạch chuyển đổi mã, giải mã
Mạch đa hợp và giải đa hợp
Mạch so sánh
Phép tính số học
Mạch phát và kiểm tra chẵn lẻ

Ở đề tài sẽ đi sâu tìm hiểu mạch chuyển đỗi mã và giải mã
1.1.2. Mạch chuyển đổi mã, giải mã
1.1.2.1. Mạch mã hóa
1.1.2.1.1.

Mạch mã hóa 8 đường sang 3 đường

-Mạch mã hoá 8 đường sang 3 đường còn gọi là mã hoá bát phân sang
nhị phân (có 8 ngõ vào chuyển thành 3 ngõ ra dạng số nhị phân 3 bit. Trong
bất cứ lúc nào cũng chỉ có 1 ngõ vào ở mức tích cực tương ứng với chỉ một tổ
hợp mã số 3 ngõ ra; tức là mỗi 1 ngõ vào sẽ cho ra 1 mã số 3 bit khác nhau.
Với 8 ngõ vào (I0 đến I7) thì sẽ có 8 tổ hợp ngõ ra nên chỉ cần 3 ngõ ra (Y2,
Y1, Y0).

Hình 1.2: Khối mã hóa 8 sang 3

Bảng chân lý mạch mã hóa 8 sang 3:
Vào

Ra

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

1

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

1

7


0

0

1

0

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

1

0

0

0

0

0

0

0

1

0

0

1

0

1

0

0

0

0

0

0

1

0

1

1

0

0

0

0

0

0

0

0

1

1

1

1

Bảng 1.1: Bảng chân lý mạch mã hóa 8 sang 3

Từ bảng trên, ta có :

- Y0 = I1 + I3 + I5 + I7
- Y1 = I2 + I3 + I6 + I7
- Y2 = I4 + I5 + I6 +I7

8


Dựa vào 3 biểu thức trên ta có thể vẽ được mạch logic như hình dưới đây :

Hình 1.3: Sơ đồ logic mạch mã hóa 8 sang 3

1.1.2.1.2.

Mạch mã hóa 10 đường sang 4 đường (bộ mã hóa

nhị - thập phân)
- Bộ mã hóa nhị - thập phân là mạch điện có nhiệm vụ chuyển 10 chữ số
hệ thập phân ( từ 0 đến 9) thành mã hệ nhị phân. Dạng mã này còn
được gọi là mã BCD
- Mạch điện của bộ mã hóa có 10 đầu vào tương đương với 10 chữ số
cần mã hóa. Ký hiệu thứ tự I0,I1,I2,I3,I4,I5,I6,I7,I8 và I9. Có số ký tự
cần mã hóa là N=10 vào số bít của mã này là n, sao cho >N. Cụ thẻ
n=4, khi đó ta có số trạng thái =16>N=10. Trong khi đó chỉ cần mã hóa
10 số, vậy còn dư 6 tổ hợp. Ưng với mỗi tổ hợp biến ra chỉ có 1 biến
vào có giá trị logic là 1. Các bit của mã nhị phân ký hiệu là
Y3,Y2,Y1,Y0 ( Y3 là có trọng số cao nhất).

9

Hình 1.4: Sơ đồ khối mạch mã hóa 10 sang 4

Bảng chân lý:
Vào

Ra

I0

I1

I2

I3

I4

I5

I6

I7

I8

I9

Y3

Y2

Y1

Y0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

1

0

0

1

0

0

0

0

0

0

0

0

0

1

0

0

0

0

1

0

0

0

0

0

0

0

0

1

1

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

0

0

0

0

1

0

0

0

0

0

1

0

1

0

0

0

0

0

0

1

0

0

0

0

1

1

0

0

0

0

0

0

0

0

1

0

0

0

1

1

1

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

1

Bảng 1.2: Bảng chân lý mạch mã hóa 10 sang 4

Ta có:
-

Y0=I1+I3+I5+I7+I9
Y1=I2+I3+I6+I7
Y2=I4+I5+I6+I7
Y3=I8+I9

10


Dựa vào 3 biểu thức trên ta có thể vẽ được mạch logic như hình dưới đây :

Hình 1.5:Mạch logic mã hóa 10 sang 4

Trong thực tế hệ thống số cần sử dụng rất nhiều loại mã khác nhau như
mã hex,nạp cho vi điều khiển, mã ASCII mã hoá từ bàn phím máy tính dạng
in kí tự rồi đến các mã phức tạp khác dùng cho truyền số liệu trên mạng máy
tính, dùng trong viễn thông, quân sự. Tất cả chúng đều tuân theo quy trình
chuyển đổi bởi 1 bộ mã hoá tương đương.
1.1.2.2. Mạch giải mã
Mạch giải mã là mạch có chức năng ngược lại với mạch mã hoá tức là
nếu có 1 mã số áp vào ngõ vào thì tương ứng sẽ có 1 ngõ ra được tác động,
mã ngõ vào thường ít hơn mã ngõ ra. Tất nhiên ngõ vào cho phép phải được
bật lên cho chức năng giải mã. Mạch giải mã được ứng dụng chính trong ghép
kênh dữ liệu, hiển thị led 7 đoạn, giải mã địa chỉ bộ nhớ. Hình dưới là sơ đồ
khối của mạch giải mã

11


1.1.2.2.1.

Giải mã 3 sang 8

Mạch giải mã 3 đường sang 8 đường bao gồm 3 ngõ vào tạo nên 8 tổ hợp
trạng thái, ứng với mỗi tổ hợp trạng thái được áp vào sẽ có 1 ngõ ra được tác
động. Được ứng dụng nhiều trong các mạch giải mã cộng.

Hình 1.6: sơ đồ khối mạch giải mã 3 sang 8

Ta có bảng chân lý:
Vào

Ra

C

B

A

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

0

0

0

1

0

0

0

0

0

0

0

0

0

1

0

1

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

0

0

0

1

1

0

0

0

1

0

0

0

0

1

0

0

0

0

0

0

1

0

0

0

1

0

1

0

0

0

0

0

1

0

0

1

1

0

0

0

0

0

0

0

1

0

1

1

1

0

0

0

0

0

0

0

1

Bảng 1.3: Bảng chân lý mạch giải mã 3 sang 8

12


Từ bảng chân lý ta có sơ đồ logic:

Hình 1.7: Sơ đồ logic giải mã 3 sang8

Rút gọn hàm logic sử dụng mạch giải mã :
Nhiều hàm logic có ngõ ra là tổ hợp của nhiều ngõ vào có thể được xây
dựng từ mạch giải mã kết hợp với một số cổng logic ở ngõ ra(mạch giải mã
chính là 1 mạch tổ hợp nhiều cổng logic cỡ MSI). Mạch giải mã đặc biệt hiệu
quả hơn so với việc sử dụng các cổng logic rời trong trường hợp có nhiều tổ
hợp ngõ ra. Như vậy sẽ cần 1 cổng OR để nối chung các tổ hợp logic thứ 1, 2,
4, 7 để đưa ra ngõ S.Tương tự ngõ ra C cũng cần 1 cổng OR với ngõ vào là tổ
hợp logic thứ 2, 5, 6, 7.Vậy mạch giải mã thực hiện bảng logic trên sẽ được
mắc như sau :

13


Hình 1.8: Ứng dụng mạch cộng

1.1.2.2.2.

Mạch giải mã BCD sang thập phân

Bảng 1.4: Bảng giải mã BCD

Để ý là vì có 4 ngõ vào nên sẽ có 16 trạng thái logic ngõ ra. Ở đây chỉ sử
dụng 10 trạng thái logic đầu, 6 trạng thái sau không dùng. Với mạch giải mã 4
sang 16 thì sẽ tận dụng hết số trạng thái ra.
Về nguyên tắc ta có thể mã hoá từ n đường sang m đường và ngược lại
giải mã từ m đường sang n đường, chức năng giữa mã hoá và giải mã không
rõ rệt lắm, chúng đều làm nhiệm vụ chuyển đổi từ mã này sang mã khác
(những mạch ở trên đều nói đến mã hệ 2, thực ra còn nhiều loại mã khác).
Cũng chỉ có một số chúng được tích hợp sẵn trong IC như 7441, 7442 là giải
mã BCD sang thập phân, 7443 là giải mã thừa 3 sang thập phân, …

14


Cấu tạo logic và bảng hoạt động của nó sẽ minh hoạ rõ hơn cho mạch
giải mã này :

Hình 1.9: Mạch giải mã BCD

1.2. MẠCH DÃY
-Mạch dãy là mạch logic có các phần thử nhớ được tạo bởi các mạch lật
và các mạch cổng logic. Các biến ra của mạch dãy không chỉ phụ thuộc vào tổ
hợp biến vào mà còn phụ thuộc cả vào trạng thái hiện tai của mạch.
1.2.1. Các mạch lật thường dùng
-Mạch lật còn được gọi là mạch Flip-Flop. Mạch lật là mạch có 2 trạng
thái ổn định (0 và 1), là mạch logic tạo phần tử nhớ. Tín hiệu ra của mạch ở
bước kế tiếp không chỉ phụ thuộc vào các tín hiệu đến các cửa vào ở thời
điểm đó, mà còn phụ thuộc vào trạng thái hiện tại của mạch.
1.2.1.1. Mạch lật kiểu D
-Mạch lật kiểu D có tín hiệu ra Q lặp lại tín hiệu vào nhưng chậm lại 1
khoảng thời gian. Mạch có 1 ngõ vào là D, loại đồng bộ còn có thêm ngõ vào
đồng bộ CP. Mạch lật kiểu D có 2 ngõ ra Q và .

15


Hình 1.10: Ký hiệu mạch lật kiểu D

Giá trị cửa vào D

Giá trị cửa ra tại nhịp kế tiếp

Ghi chú

0
1

0
1

Có thời gian trễ
Có thời gian trễ

Bảng 1.5: Bảng chân lý của mạch lật kiểu D

Vậy, phương trình trạng thái của mạch lật kiểu D có dạng:
= D với thời gian trễ
1.2.1.2. Mạch lật kiểu JK
-Mạch lật kiểu JK có 2 ngõ vào là : ngõ vào đặt J – chuyển trạng thái
mạch về 1 và ngõ vào xóa K – chuyển trạng thái mạch về 0. Cũng như các
dạng mạch lật khác, mạch kiểu JK có 2 ngõ ra là Q và .

Hình 1.11: Ký hiệu mạch lật JK

Thứ tự

J

K

1

2
3
4

0
0
1
1

0
0
0
0

0
1
0
1

0
1
1
1

Thứ tự

J

K

5
6
7
8

0
0
1
1

1
1
1
1

0
1
0
0

0
0
1
0

Bảng 1.6: Bảng chân lý mạch lật kiểu JK

16

Vậy, mạch lật kiểu JK có phương trình trạng thái:
= J+

Và, khi J=K=1 trạng thái sẽ chuyển sang trạng thái đảo mỗi khi có xung
động bộ.
1.2.2. Thanh ghi và thanh ghi dịch
-Thanh ghi là dãy mạch nhớ có chức năng lưu giữ dữ liệu hoặc biến đổi
dữ liệu số nối tiếp sang song song và ngược lại. Mỗi mạch lật chỉ lưu được 1
bit, vậy thanh ghi dài bao nhiêu bit phải được tạo từ bấy nhiêu mạch lật.
1.2.2.1. Thanh ghi dịch dữ liệu song song
-Mạch có 4 mạch lật kiểu D ký hiệu theo thứ tự ÷. Bốn dữ liệu đến ngõ
vào D của 4 mạch lật tương ứng là ÷, còn ÷ là ngõ ra của 4 mạch lật, cũng là
ngõ ra của thanh ghi. Sau khi cấp dữ liệ 4 bit đến các ngõ vào ÷, khi có sườn
âm của xung dịch thời CP, tại các ngõ ra sẽ có: =. Ngay cả khi có dữ liệu mới,
nhưng không có xung dịch thời CP thì dữ liệu cửa ra vẫn không đổi, nên
thanh ghi loại này còn gọi là mạch chốt dữ liệu.

Hình 1.12: Sơ đồ thanh ghi nhận dữ liệu song song dài 4 bit

17


1.2.2.2. Bộ ghi dịch
-Mạch này cũng sử dụng 4 mạch lật kiểu D ký hiệu theo thứ tự÷, cửa vào
D của F0 là cửa vào dữ liệu nối tiếp. ÷ là các ngõ ra của mạch lật, cũng là ngõ
ra song song của bộ ghi dịch.

Hình 1.13: Sơ đồ bộ ghi dịch nhận dữ liệu nối tiếp dài 4 bit

-Dữ liệu vào nối tiếp được cấp đến ngõ vào D của mạch lật F0 theo thứ

tự từ bit có trọng số cao nhất ( từ ÷). Mỗi xung CP đẩy dữ liệ sang phải 1 nhịp
qua các mạch lật. Vậy, sau 4 nhịp xung CP, tại cửa ra song song có:
=
1.2.3. Bộ đếm
-Bộ đếm là thiết bị đếm được số xung đến các của vào, đầu ra của bộ
đếm là số lượng xung đếm được.
1.2.3.1. Bộ đếm nhị phân đồng bộ
-Nội dung của bộ đếm nhị phân đồng bộ là số lượng xung đến của vào ở
dạng số nhị phân. Đó là số nhị phân với số bit n bằng số mạch lật của bộ đếm.
Số xung đếm được sẽ là N=.

18


Hình 1.14: Sơ đồ bộ đếm thuận nhị phân đồng bộ 4 bit

-Mạch có 4 mạch lật kiểu JK, được ký hiệu rừ ÷, sử dụng các mạch
NAND tọa mạch logic tổ hợp điều khiển. Xét nguyên lý làm việc của bộ đếm
bắt đầu từ nội dung ban đầu của bộ đếm với = 0000. Sau mỗi nhịp xung CP,
nội dung bộ đếm tăng 1 đơn vị. Đến khi đủ 15 xung CP thì bộ đếm có trạng
thái với = 1111 và thêm 1 nhịp xung CP nữa trởi lại về 0000.

Hình 1.15: Giản đồ thời gian bộ đếm thuận nhị phân đồng bộ 4 bit

1.2.3.2. Bộ đếm thập phân đồng bộ
-Bộ đếm thập phân đồng bộ là bộ đếm 4 bit chỉ đếm 10 xung CP. Nội
dung bộ đếm là mã nhị phân của 10 chữ số thập phân 0÷9. Vậy, mạch được
tạo bởi 4 mạch lật và các mạch cổng logic.

19

Hình 1.16: Sơ đồ bộ đếm thuận thập phân đồng bộ

-Mạch có 4 mạch kiểu JK, được ký hiệu từ ÷và sử dụng 5 mạch AND.
Xung đồng thời cấp đến cả 4 mạch lật. Cửa vào J,K của mạch lật thứ nhất đều
có mức “1”. ÷ là các ngõ ra của 4 mạch lật, cũng là ngõ ra dữ liệu của bộ đếm.
C là đầu ra nhớ lên hàng thập phân cao hơn của bộ đếm.
Thứ tự
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

0
0
0
0

0
0
0
0
1
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1
0
1
0
1
0

1
0
1

0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0

0
0
0
1
1
1
1
0
0

0
0
1
1
1
1
0

0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0

1
0
1
0
1

0
1
0
1
0
1
0
1
0
1
0

C
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
1

Bảng 1.7: Bảng tính toán của bộ đếm thập phân dồng bộ với mã BCD 8421

Khi = 1001 , thì C==1. Với bộ đếm sử dụng 4 mạch lật như hình trên, chỉ
dùng 10 trạng thái đầu , vậy còn dư 6 trạng thái sau.

20


+Nhận xét:
Khi chuyển đến trạng thái có giá trị 1001, tín hiệu nhớ C=1 để chuyển
lên chữ số thập phân cao hơn liền kề. Thực ra, C chỉ được chuyển ở nhịp xung
CP tiếp theo, khi bộ đếm đang xét chuyển từ 1001 về 0000. Các trạng thái từ
0÷9 được gọi là trạng thái sử dụng. Còn các trang thái từ 10÷15 gọi là trạng
thái cấm ( trạng thái không sử dụng).
1.3.MẠCH DAO ĐỘNG
-Mạch dao động là mạch điện tử tạo ra tín hiệu biến đổi theo chu kỳ.
Dựa vào dạng tín hiệu do mạch dao động tạo ra, người ta chia mạch dao động
ra làm 2 loại, mạch dao động hình sin (dao động điều hòa) và mạch dao động
tạo xung. Mạch dao động tạo ra tín hiệu có tần số từ vài Hz đến hàng nghìn
MHz.
-Các loại mạch dao động sử dụng các phần tử tích cực là: tranzito ( loại
lưỡng cực hoặc FET), diode tuy-nen, mạch tích hợp KĐTT hoặc các mạch
tích hợp với các chức năng khác.
1.3.1. Điều kiện dao động

-Khối 1: khối khuếch đại có hàm truyền đạt dạng phức ( với K là modun
hàm truyền đạt của khối khuếch đại và là góc pha ban đầu hàm truyền đạt
khối khuếch đại).
-Khối 2: khối khuếch đại có hàm truyền đạt dạng phức ( với là modun
hàm truyền đạt của khối phản hồi và là góc pha ban đầu hàm truyền đạt khối

phản hồi).
21


Ta có : điều kiện để duy trì dao động là tích các hệ số khuếch đại dạng
phức vòng kín bằng 1 ()
Hay có thể viết :
Suy ra có:
 Điều kiên cân bằng biên độ:
 Điều kiện cân bằng góc pha: ( với n = 0,±1,±2,...)
Kết luận:
Mạch dao động là mạch khuếch đại tự điều khiển bằng phản hồi dương
từ đầu ra quay lại đầu vào. Năng lượng tự tạo dao động lấy từ nguồn 1 chiều
được cung cấp. Mạch phải đảm bảo cân bằng biên độ và cân bằng pha. Mạch
dao động chứa ít nhất một phần tử tích cực làm nhiệm vụ biến đổi năng lượng
một chiều sang xoay chiều. Mạch dao động chứa một phần tử phi tuyến hay
một khâu điều chỉnh để đảm bảo cho biên độ dao động không đổi ở trạng thái
xác lập.
1.3.2. Mạch dao động dùng cầu viên
1.3.2.1. Mạch cầu viên

Hình 1.17: Mạch cầu viên

 Tổng trở nhóm RC nối tiếp:
 Tổng trở nhóm RC song song:
Và có :
Vậy có :
22

Chia biểu thức cho tử số ta được:

Sau khi thay p=j có đặc tính tần số của mạch:

Modun của đặc tính tần số :

Góc pha của đặc tính tần số:

+Nhận xét:
Khi chọn C1=C2=C, R1=R2=R. Để có được tín hiệu vào của cầu Viên
không lệch pha: .
 Vậy tần số riêng của mach cầu:
 Hệ số truyền đạt của cầu Viên:
Nên mạch cầu Viên được sử dụng ở mạch hồi tiếp với bộ khuếch đại không
đảo sẽ tạo được bộ dao động.
1.3.2.2. Bộ tạo dao động hình sin dùng cầu Viên
-Đây là mạch cung cấp tín hiệu dạng hình sin. Các điện trở R1,R2 tạo
mạch phản hồi âm, các diode dùng để hạn chế biến độ điện ấp ra Uo. Các
nhóm RC là cầu Viên trong mạch phản hồi dương để tạo ra dao động.

23


Hình 1.18: Bộ dao động dùng cầu Viên

Điều kiện để có dao động là tích hệ số khuếch đại và hệ số hồi tiếp tạo
thành mạch kín . Suy ra, hệ số khuếch đại mạch chính phải có giá trị K=3.
Điều kiện pha được đảm bảo nhờ cầu Viên là mạch phản hồi dương và ở tần
số riêng, vậy tín hiệu phản hồi và tín hiệu ra của mạch lệch nhau góc . Vậy
đã đảm bảo điều kiện để mạch trên duy trì dao động điều hòa.

Vấn đề còn lại là cần xác định tương quan giá trị các điện trở R1,R2.
Hệ số khuếch đại mạch chính :
-

: là hệ số khuếch đại mạch hở cảu KĐTT
: là hệ số phản hồi âm tạo bởi R1,R2

Vì KĐTT có rất lớn, suy ra hay
Trong khi đó, lại có: . Có quan hệ R1=2R2
+Nhận xét:
Đây là điều kiện cân bằng, nhuwgn khí đó điện áp vi sai giữa 2 lối vào
của KĐTT =0, vậy ban đầu không thể dao động được, thường phải chọn
24


R2đảm R2=R1/2.
1.3.3. Mạch tạo xung
1.3.3.1. Mạch tạo xung dùng IC 555

Hình 1.19: Mạch tạo xung dùng IC555

Nhóm điện trở RA, RB , và C tạo mạch dao động ( nạp, xả điện).

25