Bao cao thi nghiệm kỹ THUẬT số

Báo cáo thí nghiệm KỸ THUẬT SỐ Trang

MỤC LỤC
BÀI 1. KHẢO SÁT CỔNG LOGIC VÀ FLIP-FLOP 2
I. MỤC ĐÍCH VÀ YÊU CẦU 2
II. DỤNG CỤ THÍ NGHIỆM 2
III. CÁC THÍ NGHIỆM 2
1. Các cổng logic cơ bản 2
2. Cấu tạo ngõ ra của cổng TTL 5
4. Khảo sát hoạt động của các Flip-Flop 9
BÀI 2. KHẢO SÁT HỆ TỔ HỢP VÀ HỆ TUẦN TỰ 11
I. MỤC ĐÍCH VÀ YÊU CẦU 11
II. DỤNG CỤ THÍ NGHIỆM 11
III. CÁC THÍ NGHIỆM 11
1. Khảo sát mạch đếm không đồng bộ (đếm nối tiếp) 11
2. Khảo sát mạch đếm đồng bộ (74LS193) 12
3. Khảo sát mạch so sánh 4 bít (74LS85) 13
4. Khảo sát thanh ghi dịch 4 bít (74LS194) 15
5. Khảo sát mạch cộng nhớ nhanh 4 bít (74LS283) 18


BÀI 1. KHẢO SÁT CỔNG LOGIC VÀ FLIP-FLOP

I. MỤC ĐÍCH VÀ YÊU CẦU

Khảo sát các cổng logic cơ bản dùng các vi mạch tích hợp TTL và CMOS, khảo sát hoạt động của cá
đơn giản: mạch điều khiển bus dữ liệu, mạch chia tần số sử dụng JKFF, DFF…

Để hoàn thành bài thí nghiệm này sinh viên cần nắm vững lý thuyết đã được học trong giáo trình Kỹ
Flip-Flop.

II. DỤNG CỤ THÍ NGHIỆM
•

1 FACET Base Unit. (Đế lắp mạch thí nghiệm).
•

1 Digital Logic Fundamental circuit board (Board mạch thí nghiệm).
•

1 VOM.
•

1 Dao động ký.
•

Các dây nối và các connector.

III. CÁC THÍ NGHIỆM

1. Các cổng logic cơ bản


Mục đích bài thí nghiệm: nhằm kiểm tra hoạt động của các cổng logic cơ bản AND, NAND, OR, NO
mạch cổng TTL.

Các khối được sử dụng trên board mạch: AND/NAND, OR/NOR, XOR/XNOR, CLOCK, INPUT
Các vi mạch được sử dụng thực hiện các khối trên:
•

74LS00: 04 cổng NAND 2 ngõ vào

•

74LS02: 04 cổng NOR 2 ngõ vào
•

74LS04: 06 cổng NOT (Inverter)
•

74LS136: 04 cổng XOR

a. Kiểm tra nguồn cung cấp cho các vi mạch:
•

Lắp board TN vào đế, bật công tắc nguồn (đèn LED chỉ thị nguồn sáng báo +5V).
•

Dùng VOM đo nguồn cung cấp cho các vi mạch (đo chân 14 và chân 16 của các IC), giá trị đi

b. Kiểm tra nguồn xung Clock và các tín hiệu Input A, B:
•

Dùng VOM đo giá trị điện áp ra của nguồn xung clock là: V1 = 2.16 V
•

Dùng VOM đo giá trị điện áp tại chân số 3 của IC NE555, giá trị đo được V2 = 2.16 V
•


Ta thấy V1 = V2
•

IC NE555 thực hiện vai trò là mạch dao động tạo xung Clock
•

Quan sát hình dạng của xung clock bằng cách sử dụng kênh 1 (kênh X) của dao động ký. Từ d
xác định chu kỳ và tần số dao động của xung clock:
Thời gian có xung: TON = 10.1 µs
Thời gian không có xung: TOFF = 12 µs
Chu kỳ dao động: T = TON + TOFF = 22.1 µs
Tần số dao động: f = 1/T = 45 Hz
•

Sử dụng thêm kênh 2 (kênh Y) của dao động ký quan sát dạng sóng tại chân số 6 của IC NE55
•

Điện áp nạp của tụ không tăng tuyến tính vì tăng theo hàm mũ
•

Nếu muốn tạo ra điện áp nạp tuyến tính (điện áp có dạng tam giác) phải cải tiến mạch dao độn
hằng τ=RC lớn , có thể tăng R hay giảm điện dung tụ điện
•

Giá trị điện áp trung bình của nguồn xung clock theo công thức:

2.24(V)
•

Kiểm tra mức logic ‘0’ và ‘1’ của các ngõ vào input A, B bằng cách sử dụng VOM ta có bảng

Mức

Điện áp đo được bằng VOM

Logic
Input A

Input B

Logic 0

0.25mV

3mV

Logic 1

4.91V

4.93V

c. Kiểm tra bảng chân trị của các cổng logic:

Sử dụng các dây nối, các connector lần lượt cấp tín hiệu logic ‘0’ và ‘1’ cho các đầu vào A và B của
mức logic ở các ngõ vào A, B. Quan sát trạng thái đèn LED tại ngõ ra của cổng AND và dùng VOM
để kiểm tra lại bảng chân trị (bảng trạng thái) của cổng AND OR, NAND, NOR, XOR, XNOR. Ứng
quả đo sau:
Bảng chân trị cổng AND:

Bảng chân trị cổng NAND

A

B

Y = A.B

Điện áp VY

0

0

0

0.1V

0

1

0

0.1V

1

0

0

0.1V

1

1

1

3.97V


A

B

Y

Điện áp VY

0

0

1

4.12V

0

1

1

4.12V

1

0

1

4.12V

1

1

0

0.11V

A

B

Y

Điện áp VY

0

0

0

0.14V

0

1

1

3.69V

1

0

1

3.69V

1

1

1

3.69V

A

B

Y

Điện áp VY

0

0

1

3.95V

Bảng chân trị cổng OR

Bảng chân trị cổng NOR


0

1

0

0.17V

1

0

0

0.17V

1

1

0

0.17V

A

B

Y

Điện áp VY

0

0

0

0.15V

0

1

1

4.95V

1

0

1

4.95V

1

1

0

0.15V

A

B

Y

Điện áp VY

0

0

1

4.95V

0

1

0

0.16V

1

0

0

0.16V

1

1

1

4.95V

Bảng chân trị cổng XOR

Bảng chân trị cổng XNOR


d. Sử dụng cổng AND và NAND để đóng/mở tín hiệu:
•

Cổng AND và NAND cho tín hiệu đi qua khi ngõ vào : A = 0
•

Cổng AND và NAND không cho tín hiệu đi qua khi ngõ vào: A = 1
•

Sự khác nhau của dạng sóng ngõ ra Y1 và Y2 khi sử dụng cổng AND và NAND để đóng mở t
mở tín hiệu khác nhau

e. Sử dụng cổng XOR và XNOR để đệm và đảo mức tín hiệu:
Khối XOR/XNOR

Trong đó: A đóng vai trò là ngõ vào điều khiển (control) và B đóng vai trò là ngõ vào dữ liệu (data).

Sử dụng 2 kênh của dao

•

Kênh 1 quan sát tín hiệu
•

Kênh 2 quan sát tín hiệu
B không đổi khi A=1 : thời gian có xung X1 lớn hơn khi A=0

Lần lượt thay đổi vị trí của công tắc A để thay đổi mức logic của ngõ vào tín hiệu điều khiển A và qu
dạng sóng quan sát được:
•


Khi ngõ vào điều khiển A = 1 thì: X1 = B
•

Khi ngõ vào điều khiển A = 0 thì: X1 = B
Không thể dùng cổng XOR / XNOR để đóng/mở tín hiệu dữ liệu được
Kết luận :
Chỉ có thể dung cổng NAND or NOR để đóng mở tín hiệu
2. Cấu tạo ngõ ra của cổng TTL
Các khối mạch được sử dụng: OPEN COLLECTOR, TRI-STATE OUTPUT.
Các vi mạch được sử dụng:
•

7407: 06 cổng đệm cấu tạo ngõ ra cực thu để hở (Hex Buffer with Open Collector)
•

74LS14: 06 cổng đảo Schmitt Trigger (Hex Schmitt Trigger Inverter)
•

74LS04: 06 cổng đảo
•

74LS126: 04 cổng đệm với cấu tạo ngõ ra 3 trạng thái.

a. Đặc tính của cổng ĐẢO loại Schmitt Trigger (74LS14)

Chúng ta thử quan sát điện áp tại đầu ra của cổng ĐẢO khi đặt ở đầu vào một tín hiệu xung có tần số
xung rất rộng), xét 2 trường hợp: cổng đảo loại chuẩn (standard) và cổng đảo loại Schmitt. Dạng són
R


õ ràng khi sử dụng cổng đảo Schmitt Trigger đối với các tín hiệu biến thiên chậm (tần số thấp) dạng
không mong muốn tác động vào mạch.
Đặc tuyến truyền đạt của cổng ĐẢO loại Schmitt Trigger như sau:

Y
êu cầu của thí nghiệm: xác định được các giá trị điện áp VUTP và VLTP của cổng đảo Schmitt Trigge
mạch đảo 74LS14.
Thực hiện mạch sau đây:

Trong đó V là nguồn điện áp được lấy từ khối TTL/CMOS COMPARISON và có thể thay đổi giá
trimmer POSITIVE SUPPLY trên đế cắm board mạch thí nghiệm (Base Unit).

Các bước tiến
•

Lắp mạ
•

Dùng V
vào VA
mức lo
•

Quan s
sẽ thấy
•

Điều chỉnh trim
VA và quan sát trên dao động ký cho đến khi ngõ ra Y vừa chuyển xuống mức logic 0 thì dừng
chính là điện áp VUTP, có giá trị là:
VUTP = 6.08 (V)
•


Tiếp tục tăng điện áp vào VA, ngõ ra Y không đổi mức logic, ngõ ra lúc này bằng : VOL = 0.14
•

Tiếp tục xác định mức ngưỡng thấp VLTP bằng cách giảm điện áp ngõ vào VA cho đến khi ngõ
dừng lại, đo các giá trị điện áp VY và VLTP ta có:
VOH = 4.23 (V), VLTP = 0.328 (V)
•

Vẽ đặc tuyến truyền đạt của cổng đảo Schmitt 74LS14

b. Khảo sát ngõ ra cực thu để hở

M
ạch thí nghiệm sau (trên khối OPEN COLLECTOR):
: X1 và X2 không nối nhau.
•

Các biểu thức logic của Y1, Y2 theo A và B
•

Y1=bù A
•

Y2=bù B
•

Kiểm tra lại các biểu thức logic của Y1 và Y2 bằng cách cho tín hiệu logic 0 và 1 vào A, B và d
kiểm tra vào bảng sau:

A

Y1

VY1

B

Y2

VY2

0V

1

4.96V

0V

1

4.26V

5V

0

0.14V

5V

0

0.13V

•

Giải thích các kết quả điện áp đo được trong bảng do Y1=bù A Y2=bù B
•

Để cổng logic ngõ ra cực thu để hở hoạt động được cần phải có điều kiện là không nối X 1 và X
•

Bây giờ dùng CONNECTOR nối X1 và X2 (lúc này Y1 = Y2). Thay đổi các giá trị logic ngõ và


ghi các kết quả vào bảng sau:

A

0

B

Y1

VY1

4.95V

0

1

0

1

0

0.073V

1

0

0

0.072V

1

1

0

0.069V

•

Các kết quả trên là do nối X1 và X2 (lúc này Y1 = Y2)

Mạch logic trên thực hiện hàm chức năng NOR
c. Khảo sát ngõ ra 3 trạng thái
Thực hiện thí nghiệm trên khối TRI-STATE OUTPUT.
•

Nêu ý nghĩa chức năng của các ngõ vào A (INPUT) và B (OUTPUT ENABLE) ?
•

Giải thích hoạt động của mạch ?

Tiến hành thí nghiệm để kiểm tra lại các kết luận ở trên về hoạt động của ngõ ra 3 trạng thái:

B

Y
A
(Input)

(Output)

0

0

0

1

1
1

(Output Enable)

0

Trạng thái
LED xanh

Trạn

LED

0

0

0

0

0

0

0

1

0

1

1

0

1

•

Mức tích cực của tín hiệu cho phép ngõ ra (B – Output enable) là mức logic: 1
•

Ngõ ra 3 trạng thái có thể ứng dụng ở những mạch TTL
•

Để mức tích cực của tín hiệu Output Enable (B) là mức logic ‘0’ cần cải tiến mạch trên bằng c
đảo từ ‘1’ sang ‘0’

4. Khảo sát hoạt động của các Flip-Flop

Bài thí nghiệm này nhằm mục đích kiểm tra lại hoạt động của các Flip Flop thông dụng (DFF, JKFF
giữa các loại FF, cuối cùng ứng dụng JKFF và DFF thực hiện các mạch chia tần số.
Các khối mạch sử dụng: D-TYPE FLIP-FLOP và JK FLIP-FLOP.


a. Khảo sát bảng trạng thái của các Flip Flop
Tiến hành thí nghiệm :
•

Kiểm tra lại bảng trạng thái của DFF và JKFF

•

Kiểm tra chức năng của các ngõ vào điều khiển trực tiếp CLEAR và PRESET đối với cả 2 lo

b. Dùng JKFF thực hiện chức năng của RSFF, TFF và DFF
•

Các sơ đồ sử dụng JKFF thực hiện chức năng của RSFF, TFF và DFF

c. Ứng dụng JKFF và DFF thực hiện các mạch chia tần số


Do có thể chuyển đổi giữa cổng JKFF ◊ DFF nên sơ đồ thực hiện chia tần số giống DFF
•

Vẽ sơ đồ sử dụng JKFF thực hiện mạch chia 2 tần số xung CLK

•

Thực hiện mạch chia 4 tần số bằng cách ghép nối tầng 2 mạch chia 2 ở trên. Quan sát dạng só
ra Q = fCk/4
BÀI 2. KHẢO SÁT HỆ TỔ HỢP VÀ HỆ TUẦN TỰ
I. MỤC ĐÍCH VÀ YÊU CẦU
Trong bài thí nghiệm này sinh viên sẽ được khảo sát một số mạch tổ hợp và mạch tuần tự đơn giản:
bit, bộ đếm không đồng bộ, bộ đếm đồng bộ, thanh ghi dịch 4 bít.

Qua bài thí nghiệm sinh viên có thể hiểu được nguyên tắc hoạt động của một số mạch tổ hợp và mạc
số TTL thường được sử dụng. Sau khi hoàn thành bài thí nghiệm này, sinh viên có thể tự mình hệ thố
thuyết, trên cơ sở đó vận dụng để thiết kế được những mạch ứng dụng phức tạp hơn.

Để hoàn thành bài thí nghiệm này sinh viên cần nắm vững lý thuyết đã được học trong giáo trình Kỹ
II. DỤNG CỤ THÍ NGHIỆM


•

1 FACET Base Unit. (Đế lắp mạch thí nghiệm).
•

1 Digital Circuit Fundamental 1 board (Board mạch thí nghiệm).
•

1 VOM.
•

1 máy phát sóng vuông
•

Các dây nối và các connector.

III. CÁC THÍ NGHIỆM
1. Khảo sát mạch đếm không đồng bộ (đếm nối tiếp)
Khối mạch thực hiện: ASYNCHRONOUS RIPPLE COUNTER
a. Khảo sát tác dụng của các ngõ vào CLR và PR:
•

Quan sát sơ đồ mạch của bộ đếm không đồng bộ (đếm nối tiếp) sử dụng 4 JKFF (được thực h
của TFF mắc nối tiếp với nhau.
•

Khảo sát hoạt động xóa (CLEAR) và đặt trước (PRESET) bộ đếm bằng cách cấp tín hiệu logi
•

Dùng tụ điện có giá trị C = 10 (µF) mắc thêm vào mạch để khảo sát tác dụng của mạch RC tro
đầu khi bật nguồn cung cấp.

b. Khảo sát hoạt động đếm lên:
•

Cấp xung Clock từ khối tạo xung PULSE vào ngõ vào CLOCK của mạch.
•

Xóa bộ đếm về 0.
•

Thay đổi vị trí công tắc ở khối PULSE để tạo xung kích khởi cho bộ đếm và quan sát sự thay
đến 1111. Lưu ý: đèn sáng tương ứng mức logic “1”, đèn tắt tương ứng mức logic “0”.
•

Dùng máy phát sóng cấp tín hiệu xung vuông có tần số 1 Hz vào ngõ vào CLOCK của bộ đếm
•

Tăng tần số xung CLOCK của máy phát sóng để tăng tốc độ đếm.
•

Nhận xét : khi tăng tần số xung Clock của bộ đếm thì trang thái đếm của đèn tăng lên, khi tần
sáng

2. Khảo sát mạch đếm đồng bộ (74LS193)
Khối mạch thực hiện: SYNCHRONOUS COUNTER

Vi mạch TTL 74LS193 là bộ đếm đồng bộ thuận/nghịch 4 bít, với các ngõ vào dữ liệu cho phép nhập


•

CLEAR : ngõ vào xóa bộ đếm về 0000.

•

LOAD : ngõ vào cho phép nhập dữ liệu vào bộ đếm.
•

A, B, C, D : các ngõ vào dữ liệu.
•

COUNT UP : ngõ vào nhận xung cho phép đếm lên, kích khởi sườn lên.
•

COUNT DOWN : ngõ vào nhận xung cho phép đếm xuống, kích khởi sườn lên.
•

QA, QB, QC, QD : các ngõ ra bộ đếm.
•

CARRY và BORROW : các ngõ ra này cho phép người thiết kế có thể ghép nối tầng nhiều vi
đếm với số lượng lớn hơn. Chẳng hạn: 1 vi mạch 74LS193 có thể thực hiện bộ đếm 4 bít tươn
tầng 2 vi mạch đếm 4 bít 74LS193 bằng cách sử dụng các ngõ ra CARRY hoặc BORROW có
thái đếm là 16x16 = 256 (= 28) trạng thái phân biệt, tất nhiên có thể thực hiện hoặc đếm lên h
BORROW cho đếm xuống).


a. Hoạt động đếm lên:
•

Cấp nguồn cho mạch.
•

Xóa bộ đếm về không.
•

Dùng máy phát sóng cấp tín hiệu xung vuông có tần số 1 Hz vào ngõ vào UP của bộ đếm và q
dung bộ đếm thay đổi từ 0000 → 1111).
Quan sát trạng thái của các ngõ ra CARRY và BORROW.
•

Khi đến lên từ 0000 đến 1111 thì ngỏ ra CARRY nháy đèn báo hiệu đếm xong
•

Khi đến xuống từ 1111 đến 0000 thì ngỏ ra BORROW nháy đèn báo hiệu đếm xong
•

Tăng tần số ngõ vào xung đếm của máy phát sóng thì sẻ tăng tốc độ đếm.

b. Hoạt động đếm xuống:

Khảo sát hoạt động đếm xuống hoàn toàn tương tự như phần a bằng cách cấp nguồn xung clock tần s
của vi mạch.
Với ngõ vào UP để trống.
c. Nhập dữ liệu vào bộ đếm:

Sử dụng ngõ vào LOAD và các công tắc A, B, C, D ở khối INPUT SIGNALS để nhập dữ liệu ban đầ
•

Đưa ngõ vào LOAD xuống mức 0 và sử dụng các công tắc A, B, C, D để nhập dữ liệu ban đầu


Trạng thái các ngõ ra của bộ đếm QD, QC, QB, QA lúc này bằng 0011

•

Vẫn giữ ngõ vào LOAD ở mức ‘0’, cấp xung clock tần số 1 Hz vào ngõ vào UP, nội dung bộ đ
•

Đưa ngõ vào LOAD lên mức ‘1’ để chuyển sang hoạt động đếm. Lúc này mạch sẽ thực hiện đ
•

Trong khi đang đếm nếu CLEAR thì dừng đếm hoặc LOAD thì cũng dừng đếm

d. Ứng dụng bộ đếm để xây dựng mạch định thời

Chúng ta có thể ứng dụng bộ đếm để xác định một khoảng thời gian, đó gọi là hoạt động định thời g
đơn giản là định thời.
Hoạt động đếm xuống và đếm lên của các vi mạch đếm, chẳng hạn 74LS193, có thể được ứng dụng
phần này chúng ta thử xét ứng dụng của hoạt động đếm xuống trong việc định thời sự kiện.

Chẳng hạn muốn làm trễ một khoảng thời gian là 10s chúng ta có thể cho bộ đếm bắt đầu đếm ngược
là 10 (1010 nhị phân) đến 0 (0000 nhị phân) với tần số xung nhịp ở ngõ vào DOWN là 1 Hz, tương ứ
đến giá trị 00002 nghĩa là đã đếm được 10 trạng thái và sẽ tương ứng 10 xung nhịp clock đã tác động
ngõ ra BORROW sẽ chuyển từ mức logic ‘1’ xuống mức logic ‘0’, đây chính là dấu hiệu nhận biết k
đầu tác động xung đếm ở đầu vào xung nhịp. Tín hiệu xung mức 0 ở ngõ ra BORROW có thể được
đó hoạt động.
Phần thí nghiệm: Sử dụng vi mạch 74LS193 thực hiện các công việc sau:
•

Nhập dữ liệu thích hợp để định thời các khoảng thời gian là 5s, 6s, 12s, 15s.
•

Các giá trị nhập dữ liệu

•

5s : 0101
•


6s : 0110
•

12s : 1100
•

15s : 1111
•

Ứng dụng hoạt động đếm lên để định thời cần sử dụng ngõ ra CARRY làm dấu hiệu nhận biết
3. Khảo sát mạch so sánh 4 bít (74LS85)
Khối mạch thực hiện: 4 BIT COMPARATOR

Vi mạch 74LS85 thực hiện so sánh 2 số nhị phân 4 bít A (A3A2A1A0) và B (B3B2B1B0) theo mã n
MAGNITUDE COMPARATOR). Sơ đồ chân và bảng trạng thái mô tả hoạt động của vi mạch này đư


Giải thích bảng trạng thái của vi mạch 74LS85:
•

A3, A2, A1, A0; B3, B2, B1, B0 là các ngõ vào nhận các bít dữ liệu so sánh của 2 số A, B.
•

A>B, A

•

Các ngõ vào nối tầng (cascading inputs) cho phép ghép nối nhiều vi mạch so sánh 74LS85 vớ
bít (ví dụ: so sánh 2 số 8 bít, 12 bít, 16 bít, 20 bít, 24 bít, .....), làm tăng khả năng mở rộng của
•

Trong bài thí nghiệm chỉ thực hiện việc so sánh 2 số nhị phân 4 bít sử dụng 1 vi mạch 74LS85
1.

Tiến hành thí nghiệm:
a. So sánh các số nhị phân 4 bít sau đây:
Các ngõ ra
A

B

0001

0011

1101

1100

1010

1010

0110

1001

A>B

Ab="">


A=B

X

Kết lu

B lớn h

X

A lớn h

X

X

A=B

B>A


Các ngõ vào của B chính là các giá trị ngõ ra QA, QB, QC, QD của vi mạch đếm 74LS193.

b. Thực hiện mạch đếm modulo M:

Sử dụng 2 khối mạch: Bộ đếm đồng bộ (74LS193) và Bộ so sánh 4 bít (74LS85) để thực hiện mạch
thích hợp của mạch so sánh (A>B hoặc A=B hoặc Ađã được thiết lập bằng các công tắc A, B, C, D ở khối INPUT SIGNALS.
•

Đếm lên đếm 5 (M=5)
•

Đếm lên đếm 8 (M=7)
•

Đếm lên đếm 10 (M=10)
4. Khảo sát thanh ghi dịch 4 bít (74LS194)
Khối mạch khảo sát: 4 BIT SHIFT REGISTER

Khối mạch này được thực hiện bằng vi mạch 74LS194, đây là thanh ghi dịch 4 bít cho phép dịch trái
các ngõ vào dữ liệu song song đồng bộ. Sơ đồ chân của vi mạch này được cho như sau:


Ý nghĩa của các chân tín hiệu:
•

CLEAR: Ngõ vào xóa, tích cực mức thấp.
•

CLOCK: Ngõ vào xung clock, tích cực sườn lên.
•

A, B, C, D: Các ngõ vào dữ liệu song song.
•

SL (Serial Left): Ngõ vào nối tiếp của dữ liệu dịch trái.
•

SR (Serial Right): Ngõ vào nối tiếp của dữ liệu dịch phải.
•

QA, QB, QC, QD : Các ngõ ra dữ liệu song song.
•

S1, S0 : Các ngõ vào chọn chế độ hoạt động của thanh ghi. Thanh ghi dịch 74LS194 có 4 chế
sau:

S1

S0

Chế độ hoạt động (MODE)

0

0

Giữ nguyên trạng thái ngõ ra

0

1

Dịch dữ liệu sang phải

1

0

Dịch dữ liệu sang trái

1

1

Nhập dữ liệu vào song song đồng bộ với clock