Nghiên cứu và thiết kế bộ tổng hợp tần số dùng trong hệ thống GPS

ĐẠI HỌC QUỐC GIA TP. HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA

MAI ĐÔNG XUÂN

NGHIÊN CỨU VÀ THIẾT KẾ BỘ TỔNG HỢP TẦN SỐ
DÙNG TRONG HỆ THỐNG GPS
RESEARCH AND IMPLEMENT A FREQUENCY
SYNTHESIZER FOR GPS SYSTEM

Chuyên ngành: Kỹ Thuật Viễn Thông
Mã số: 7140951

LUẬN VĂN THẠC SĨ

TP. HỒ CHÍ MINH, tháng 01 năm 2017


i
Công trình được hoàn thành tại: Trường Đại học Bách Khoa - ĐHQG - HCM

Cán bộ hướng dẫn khoa học: TS. Huỳnh Phú Minh Cường ..................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)
Cán bộ chấm nhận xét 1: TS. Võ Quế Sơn ...............................................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)
Cán bộ chấm nhận xét 2: TS. Mai Linh ...................................................................
(Ghi rõ họ, tên, học hàm, học vị và chữ ký)
Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG TP. HCM ngày
06 tháng 01 năm 2017.
Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm:
(Ghi rõ họ, tên, học hàm, học vị của Hội đồng chấm bảo về luận văn thạc sĩ)

l .TS, Võ Quế Sơn ....................................................................................................
2. TS. Mai Linh ......................................................................................................
3. TS. Đỗ Hồng Tuấn .............................................................................................
4. TS. Hà Hoàng Kha ............................................................................................
5. TS. Huỳnh Hữu Thuận .....................................................................................
Xác nhận của chủ tịch Hội đồng đánh giá luận vãn và Trưởng Khoa quản lý chuyên
ngành sau khi luận văn đã được sửa chữa (nếu có).

CHỦ TỊCH HỘI ĐỒNG

TRƯỞNG KHOA


2
ĐẠI HỌC QUỐC GIA TP.HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập - Tự do - Hạnh phúc

NHIÊM VU LUÂN VĂN THAC SĨ
Họ tên học viên:

MAI ĐÔNG XUÂN

MSHV: 7140951

Ngày, tháng, năm sinh:
Chuyên ngành:

23/01/1989
Kỹ thuật Viễn thông

Nơi sinh: Đồng Tháp
Mã số: 60520208

I. TÊN ĐỀ TÀI:
NGHIÊN CỨU VÀ THIẾT KẾ BỘ TỔNG HỢP TẦN SỐ DÙNG TRONG HỆ
THỐNG GPS
RESEARCH AND IMPLEMENT A FREQUENCY SYNTHESIZER FOR GPS
SYSTEM
II. NHIỆM VỤVÀNỘI DUNG:
- Phân tích, tính toán những thông số của khối tổng hợp tần số.
- Nghiên cứu và thiết kế các sau: mạch Phase Frequency Detector (PFD), Charge Pump
(CP), Loop Filter (LP), Frequency Divider (FD), Voltage Controlled Oscillator (VCO),
mạch tổng hợp tần số.
- Kết quả đạt được: Kết quả sau layout và kết quả đo kiểm khối tổng hợp tần số bao gồm
các mạch: mạch PFD, mạch CP, mạch LP, mạch FD và mạch VCO.
III. NGÀY GIAO NHIỆM VỤ (Ghi theo QD giao đe tài’): 11/01/2016
IV. NGÀY HOÀN THÀNH NHIỆM vụ (Ghi theo trong QĐ giao đề tài): 06/01/2017
V. CÁN BỘ HƯỚNG DẪN (Ghi rõ học hàm, học vị, họ, tên): TS. Huỳnh Phú Minh
Cường.
Tp. HCM, ngày 06 tháng 01 năm 2017
CÁN BỘ HƯỚNG DÂN
CHU NHIỆM BỘ MÔN ĐÀO TẠO
(Họ tên và chữ ký)
(Họ tên và chữ ký)
TRƯỞNG KHOA ĐIỆN - ĐIỆN TỬ
(Họ tên và chữ ký)

Ghi chú: Học viên phải đóng tờ nhiệm vụ này vào trang đầu tiên của tập thuyết minh LV


3

SƠ LƯỢC LUẬN VĂN
Luận văn này nhằm mục đích phân tích, thiết kế, chế tạo thử nghiệm một bộ tổng
hợp tần số dựa trên nguyên lý vòng khoá pha, được dùng trong hệ thống định vị toàn
cầu. Bộ tổng hợp tần số này được nghiên cứu, thiết kế, chế tạo trên công nghệ CMOS
130nm với lựa chọn phần tử cao tần. Toàn bộ mạch thành phần của bộ tổng hợp tần số
được tích hợp trong chip (on-chip) với tần số ngỏ ra trong khoảng 1.5GHz -2.1GHz.
Mục tiêu của luận văn này là tập trung nghiên cứu vào việc cải thiện hệ số nhiễu
pha cũng như công suất tiêu thụ của từng mạch thành phần từ đó cải thiện tổng thể hệ
số nhiễu pha và công suất của toàn bộ tổng hợp tần số.
Kiến trúc mạch so pha tần được sử dụng để đạt hệ số nhiễu pha thấp trong vùng
“dead zone”, mạch bơm dòng và mạch lọc vòng được tối ưu để tránh hiện tượng
mismatch trong quá trình hoạt động. Mạc vco được thiết kế dựa trên khung cộng hưởng
LC sẽ giúp cải thiện hệ số nhiễu pha rất nhiều. Thêm nữa, mạch vco còn được hiệu chỉnh
bởi ba công tắc hiệu chỉnh từ đó giúp tăng tính linh hoạt trong quá trình đo đạc hoặc
được dùng để trimming sau khi tích hợp vào hệ thống lớn hơn. Mạch chia tần số được
thiết kế với hệ số chia cố định 96 với tần số trung tâm là 1571,328MHz và tần số tham
chiếu là 16,346MHz.
Toàn bộ tổng hợp tần số tiêu thụ công suất vào khoảng 11.5mW với nguồn cung
cấp 1,2V trong điều kiện hoạt động bình thường, jitterrms đạt 0.624ÍS, hệ số nhiễu pha
đạt -118.6dBc@ 1MHz offset, diện tích tổng cộng vào khoảng 820um X 915um chưa
bao gồm IO pad.


4

SUMMARY
This thesis aims to analyze, design and prototype a frequency synthesizer based
on the phase locked loop technique, which is used in global positioning system. This
frequency synthesizer is researched, designed and implemented in CMOS 130nm
technology with Analog & RF mixed signal option. All components of the frequency
synthesizer are integrated on-chip with the output frequency between 1.5GHz-2.1GHz.
The objective of this article is to focus on improving phase noise as well as the
power consumption of each chcuit component, thus improving overall phase noise and
the performance of the frequency synthesizer.
The PFD’s architecture is used to achieve low phase noise in the "dead zone" the
charge pump and loop filter are optimized to avoid the mismatch in locked state. The
vco is designed based on the resonant LC will improve the phase noise performance.
Furthermore, The vco also corrected by adjusting by three switches which increased the
flexibility of testing and measurement process or trimming when integrated into a
system on chip. The frequency divider is designed with a fixed divide ratio of 96 which
has the center frequency of 1571,328MHz and the frequency reference is 16,346MHz.
The frequency synthesizer has power consumption of 11.5mW with 1.2V supply,
under typical conditions, jitter is 0.624ÍS, the phase noise of the frequency synthesizer
is -118.6dBc@lMHz offset, the totcil area is 820um X 915um excluding the IO pad.


LỜI CÁM ƠN
Được ưải qua gần hai năm học tập, nghiên cứu và làm việc ở trường Đại học
Bách Khoa TP.HCM và Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch (ICDREC)
thực sự là trải nghiệm thú vị và ý nghĩa với bản thân em.
Lời đầu tiên, em xin được gởi lời cám ơn chân thành đến anh Nguyễn Tuấn
Khanh và anh Nguyễn Đức Nguyên những người đã luôn giúp đỡ, hỗ trợ em trong suốt
quá hình nghiên cứu và thực hiện đề tài. Với sự chia sẽ quý báu những kiến thức và kinh
nghiệm về mạch dao động của anh Khanh đã giúp em cải thiện được kết quả nghiên cứu.
Em cũng rất cám ơn những lời chỉ dẫn tận tình của anh Nguyên trong quá trình phân

tích mức hệ thống của bộ tổng hợp tần số. Em cũng xin được cám ơn anh Trương Hoàng
Thái về những hướng dẫn, hỗ trợ quý báu của anh trong quá trình thiết kế vật lý.
Em xin cám ơn thầy Huỳnh Phú Minh Cường đã truyền đạt những kiến thức cũng
như chỉ dẫn hết sức quý báu trong suốt quá trình thực hiện đề tài. Em cũng cám ơn đến
tất cả thành viên nhóm RFIC - Lab của trường, nhóm thật sự là một môi trường nghiên
cứu rất tốt.
Em cũng xin cám ơn đến các anh kỹ sư của Trung tâm ICDREC đã luôn đồng
hành trong quá trình thực hiện đề tài. Đặc biệt hơn hết là sự hỗ trợ của “Chương trình
Phát triển Công nghiệp Vi mạch giai đoạn 2013 - 2020” của TP.HCM mà cụ thể là đề
tài “Thiết kế và chế tạo thử nghiệm chip GPS Receiver” đã tạo điều kiện để thực hiện
tape-out chip mẫu. Em cũng cám ơn rất nhiều đến thầy Ngô Đức Hoàng với cương vị là
giám đốc Trung tâm ICDREC đã luôn tạo điều kiện thuận lợi cho em trong suốt quá
trình học tập và làm việc.
Cuối cùng, em xin biết ơn đến gia đình, ba mẹ và hai chị vì luôn là chỗ dựa tinh
thần vững chắc cho em trong suốt những năm qua.


vi

LỜI CAM ĐOAN
Tôi xin cam đoan đây là công trình nghiên cứu của bản thân, được xuất phát từ
yêu cầu phát sinh trong công việc để hình thành hướng nghiên cứu. Các số liệu trong
luận văn này có nguồn gốc rõ ràng tuân thủ đúng nguyên tắc. Kết quả trình bày trong
luận văn được thu thập trong quá trình nghiên cứu là trung thực và chưa từng được ai
công bố trước đây.
TP. Hồ Chí Minh, tháng 01, năm 2017
Tác giả luận văn

Mai Đông Xuân

7

CHỮ VIẾT TẮT VÀ KÝ HIỆU
DSB Double-sideband
IEEE Institute of Electrical and Electronics Engineers
KCL Kirchoffs current law
PFD Phase Frequency Detector
CP Charge pump
FD Frequency Divider
PLL Phase-locked loop
RF Radio frequency
RHP Right half plane
rms Root mean square
SSA Signal Source Analzer
SSB Single-sideband
vco Voltage controlled oscillator


MỤC LỤC

Sơ lược luận văn ..........................................................................................................iii
Lời cám ơn ................................................................................................................... V
Lời cam đoan ............................................................................................................... vi
Chữ viết tắt và ký hiệu ................................................................................................vii
Mục lục ......................................................................................................................... 1
1.

2.

Giới thiệu .............................................................................................................. 8
1.1

Lý do chọn đề tài ............................................................................................ 8

1.2

Mục đích ......................................................................................................... 9

1.3

Phạm vi nghiên cứu ........................................................................................ 9

1.4

Phương pháp thực hiện ................................................................................... 9

Tổng quan ........................................................................................................... 10
2.1

3.

Tổng quan hệ thống GPS .............................................................................. 10

2.1.1

Khối tìm kiếm .................................................................................... 12

2.1.2

Khối theo dõi...................................................................................... 12

2.1.3

Khối xác định toạ độ ....................................................................... 13

2.2

Những nghiên cứu trước đây ........................................................................ 13

2.3

Vấn đề còn tồn tại ......................................................................................... 14

2.4

Kiến trúc đề suất cho chip thu tín hiệu GPS ................................................. 15

2.5

Kiến trúc đề xuất cho bộ tổng hợp tần số ................................................... 16

2.6

Cấu trúc luận văn .......................................................................................... 17

Lý thuyết ............................................................................................................. 18


2

3.1

3.1.1

Hệ số nhiễu pha trong miền thời gian ................................................ 20

3.1.2

Hệ số nhiễu pha trong miền tần số ..................................................... 22

3.2

4.

Lý thuyết về hệ số nhiễu pha ........................................................................ 18

Nguyên lý về vòng khoá pha ........................................................................ 23

3.2.1

Mô hình tuyến tính ............................................................................. 25

3.2.2

Hàm truyền đạt ................................................................................... 26

3.2.3

Phase noise của bộ tổng hợp tần số.................................................... 27

Mạch so pha tần - PFD và mạch bơm dòng - CP ............................................... 28
4.1

Mạch so pha tần ............................................................................................ 28

4.1.1

Kiến trúc mạch ................................................................................... 29

4.1.2

Mạch nguyên lý và đánh giá kết quả ................................................. 30

4.2

Mạch bơm dòng ............................................................................................ 33

4.2.1

Kiến trúc mạch ................................................................................... 34

4.2.2

Mạch nguyên lý và đánh giá kết quả ................................................. 35

4.3

Mạch so pha tần và mạch bơm dòng ............................................................ 39

5. .......................................................................................................................
Mạch vco và mạch chia tần số .................................................................................... 41
5.1

5.1.1

Tổng quát ........................................................................................... 41

5.1.2

Kiến trúc mạch vco ................................................................................................. 44

5.2

6.

Mạch dao động điều khiển điện áp ............................................................... 41

Mạch chia tần số ........................................................................................... 58

5.2.1

Tổng quát ........................................................................................... 58

5.2.2

Mạch nguyên lý và đánh giá kết quả ................................................. 59

Bộ tổng hợp tần số .............................................................................................. 62
6.1

Kiến trúc ....................................................................................................... 62


3

6.2 Mạch lọc vòng ............................................................................................... 63
6.3

7.

Bộ tổng hợp tần số ........................................................................................ 64

6.3.1

Thời gian ổn định ............................................................................... 64

6.3.2

Hệ số nhiễu pha của mạch PCL ......................................................... 68

6.3.3

Hệ số nhiễu pha của mạch vco ........................................................... 69

6.3.4

Hệ số nhiễu pha của mạch chia tần số ............................................... 70

6.3.5

Hệ số nhiễu pha của bộ tổng hợp tần số .............. 71

Đánh giá và kết luận .......................................................................................... 73
7.1 Phương pháp đo ............................................................................................. 73
7.2

Mạch kiểm ha ............................................................................................... 73

7.3

Kết quả.......................................................................................................... 75

7.3.1

Kết quả đo kiểm DC ......................................................................... 75

7.3.2

Kết quả đo các thông số khác ........................................................... 75

7.4

Kết quả đo kiểm vòng khoá pha ................................................................... 81

7.5

Kết luận ........................................................................................................ 81

7.6 Những công việc tương lai ............................................................................ 82

4

DANH SÁCH HÌNH ẢNH
Hình 2.1: Sơ đồ khối của chip thu GPS dựa trên chức năng ......................................11
Hình 2.2: Sơ đồ khối tìm kiếm ...................................................................................12
Hình 2.3: Sơ đồ khối theo dõi ..................................................................................... 13
Hình 2.4: Sơ đồ khối của chip thu tín hiệu GPS ......................................................... 16
Hình 3.1: Tín hiệu không có nhiễu ............................................................................. 18
Hình 3.2: Phổ tín hiệu không có nhiễu pha ................................................................ 19
Hình 3.3: Tín hiệu có nhiễu pha ................................................................................. 19
Hình 3.4: Phổ tín hiệu có nhiễu pha ........................................................................... 20
Hình 3.5: Miêu tả về phase noise ............................................................................... 22
Hình 3.6: Sơ đồ khối của vòng khoá pha....................................................................23
Hình 3.7: Nguyên lý hoạt động của vòng khoá pha ...................................................24
Hình 3.8: Sơ đồ khối mô hình tuyến tính ................................................................... 25
Hình 4.1: cấu trúc mạch PFD .....................................................................................29
Hình 4.2: Mạch nguyên lý của flip flop......................................................................30
Hình 4.3: Đáp ứng của mạch PFD lúc sai pha 2ns ..................................................... 31
Hình 4.4: Đáp ứng của mạch PFD lúc sai pha 500ps ................................................. 31
Hình 4.5: Đáp ứng của mạch PFD lúc không có sự sai khác pha............................... 32
Hình 4.6: Thiết kế vật lý của mạch PFD .................................................................... 32
Hình 4.7: Sơ đồ nguyên lý của mạch bơm dòng ........................................................ 33
Hình 4.8: Kiến trúc mạch của mạch bơm dòng .......................................................... 34
Hình 4.9: Mạch nguyên lý của nguồn dòng................................................................35
Hình 4.10: Đáp ứng mạch với mô phỏng Monte Carlo - a ......................................... 36
Hình 4.11: Đáp ứng mạch với mô phỏng Monte Carlo - b ......................................... 37
Hình 4.12: Đáp ứng của mạch bơm dòng khi có xung Up ......................................... 37
Hình 4.13: Đáp ứng của mạch bơm dòng khi có xung Down .................................... 38

Hình 4.14: Thiết kế vật lý của mạch bơm dòng ......................................................... 39
Hình 4.15: Mạch so pha tần và mạch bơm dòng ........................................................ 39


5
Hình 4.16: Đáp ứng của khối mạch PFD và CP ......................................................... 40
Hình 5.1: cấu trục mạch dao động LC ........................................................................ 42
Hình 5.2: Mạch dao động với hai khung cộng hưởng ................................................ 45
Hình 5.3: Mạch vco dùng NMOS ............................................................................... 45
Hình 5.4: Mạch vco dùng NMOS và PMOS .............................................................. 46
Hình 5.5: Hệ số phẩm chất của cuộn dây theo số vòng và tần số............................... 47
Hình 5.6: Hệ số phẩm chất theo bán kính và tần số ................................................... 47
Hình 5.7: Hệ số phẩm chất theo nhiệt độ và tần số .................................................... 48
Hình 5.8: Mạch dao động vco .................................................................................... 49
Hình 5.9: Mạch chuyển cho mạch dao động .............................................................. 51
Hình 5.10: Thiết kế vật lý của mạch chuyển .............................................................. 51
Hình 5.11: Mạch vco dùng những mạch thay đổi cảm kháng .................................... 52
Hình 5.12: Nguyên lý tạo tín hiệu vuông pha bằng cách dùng mạch vco .................. 52
Hình 5.13: Mạch nguyên lý của dao động có tín hiệu vuông pha .............................. 52
Hình 5.14: Khoảng tần số của mạch vco với điện áp thay đổi ................................... 53
Hình 5.15: Hệ số nhiễu pha của mạch vco ................................................................. 53
Hình 5.16: Thay đổi mạch chuyển để điều khiển khoảng tần số ................................ 54
Hình 5.17: Tín hiệu ngỏ ra theo thời gian .................................................................. 54
Hình 5.18: Phổ tín hiệu ngỏ ra 1+ .............................................................................. 55
Hình 5.19: Thiết kế vật lý của mạch dao động vuông pha ......................................... 56
Hình 5.20: Hệ số nhiễu pha sau thiết kế vật lý với mô phỏng Monte Carlo .............. 57
Hình 5.21: Công suất sau thiết kế vật lý với mô phỏng Monte Carlo ........................ 57
Hình 5.22: Mạch chia tần số dùng TSPC ................................................................... 59
Hình 5.23: Mạch nguyên lý của khối TSPC ............................................................... 59
Hình 5.24: Tần số ngỏ ra của mạch chia tần số .......................................................... 60

Hình 5.25: Thiết kế vật lý của mạch TSPC ................................................................ 61
Hình 6.1: Mạch tổng hợp tần số ................................................................................. 63
Hình 6.2: Thời gian đáp ứng của bộ tổng hợp tần số ................................................. 64
Hình 6.3: Điện áp điều khiển ...................................................................................... 65
Hình 6.4: Tần số hồi tiếp của bộ tổng hợp tần số ....................................................... 65


6
Hình 6.5: Phổ của tín hiệu ngỏ ra .............................................................................. 66
Hình 6.6: Phổ tần số ngỏ ra và vùng lân cận ............................................................. 66
Hình 6.7: Jitter của tần số ngỏ ra ................................................................................ 67
Hình 6.8: Công suất tiêu thụ của toàn bộ tổng hợp tần số .......................................... 67
Hình 6.9: Thiết kế vật lý của toàn bộ tổng hợp tần số ................................................ 68
Hình 6.10: Hệ số nhiễu pha của mạch PCL ................................................................ 69
Hình 6.11: Hệ số nhiễu pha của mạch dao động vuông pha ...................................... 70
Hình 6.12: Hệ số nhiễu pha của mạch chia tần số ...................................................... 70
Hình 6.13: Hệ số nhiễu pha của bộ tổng hợp tần số ................................................... 71
Hình 7.1: Mạch kiểm tra cho bộ tổng hợp tần số ....................................................... 73
Hình 7.2: Layout của mạch test .................................................................................. 74
Hình 7.3: Mạch kiểm tra sau khi hàn linh kiện .......................................................... 74
Hình 7.4: Kết nối mạch kiểm tra với máy đo ............................................................. 75
Hình 7.5: Tín hiệu tham chiếu từ TCXO .................................................................... 76
Hình 7.6: Tần sổ ngỏ ra 1+ mức cao .......................................................................... 78
Hình 7.7: Tần số ngỏ ra Q+ mức cao ......................................................................... 78
Hình 7.8: Tần số ngỏ ra 1+ mức thấp ......................................................................... 79
Hình 7.9: Tần số ngỏ ra Q+ mức thấp ........................................................................ 79
Hình 7.10: Tần số ngỏ ra ở mức 011 .......................................................................... 80
Hình 7.11: Điện áp đo tại mạch lọc vòng ................................................................... 81

7

DANH SÁCH BẢNG BIÊU
Bảng 2.1: So sánh kiến trúc của bộ thu cao tần .......................................................... 15
Bảng 4.1: Trạng thái hoạt động mạch PFD ................................................................ 30
Bảng 4.2: Kích thước mạch nguyên lý của flip flop................................................... 30
Bảng 4.3: Kích thước mạch bơm dòng ....................................................................... 34
Bảng 4.4: Kích thước mạch nguồn dòng .................................................................... 35
Bảng 5.1: So sánh dao động dạng vòng và dao động khung cộng hưởng LC ............ 44
Bảng 5.2: Mục tiêu thiết kế của mạch vco ................................................................. 44
Bảng 5.3: Thông số của cuộn dây .............................................................................. 48
Bảng 5.4: Thông số của mạch dao động..................................................................... 50
Bảng 5.5: Tổng kết giá trị đạt được của mạch dao động vuông pha .......................... 58
Bảng 6.1: Bảng tổng hợp kết quả của bộ tổng hợp tần số .......................................... 71
Bảng 6.2: Bảng so sánh kết quả đạt được với các nghiên cứu khác ........................... 72
Bảng 7.1: Kết quả đo các chip vco tại các chân ......................................................... 77
Bảng 7.2: Kết quả thay đổi bit điều khiển .................................................................. 80


8

CHƯƠNG 1

GIỚI THIỆU
1. GIỚI THIỆU
1.1

LÝ DO CHỌN ĐỀ TÀI

Hệ thống thông tin vệ tinh cũng như nhiều hệ thống thông tin khác đã và đang

đóng một vai ưò quan ửọng trong cuộc sống ngày nay của chúng ta. Với hơn một ngàn
vệ tinh ưên bầu ười, có thể thấy hệ thống thông tin vệ tinh được sử dụng cho rất nhiều
mục đích khác nhau như phát quảng bá tín hiệu truyền hình, truyền tải dữ liệu, định vị,
dẫn đường toàn cầu và rất nhiều mục đích khác nữa.
Có thể thấy hệ thống vệ tinh định vị toàn cầu là một tiong những hệ thống cực
kỳ quan tiọng của chúng ta. Và đúng với tên gọi của nó, hệ thống có khả năng xác định
chính xác vị trí của thiết bị tại bất kỳ nơi nào tiên bề mặt ưái đất. Với tầm quan tiọng
của hệ thống, rất nhiều trường đại học, viện nghiên cứu và công ty đã và đang đầu tư
nghiên cứu để cải thiện độ chính xác, công suất tiêu thụ, tính năng dẫn đường chủ động
và thụ động của hệ thống định vị...
Độ chính xác là một tiong những yếu tố được quan tâm hàng đầu lại được quyết
định rất nhiều đến chip thu và xử lý tín hiệu từ vệ tinh. Có nhiều nguyên nhân làm giảm
độ chính xác như do khoảng cách xa, hiệu ứng Doppler lớn, tín hiệu thu có công suất
thấp. Từ đó để cải thiện độ chính xác thì cũng có nhiều cách khác nhau như thiết kế bộ
khuếch đại nhiễu thấp, thiết kế chip thu có hệ số nhiễu thấp, cải thiện cách mã hoá và
giải mã tín hiệu thu...
Trong những năm gần đây lĩnh vực nghiên cứu và thiết kế vi mạch tại Việt Nam
nói chung và thành phố Hồ Chí Minh nói riêng ưong đó có cả trường Đại học Bách Khoa
TP. Hồ Chí Minh đang có những bước phát triển vượt bậc và cũng đạt được nhiều kết
quả rất đáng khích lệ. Với những yếu tố thuận lợi và thử thách đó đã hình thành đề tài
nghiên cứu và thiết kế bộ tổng hợp tần số dùng trong hệ thống GPS.


9

1.2

Mục ĐÍCH

Nắm rõ cấu trúc chip thu tín hiệu GPS cùng những tiêu chuẩn kỹ thuật liên quan.

Trong đó tập trung vào bộ tổng hợp tần số.
Nghiên cứu kỹ thuật vòng khoá pha hệ số nguyên, từ đó thiết kế bộ tổng hợp tần
số dựa trên kỹ thuật này.
Nghiên cứu và thiết kế những mạch liên quan trong kỹ thuật vòng khoá pha hệ
số nguyên. Các mạch chính là: mạch so pha tần, mạch bơm dòng, mạch lọc vòng, mạch
dao động điều khiển bằng điện áp, mạch chia tần số.
Nghiên cứu những kỹ thuật để cải thiện hệ số nhiễu pha, công suất tiêu thụ.
1.3

PHẠM VI NGHIÊN cứu

Các mạch thành phần được tính toán, mô phỏng, thiết kế vật lý (layout) tạo thành
một IP (Intellectual Property) hoàn chỉnh.
Các thiết kế được thực hiện dựa trên công nghệ CMOS 0.13um.
1.4

PHƯƠNG PHÁP THực HIỆN

Áp dụng kiến thức, kỹ thuật trong thiết kế mạch để tối ưu hệ số nhiễu pha cũng
như công suất tiêu thụ trong từng khối, từ đó cải thiện hiệu năng chung cho bộ tổng hợp
tần số.
Sử dụng giải pháp phần mềm của Cadence (Virtuoso, MMSIM...) để thiết kế
mạch nghiên lý, mô phỏng mạch và thiết kế vật lý. Bên cạnh đó, sử dụng giải pháp phần
mềm của Mentor Graphics (Calibre DRC, LVS, PEX...) để kiểm tra lỗi phát sinh trong
quá trình thiết kế vật lý và trích xuất ký sinh phục vụ quá trình mô phỏng sau thiết kế
vật lý.
Thực hiện việc kiểm tra đo kiểm chip thật để kiểm chứng với kết quả thiết kế
trên máy tính.

CHƯƠNG 2

10

TỔNG QUAN
2. TỔNG QUAN
2.1

TỔNG QUAN HỆ THỐNG GPS

Hệ thống định vị toàn cầu (Global Positioning System) gồm 3 phần: phần không
gian (Space Segment), phần điều khiển (Control Segment) và phần người dùng (User
Segment).
Phần không gian của GPS bao gồm mạng lưới các vệ tinh nhân tạo chuyên dụng.
Mạng lưới này có 24 vệ tinh (năm 1993) có quỹ đạo tròn và chu kỳ 11 giờ 58 phút 2
giây quay xung quanh trái đất và được phân bố trong 6 mặt phẳng quỹ đạo nghiêng so
với mặt phẳng xích đạo một góc 55°. Lực lượng Không Quân Hoa Kỳ chịu trách nhiệm
đảm bảo sự hiện diện của 24 vệ tinh trong mọi thời điểm.
Phần điều khiển hay còn gọi là phần mặt đất (Ground Segment) là hệ thống duy
trì hoạt động của toàn bộ hệ thống GPS cũng như hiệu chỉnh tín hiệu thông tin của vệ
tinh GPS. Phần điều khiển bao gồm 4 hệ thống: trạm điều khiển chủ (Master Control
Station - MCS), trạm điều khiển thay thế (Alternate Master Control Station - AMCS),
mạng 4 antenna mặt đất (GAs) và mạng lưới các trạm giám sát (MSs) trên toàn cầu.
Phần điều khiển có các nhiệm vụ chính sau:
• Giám sát và kiểm soát các thông số quỹ đạo của vệ tinh.
• Theo dõi sức khỏe và tình trạng của hệ thống vệ tinh.
• Kích hoạt các vệ tinh dự phòng.
• Cập nhật các tin nhắn định vị (thiên vãn, niên giám và thời gian)
Phần người dùng bao gồm máy thu tín hiệu từ vệ tinh băng L và xác định thông
tin vị trí, thời gian và vận tốc di chuyển của chủ thể. Để có thể xác định được vị trí, phần

người dùng bao gồm máy thu GPS (GPS receivers) kèm antenna và bộ xử lý dữ liệu.
Thông tin về lịch thiên văn và giờ của vệ tinh, thu được từ máy thu sẽ được sử dụng để
xác định vị trí của vệ tình và từ đó xác định vị trí của chủ thể mang máy thu thông qua
việc giải các hệ phương trình liên quan [1].


11

Hình 2.1: Stf đà khối của chip thu GPS dựa trên chức năng
Tín hiệu cao tần được thu và chuyển đổi tương tự sang số sẽ đưa qua bộ nhớ
đệm. Sau đó sẽ được bộ điều khiển luồng đưa vào trong khối “Acquisition” hay còn gọi
và khối tìm kiếm vệ tinh. Khối “Acquisition” sẽ tìm kiếm các vệ tình có trên bầu ười
ưong thời điểm hiện tại dựa vào phương pháp tự tương quan (hoặc một số phương pháp
khác) và mã C/A (32 mã thông dụng). Sau khỉ đã xác định được các vệ tỉnh đang hiện
diện ưên bầu ười (kèm theo các thông số khác: tần số bị dịch do ảnh hưởng vật lý
“Doppler” và độ lệch pha của chuỗi mã C/A), dữ liệu vệ tinh sẽ được đưa qua khối
“Tracking” hay còn gọi là khối theo dõi. Khối “Tracking” sẽ đồng bộ tần số, đồng bộ
pha của mã C/A và giải điều chế tín hiệu đã được xác định từ khối “Acquisition”. Bộ
xảc định toạ độ phải xác định được ít nhất 4 vệ tinh dựa ưên các dữ liệu số thu thập được
tử khối “Tracking” trước khi hoàn thành định vị toạ độ ưên mặt đất. Toạ độ bộ thu sẽ
được chuyển đến hệ thống trung tâm ưong điều khiển ứng dụng thông qua các cộng giao
tiếp như UART, I2C, SPI và giao thức NMEA 0183, TSIP, TAIP...
2.1.1 KHỐI TÌM KIẾM
Khối tìm kiếm mang nhiệm vụ dò tìm vệ tinh trên bầu trời, đồng thời xác định
độ lệch tần số và độ lệch pha của chuỗi mã C/A giữa bộ thu và vệ tinh. Có nhiều phương
pháp để thực hiện khối tìm kiếm nhưng phương pháp tìm kiếm song song pha của mã
C/A là phương pháp tối ưu. Phương pháp này được mô tả trong hình 2.2. Tín hiệu GPS
sau khỉ số hốa tử ADC sẽ được nhân với bộ tín hiệu số IQ vói khoảng động tần số là [10kHz, 10kHz] [1]. Bộ tín hiệu sau khi nhân sẽ được biến đổi DFT sau đỗ nhân phức

12
với chuỗi mã C/A sau khỉ đã được biến đổi DFT và liên hợp phức. Tín hiệu phức sau
khỉ nhân sẽ được đưa qua bộ IDFT và bình phương. Bộ kết quả đầu ra là một ma trận
tương ứng với từng mã C/A. Trong ma trận, một trục sẽ thể hiện độ lệch tần, một trục
thể hiện độ lệch pha của mã C/A và độ tương quan của các ô trong ma trận sẽ thề hiện
sự hiện diện của vệ tinh trên bầu trời.

Hình 2.2: Sơ đồ khối tìm kiếm
2.1.2

KHỐI THEO DÕI

Khối theo dõi cố nhiệm vụ giải điều chế tín hiệu ỠPS dựa trên mã C/A xác định.
Khối theo dõi được thực hiện dựa trên sự kết hợp giữa hai vòng khốa mã (ứng dụng
Delay Lock Loop) và vòng khóa pha như hình 2.3 [1]. Vòng khóa mã sẽ đồng bộ pha
của mã C/A và vòng khóa pha sẽ đồng bộ tần số cũng như pha của tín hiệu. Trong khối
theo dõi, bộ lọc vòng (loop filter) được sử dụng để điều chỉnh sự đồng bộ mã và đồng
bộ tần số. Ngoài ra, các bộ lọc số và bộ tạo sống cũng được sử dụng trong khối nàỵ.

«r


13

SCŨ M*rIĨ3
aavraw

RÍ

Cuxi

fiIlrr

Ua

dunnuir

kMi

Hình 2.3: Sơ đồ khối theo dõi
2.1.3 KHỐI XÁC ĐỊNH TOẠ ĐỘ
Khối xác định tọa độ thực hiện hai nhiệm vụ chính: xác định tọa độ của vệ tỉnh
và xác định vị trí bộ thu. Dựa trên các thông số thiên văn được truyền đi trong tín hiệu
GPS (được thu về từ bộ theo dõi), khối xác định toạ độ sẽ tìm ra toạ độ chính xác của
vệ tinh tương ứng. Sau đỗ, toạ độ này kết hợp với độ lệch thời gian nhận tín hiệu của bộ
thu đối với các vệ tỉnh tương ứng sẽ là yếu tố để xác định tọa độ của bộ thu. Điều kiện
tiên quyết khỉ sử dụng cách thức này để xảc định tọa độ bộ thu là sổ vệ tinh thu được ít
nhất là 4 vệ tinh.
2.2

NHỮNG NGHIÊN CỨU TRƯỚC ĐÂY

Năm 1998, Francesco Piazza và Qiuting Huang [2] đã giới thiệu công trình nghiên
cứu thiết kế bộ giao tiếp cao tần cho chip thu GPS. Công trình nghiên cứu được thực
hiện ở công nghệ lum BiCMOS, đây là công nghệ tương đối thấp so vổi hiện tại. Một
số công trình nghiên cứu gần đây trên công nghệ thiết kế mới hơn 0.18um CMOS cũng
được giới thiệu như của Takahide Kadoyama và Norihito Suzuki [3]. Đây là một công
trình được đánh giá cao vì đã hoàn thành thiết kế chip hoàn chỉnh.
Nằm trong xu thế phát ưiển chung của lĩnh vực nghiên cứu vi mạch thế giới, kỹ thuật
công suất thấp được áp dụng cho việc thiết kế vi mạch và cho chip thu tín hiệu GPS.

Các tác giả Frederic Chastellain, (it al [4] đã áp dụng kỹ thuật công suất thấp vào công
trình của mình khá thành công với khả năng nhận được cả hai dãy tần số GPS LI và L2.
Cũng trong năm 2005, một công trình nghiên cứu đáng chú ý của Jinho Ko, et al [5] đó
là công trình nghiên cứu một chip thu tín hiệu GPS hoàn chỉnh tích hợp cả phần cao tần
và phần xử lý số. Công nghệ CMOS dần được sử dụng mạnh mẽ trong việc thiết kế các
chip thu tín hiệu GPS với công nghệ ở 0.18um và công nghệ 0.13um và hướng đến
những công nghệ thấp hơn trong tương lai. Gần đây, năm 2007, Mahta Jenabi, et al [6]
giới thiệu một thiết kế của chip thu tín hiệu GPS hoàn chỉnh ở công nghệ 0.18um. Đây
là một chip thu tín hiệu GPS có khả năng lập trình ngõ vào và được thiết kế thêm kiến


14
trúc để kiểm tra hoạt động.
Có thể thấy những nghiên cứu về này đi từ xu hướng tích hợp phần chip xử lý tín
hiệu số vào phần chip cao tần, việc tích hợp này có thể thực hiện được nhờ vào công
nghệ chế tạo bóng bán dẫn ngày càng nhỏ. Tuy nhiên, việc tích hợp này lại làm tăng độ
phức tạp của chip, phát sinh nhiễu qua lại giữa khối cao tần và khối tín hiệu số.
2.3

VẤN ĐỀ CÒN TỒN TẠI

CÓ thể nhận thấy kiến trúc của hệ thống thu tín hiệu sẽ ảnh hưởng rất lớn đến
những thông số và đặc tính kỹ thuật của các mạch thành phần. Việc lựa chọn một cấu
trúc đúng sẽ dẫn đến thiết kế chính xác và đạt được sự cải thiện. Lựa chọn kiến trúc thu
tín hiệu GPS là một việc cần phải được xem xét và đánh giá kỹ lưỡng.
Có rất nhiều kiến trúc để thiết kế bộ thu tín hiệu GPS với những ưu và khuyết
điểm khác nhau. Ví dụ như kiến trúc thu hai băng LI và L2 trong hệ thống GPS, hoặc
bộ thu giải mã nhiều hệ thống định vị khác nhau như GPS (Mỹ), Galileo (Liên Minh
Châu Âu), GLONASS (Nga), BeiDou (Trung Quốc). Việc chọn lựa kiến trúc phụ thuộc
nhiều vào quá trình phân tích hệ thống cũng như tính ứng dụng.

15
Bảng 2.1: So sánh kiến trúc của bộ thu cao tần

giảm được hệ số nhiễu và vối tính đơn giản - tích hợp cao thích hợp cho việc giảm công
suất tiêu thụ. Tuy nhiên về khuyết điểm là cần giải quyết vấn đề I/Q mismatch bằng cách
thiết kế bộ poly phase filter. Với những kết quả nghiên cứu gần đây cho thấy bộ poly
phase filter hoàn toàn đạt được yêu cầu trong việc giải quyết mismatch I/Q. Từ đố, đề
tài sử dụng cấu true Low IF cho phần cao tần của chip.
2.4 KIÉN TRỦC ĐÈ SUẨT CHO CHIP THU TÍN HIỆU GPS
RF Front-end là thành phần xử lý tín hiệu cao tần thu được từ antenna bên ngoài
chip. Cụ thể, tín hiệu ở đây là sóng cao tần cổ tần số đi vào là 1.575,42MHz (băng LI).
Nhiệm vụ chính của phần này là xử lý và chuyển đổi tín hiệu tử dạng sống cao tần RF
sang tín hiệu trung tần IF và có bộ phận chuyển đổi tín hiệu tương tự sang số. Sơ đồ
tổng quát của khối RF front-end được thể hiện trong hình sau:


16

Hình 2.4: Sơ đồ khối của chip thu tín hiệu GPS
Với việc sử dụng kiến trúc Low IF thì tần số fIF là bao nhiêu thì phụ thuộc vào
khối trộn tần, bộ lọc trung tần, bộ poly phase filter và khả năng xử lý của khối giải mã...
Trong phạm vi của đề tài thì tần số IF là 4,092MHz.
Dựa vào kiến trúc đề suất, có thể thấy bộ tổng hợp tần số sẽ tạo ra một tần số
ỈLO = 1.571,328MHz từ một nguồn tần số tham chiếu duy nhất. Một trong những đặc
tính quan trọng nhất của bộ tổng hợp là độ tỉnh khiết quang phổ. Lý do cho điều này là
độ tinh khiết quang phổ cao có thể làm tăng tốc độ truyền dữ liệu của hệ thống. Và tốc
độ truyền dữ liệu cao sẽ làm tăng độ chính xác, làm giảm thời gian định vị. Trong công
nghệ siêu cao tần, độ tỉnh khiết quang phổ thường được định lượng Ưong miền tần số

bằng hệ số nhiễu pha.
2.5 KIẾN TRÚC ĐÈ XUẤT CHO BỘ TỔNG HỢP TÀN SỐ
Có rất nhiều kiến trúc khác nhau của bộ tổng hợp đã được nghiên cứu và phát
triển trong suốt những năm qua. Mặc dù cố rất nhiều kiến trúc khác nhau nhưng những
đặc trưng như độ chính xác, độ tinh khiết quang khổ và tính ổn định luôn là những tiêu
chí hàng đầu khỉ nghiên cứu cải thiện. Những nghiên cứu gần đây chỉ ra rằng sử dụng
kỹ thuật vòng khoá pha có thể tạo nên những bộ tổng hợp tần số cố độ chính xác, độ
tinh khiết quang khổ cao. Tuy nhiên, khác với những bộ dao động thạch anh, bộ tồng
hợp số sẽ phát sinh ra những tần số hài bậc cao và những tần số giả xung quanh tần số
mong muốn.
Tất cả những mạch thành phần như mạch so pha tần, mạch thông thấp hay mạch
lọc vòng, mạch dao động điều khiển bằng điện áp đều tạo ra những thành phần tần số
không mong muốn và quyết định đến phẩm chất của toàn bộ tổng hợp tần số. Trong đề


17
tài nãy sẽ khảo sát, đề xuất kiến trúc mạch cũng như những kỹ thuật tối ưu cho từng
khối một.
2.6 CẤU TRÚC LUẬN VĂN
Chưoưg 3 sẽ đề cập đến lý thuyết về vòng khoá pha và tổng quát về hệ số nhiễu
của PLL trong miền tần số và miền thời gian. Hàm truyền đạt được sử dụng để tính toán
sự phân bố nhiễu ngỏ ra của các mạch thành phần. Mối liên hệ giữa việc phân tích trong
miền thời gian và tiền tần số cũng sẽ được đề cập.
Chưoưg 4 sẽ tập trung mô tả, thiết kế và tối ưu mạch PFD và mạch CP. Thiết kế
vật lý và trích xuất ký sinh cho hai mạch cũng được thực hiện.
Chưoưg 5 sẽ tập trung mô tả, thiết kế và tối ưu mạch vco, sử dụng kiến trúc
mạch dao động L và c.
Chuong 6 sẽ đánh giá tổng quát toàn bộ tổng hợp tần số, thiết kế vật lý, các yếu
tố khác tác động đến kết quả khi tape-out chip.
Chưoưg 7 sẽ đo kiểm và đánh giá mạch tổng hợp tần số cũng như những công

việc tương lai.