giao trinh linh kien dien tu TRANSISTOR HIỆU ỨNG TRƯỜNG (FIELD EFFECT TRANSISTOR = FET)

Chương 5: Transistor hiệu ứng trường

Chương 5:

TRANSISTOR HIỆU ỨNG TRƯỜNG
(FIELD EFFECT TRANSISTOR = FET)
5.1. Khái niệm
Transistor trình bày trước được gọi là transistor mối nối lưỡng cực (BJT =
Bipolar Junction Transistor). BJT có điện trở ngõ vào nhỏ ở cách mắc thông thường
CE, dòng IC = IB, muốn cho IC càng lớn ta phải tăng IB (thúc dòng lối vào). Đối
với transistor hiệu ứng trường có tổng trở vào rất lớn. Dòng điện ở lối ra được tăng
bằng cách tăng điện áp ở lối vào mà không đòi hỏi dòng điện. Vậy ở loại này điện
áp sẽ tạo ra một trường và trường này tạo ra một dòng điện ở lối ra.
Field Effect Transistor (FET)
FET có hai loại: JFET và MOSFET.
5.2. JFET (Junction Field Effect Transistor):
5.2.1. Cấu tạo – ký hiệu
JFET được gọi là FET nối hay thường gọi là FET.
Trên thanh bán dẫn loại N ở 2 đầu cho tiếp xúc với kim loại đưa ra hai chân
lần lượt gọi là D, S. Người ta tạo ra mối nối P - N với thanh bán dẫn. Kim loại tiếp
xúc bán dẫn loại P được đưa ra ngoài gọi là chân G.
- Cực thoát (còn gọi là cực máng): Drain = D
- Cực nguồn: Source = S
- Cực cổng: Gate = G
Vùng bán dẫn giữa D và S được gọi là thông lộ (kênh).
Tuỳ theo vùng bán dẫn giữa D và S, người ta phân biệt JFET ra làm hai loại:
JFET kênh N và JFET kênh P.
D

G

D

P

P

G

N

N

N

S
FET kenh N

P

65

S
FET kenh P


Chương 5: Transistor hiệu ứng trường

Hình 5.1 Cấu tạo JFET

D

D

G

G

JFET N

JFET P

S

S

Hình 5.2. Ký hiệu của JFET
5.2.3. Nguyên lý vận chuyển
Giữa D và S đặt một điện áp VDS tạo ra một điện trường mạnh có tác dụng
đẩy hạt tải đa số của bán dẫn kênh chạy từ S sang D hình thành dòng I D. Dòng ID
tăng lên theo điện áp VDS cho đến khi đạt giá trị bão hoà IDSS ( Saturation) và điện
áp VDS tương ứng gọi là điện áp nghẽn tắt (pinch off) VP0.
Giữa cực G và S đặt một điện áp VGS sao cho phân cực nghịch mối nối P-N.
Sự phân cực nghịch làm cho vùng tiếp xúc thay đổi điện tích. Điện áp phân cực
nghịch VGS càng lớn thì vùng tiếp xúc càng mở rộng ra, làm cho tiết diện của kênh
dẫn điện bị thu hẹp lại, điện trở kênh tăng lên, làm cho dòng điện qua kênh I D
giảm xuống và ngược lại nếu VGS nhỏ thì dòng ID tăng lên.
5.2.4. Đặc tuyến
Khảo sát sự thay đổi dòng thoát ID theo điện thế VGS và VDS, từ đó người ta
đưa ra hai đặc tuyến của JFET.
RD

VCC

VDC

RS

Hình 5.3.
5.2.4.1. Đặc tuyến chuyển ID(VGS)
VDS=const
66


Chương 5: Transistor hiệu ứng trường

Giữ VDS không đổi, thay đổi VGS và khảo sát sự biến thiên của ID.
ID

IDSS

VP0

0

VGS

Hình 5.4.
-

Khi VGS = 0V, dòng điện ID lớn nhất, có giá trị bão hòa, ký hiệu IDSS.

-

ID thay đổi giảm xuống tuỳ VGS âm ít hay nhiều. Đến lúc VGS khá âm thì
ID = 0 gọi là điện thế cắt của JFET ký hiệu : VPO.

5.2.4.2. Đặc tuyến ngõ ra ID(VDS)

VGS const

Giữ nguyên VGS ở một trị số không đổi nhất định, thay đổi VDS và khảo sát sự
biến thiên của dòng thoát ID.
ID
VGS = 0V

IDSS
VGS = -1V
VGS = -2V
VGS = -3V
VGS = -4V

0

VPO

VDS (v)

Hình 5.5

67

Chương 5: Transistor hiệu ứng trường

Khi VGG =0V tức VGS=0V, mối nối P-N giữa G và S không phân cực, mối nối
P-N giữa G và D phân cực nghịch. Tăng nguồn VDD để tăng điện thế VDS từ 0V
lên thì dòng ID tăng lên nhanh nhưng sau đó đến một trị giới hạn thì dòng điện I D
không tăng được nữa gọi là dòng điện bão hoà IDSS (Staturation). Điện thế VDS có
IDSS gọi là điện thế nghẽn VP0.
Khi VGG <0 hay VGS <0, mối nối P-N giữa G và S phân cực nghịch, mối nối PN giữa G và D phân cực nghịch lớn hơn trước dẫn đến nghẽn sớm hơn. Khi tăng
điện thế âm ở cực G đến giá trị sao cho VGS âm nhiều thì kênh nghẽn ngay từ đầu
nên ID =0 ở mọi giá trị VDS. Lúc bấy giờ kênh ngưng.
5.2.4.3. Phân cực
Cách phân cực đơn giản và thông dụng nhất cho JFET là phân cực tự động
như hình sau:
-Vcc
+Vcc
RD
RD

RG

RS

RG

Hình 5.6

RS

Hình 5.7

Xét JFET kênh N ta coù:
VD = VCC – IDRD
VS = IDRS
VDS = VCC - ID(RD+RS)
Ở cực G phân cực ngược mối nối P-N nên không có dòng IG hay IG = 0, nên
VG = 0.
Điện trở RG có trị số rất lớn cỡ 1M đến 10M.
Điện thế phân cực ngõ vào là :
VGS = VG -VS = 0 –IDRS = -IDRS
Phương trình đường tải tónh:
ID = 

VDS
VCC

RD  RS RD  RS
68


Chương 5: Transistor hiệu ứng trường

Cách xác định đường tải tónh cho mạch dùng JFET tương tự như BJT.
5.3. MOSFET (Metal Oxide Semiconduction FET)
MOSFET chia làm hai loại: MOSFET kênh liên tục (MOSFET loại hiếm) và
MOSFET kênh gián đoạn (MOSFET loại tăng). Mỗi loại có phân biệt theo chất
bán dẫn kênh N hoặc kênh P.
5.3.1.MOSFET kênh liên tục
a. Cấu tạo – ký hiệu
S

G

D
Al
SiO2

+

D

N

+

N

N

G

P
S
Sub

Hình 5.7. Cấu tạo – ký hiệu MOSFET kênh liên tục loại N
S

G

D
Al
SiO2

+

D

P

+

P

P

G

N
G
Sub

Hình 5.8. Cấu tạo – ký hiệu MOSFET kênh liên tục loại P
Gate (G) : cực cửa (cực cổng )
Drain (D) : cực thoát (cực máng)
Source (S) : cực nguồn
Subtrat (Sub) : đế (nền)
Cấu tạo MOSFET keânh liên tục loại N
69

Chương 5: Transistor hiệu ứng trường

Trên nền chất bán dẫn loại P, người ta pha hai vùng bán dẫn loại N với nồng
độ cao (N+) được nối liền với nhau bằng một vùng bán dẫn loại N pha nồng độ
thấp (N). Trên đó phủ một lớp mỏng SiO2 là chất cách điện.
Hai vùng bán dẫn N+ tiếp xúc kim loại (Al) tạo cực thoát (D) và cực nguồn
(S).
Cực G có tiếp xúc kim loại bên ngoài lớp oxyd nhưng vẫn cách điện với kênh
N có nghóa là tổng trở vào cực là lớn.
Để phân biệt kênh (thông lộ) N hay P nhà sản xuất cho thêm chân thứ tư gọi
là chân Sub, chân này hợp với thông lộ tạo thành mối nối P-N. Thực tế MOSFET
thông dụng chân Sub được nối với cực S ở bên trong.

I

b. Đặc tuyến
I

R
D
G

+
V DD

S

V GG
+

Hình 5.9.
Khi VGS = 0V: điện tử di chuyển tạo dòng điện ID, khi tăng điện thế VDS thì
dòng ID tăng, ID sẽ tăng đến một trị số giới hạn là IDsat (dòng ID bão hoà). Điện thế
VDS ở trị số IDsat được gọi là điện thế nghẽn VP0 giống như JFET.
Khi VGS < 0: cực G có điện thế âm nên đẩy điện tử ở kênh N vào vùng P làm
thu hẹp tiết diện kênh dẫn điện N và dòng ID sẽ giảm xuống do điện trở kênh dẫn
điện tăng.
Khi điện thế cực G càng âm thì dòng ID càng nhỏ, và đến một trị số giới hạn
dòng điện ID gần như không còn. Điện thế này ở cực G gọi là điện thế nghẽn –VP0.
Đặc tuyến chuyển này tương tự đặc tuyến chuyển của JFET kênh N.
Khi VGS > 0, cực G có điện thế dương thì điện tử thiểu số ở vùng nền P bị hút
vào kênh N nên làm tăng tiết diện kênh, điện trở kênh bị giảm xuống và dòng I D
tăng cao hơn trị số bão hòa IDsat. Trường hợp này ID lớn dễ làm hư MOSFET nên ít
ID(mA)
được dùng.

IDsat

70

-V

0


Chương 5: Transistor hiệu ứng trường

Hình 5.10. Đặc tuyến chuyển ID(VGS) của MOSFET kênh liên tục loại N:
ID

VGS = 2V
IDSS
VGS = 1V
VGS = 0V
VGS = -1V
VGS = -2V
0

VPO

VDS (v)

Hình 5.11. Đặc tuyến ngõ ra ID(VDS) của MOSFET kênh liên tục loại N:
c. Phân cực
MOSFET kênh liên tục thường sử dụng ở trường hợp VGS < 0 nên cách phân
cực giống như JFET.
Cách tính các trị số VD, VS, VGS và dòng ID cũng như cách xác định đường tải
tónh giống như mạch JFET.
5.3.2. MOSFET kênh gián đoạn
a. Cấu tạo – ký hiệu:
S

G

D
Al
SiO2

N

+

N

D

+
G

P
S
Sub

Hình 5.12. Cấu tạo- ký hiệu MOSFET kênh gián đoạn loại N
71


Chương 5: Transistor hiệu ứng trường

S

G

D
Al
SiO2
D

+

+

P

P

G

N
S
Sub

Hình 5.13. Cấu tạo- ký hiệu MOSFET kênh gián đoạn loại P
Cực cửa: Gate (G)
Cực thoát : Drain (D)
Cực nguồn : Source (S)
Nền (đế ) : Subtrat (Sub)
Cấu tạo MOSFET loại tăng kênh N giống như cấu tạo MOSFET loại hiếm
kênh N nhưng không có sẵn kênh N. Có nghóa là hai vùng bán dẫn loại N pha
nồng độ cao (N+) không dính liền nhau nên còn gọi là MOSFET kênh gián đoạn.
Mặt trên kênh dẫn điện cũng được phủ một lớp oxyt cách điện SiO 2. Hai dây dẫn
xuyên qua lớp cách điện nối vào vùng bán dẫn N+ gọi là cực S và D. Cực G có
tiếp xúc kim loại bên ngoài lớp oxyt và cách điện đối với cực D và S. Cực S được
nối với cực Sub.
b. Đặc tuyến
R

I

+

V DD
+
V GG

Hình 5.14.
Xét mạch như hình vẽ trên
72


Chương 5: Transistor hiệu ứng trường

Khi VGS = 0V, điện tử không di chuyển được nên ID = 0, điện trở giữa D và S
rất lớn.
Khi VGS > 0V thì điện tích dương ở cực G sẽ hút điện tử của nền P về phía
giữa hai vùng bán dẫn N+ và khi lực hút đủ lớn thì số điện tử bị hút nhiều hơn, đủ
để nối liền hai vùng bán dẫn N+ và kênh N nối liền hai vùng bán dẫn N+ đã hình
thành khiến có dòng ID chạy từ D sang S. Điện thế cực G càng tăng thì ID càng lớn.
Điện thế VGS đủ lớn để hình thành kênh từ dòng điện bắt đầu chạy gọi là điện
thế ngưỡng V, thông thường V vài volt.ID (mA)

V

0

VGS (V)

Hình 5.15. Đặc tuyến truyền dẫn ID(VGS)

ID (mA)
VGS = 5V

VGS = 4V
VGS = 3V
VGS = 2V
VGS = 1V
0

VDS (v)

Hình 5.16 Đặc tuyến ngõ ra ID(VGS)
+V cc

b. Phân cực
RG2

RD

ID

D
G
S

73
RG1

R

ID

Chương 5: Transistor hiệu ứng trường

Hình 5.16 Mạch phân cực MOSFET kênh gián đoạn loại N.
Đối với MOSFET, cực G cách điện so với kênh và nền P nên không có dòng
IG đi từ cực G vào MOSFET.
VD = VCC - IDRD
VS = ID.RS
VDS = VCC - ID(RD + RS)
VG =

R G1
.VCC
R G1  R G 2

VGS = VG -VS
*Phường trình đường tải tónh:
ID = -

VDS
VCC

RD  RS RD  RS

Cách xác định đường tải tónh cho MOSFET tương tự nhö BJT.

74


Chương 5: Transistor hiệu ứng trường

BÀI TẬP
1. Cho mạch như hình 5.17
Với VGS = -2V

+Vcc

RG = 1M

RD

RS = 1k
RD = 2,5k
VCC = 12V
a) Xác định toạ độ diểm phân cực Q.

RG

b) Viết phương trình đường tải tónh.
c) Cho biết điện thế tại các cực của JFET.
2. Nêu nhận xét chung về JFET và MOSFET.

75

RS

Hình 5.17