Nghiên cứu thiết kế một kênh truyền dẫn dùng kỹ thuật trải phổ DS-SS

NGHIÊN CỨU THIẾT KẾ MỘT KÊNH 
TRUYỀN DẪN DÙNG KỸ THUẬT TRẢI PHỔ       
                      DS­SS

MỤC LỤC
Nguyên lí trải phổ trong DS­SS
   
 1.1  
Khái niệm
   
 1.2
Nguyên lí trải phổ
    
 1.3
Ưu nhược của kỹ thuật trải phổ
    
 1.4  
Các hệ thống thông tin dùng kỹ 
thuật 
trải phổ
2.
Cách thiết kế mã giã ngẫu nhiên(PN)
       2.1    Giới thiệu 
       2.2    Các loại mã trải phổ
       2.3    Cách thiết kế mã giả ngẫu nhiên
3. Sơ đồ khối của một kênh truyền vô tuyến ứng 
dụng kỹ thuật trải phổ
        
  3.1    Sơ đồ khối của hệ thống trải phổ
3.2    Nguyên lí hoạt động 
3.3    Dạng phổ tần của của các khối

4. Xây dựng sơ đồ nguyên lí cho từng khối
1.


                           PHẦN 1 
           NGUYÊN LÍ TRẢI PHỔ
1.1   Khái niệm:
Trải phổ là quá trình biến đổi một tín hiệu có băng thông hẹp thành một tín hiệu 
có băng thông rộng hơn nhiều lần làm mật độ phổ công suất của tín hiệu sẽ giảm đi 
đáng kể
Các kỹ thuật trải phổ giải quyết được rất nhiều vấn đề thông tin như khả năng 
can nhiễu,ghép kênh phân chia mã cho các ứng dụng đa truy cập chia mã,…Khả năng 
nâng cao chất lượng nhờ việc sử dụng kỹ thuật trải phổ được đặc trưng bằng độ lợi 
xử lí của hệ thống trải phổ.Độ lợi xử lí là độ khác biệt về chất lượng của hệ thống 
dùng trải phổ so với hệ thống không dùng trải phổ trong khi các điều kiện khác la 
giống nhau. Độ lợi xử lí được xấp xỉ bằng tỉ lệ băng thông trải với tốc độ thông 
tin(thông thường là khá lớn).
1.2 Nguyên lí trải phổ:
Quá trình trải phổ được thực hiện bằng cách nhân tin hiệu bản tin(mesage)
có tốc độ bit R với một tìn hiệu trải phổ giả tạp âm PN có tốc độ chip Rc>>R.Sau đó 
tín hiệu thu được lại được điều chế một lần nữa để tạo nên phổ tần rất giông như 
dạng nhiễu nền không gây ảnh hưởng đáng kể đến tìn hiệu khác.
       Tín hiệu PN đóng vai trò như một “mã” được biết trước  cả ở máy phát lẫn máy 
thu chủ định.Vì máy thu chủ định biết trước được mã nên có thể giải trải phổ tín hiệu 
SS để nhận được bản tin.Mặt khác một máy  thu không chỉ định không biết được mã,vì 
thế ở các điều kiện bình thường nó không thể giải mã bản tin.
1.3   Ưu nhược điểm của kỹ thuật trải phổ
 Ưu điểm:





  Mật độ phổ công suất thấp.
  Khả năng chông nhiễu cao,chống lại các nhiễu cố tình hoặc vô 
tình.
  Có khả năng loại trừ hay giảm nhẹ của truyền sóng nhiều tia.


  Có khả năng dùng chung băng tần với người sử dụng khác nhờ 
đặc trưng  tìn hiệu giống tạp âm của nó.

  Tinh bảo mật rất cao do sử dụng mã giả ngẫu nhiên PN,mỗi 
người sử dụng được mã hóa ở một mã khác nhau.Điều này làm cho 
việc phát hiện thuê bao khác là việc vô cùng khó khăn và hầu như không 
thể.


 Nhược điểm:

 Đồng bộ mã PN rất khó do ảnh hưởng của môi trường truyền.
 Việc mã hóa và giải mã rất phức tạp,tốc độ cao,đòi hỏi độ chính xác 
rất cao.
1.4     Các hệ thông thông tin trải phổ :
 Ở các hệ thống thông tin di động thông thường,độ rộng băng tần là vấn đề quan 

tâm chính và các hệ thống này được thiết kế để sử dụng càng ít độ rộng băng 
tần càng tốt.Ở các hệ thống điều chế biên độ song biên,độ rộng băng tần càng 
thiết để phát một nguồn tín hiệu tương tự gấp hai lần độ rộng băng tần của 
nguồn này.Ở các hệ thống điều tần ,độ rộng băng tần này có thể bằng vài lần 
độ rộng băng tần nguồn,phụ thuộc vào chỉ số điều chế.Đối với các tín số độ 

rộng băng tần cần thiết có cùng giá trị với tốc độ bit của nguồn.Độ rộng băng 
tần chính xác trong trường hợp này phụ thuộc vào kiểu điều chế.
 Ở các hệ thồng thông tin trải phổ,độ rộng băng tần của tín hiệu có thể được 
mở rộng thông thường hàng trăm lần trước khi phát.Khi chỉ có một người sử 
dụng trong băng tần SS thì băng tần như vậy không có hiệu quả.Tuy nhiên,ở 
môi trường nhiều người sử dụng,họ có thể dùng chung băng tần SS và hệ thống 
trở nên có hiệu quả mà vẫn duy trì được các ưu điểm của kỹ thuật trải phổ.
 Tóm lại,hệ thống được coi là trải phổ nếu:
 Tín hiệu được phát chiếm độ rộng băng tần lớn hơn độ rộng băng tần tối 
thiểu cần để phát thông tin.
 Trải phổ được thực hiện bằng một mã độc lập với dữ liệu.
 Có 3 kỹ thuật trải phổ cơ bản:      
•   Trải phổ chuỗi trực tiếp (DS/SS – Direct Sequence Spread Spectrum) 
•   Trải phổ nhảy tần (FH/SS – Frequence Hopping Spread Spectrum) 
•   Trải phổ dịch thời gian (TH/SS – Time Hopping Spread Spectrum)


PHẦN II
CÁCH THIẾT KẾ MàGIẢ NGẪU NHIÊN(PN)
2.1

Giới thiệu:
 Các tín hiệu trải phổ băng rộng tựa tạp âm được tạo ra từ các mã giã ngẫu 

nhiên hay còn gọi là các mã trải phổ
 Mã trải phổ có thể chia thành hai nhóm chính: mã giả ngẫu nhiên(PN codes) và 
mã trực giao(Orthogonal codes).Trong đó PN codes có tính tự tương quan rất 
tốt,điều này tạo ra một số phân biệt ổn định về các thành phần đa 
đường.Trong khi đó mã trực giao hoàn toàn là trực giao khi thời gian được hiệu 
chỉnh đồng bộ.Do đó,theo lý thuyết trong truyền đồng bộ,chúng cho phép số 

người dùng đồng thời với số mã khác nhau.
 Một mâu thuẫn trong thiết kế mã là nếu tính tương quan càn tốt thì tính tương 
quan chéo càng xấu.Xét hai loại mã trên,PN codes có tính tự tương quan rất tốt 
thì tính tương quan chéo càng xấu.trong khi đó mã trực giao thì ngược lại.
2.2

Các loại mã trải phổ :

Trong phần này chúng ta sẽ thảo luận về một số chuỗi thông dụng : chuỗi m,chuỗi 
Gold,chuỗi Kasaki và chuỗi Walsh.
2.2.1

Chuỗi m (dãy ghi dịch tuyến tính có độ dài cực đại) :

Có nhiều loại mã PN khác nhau được sử dụng trong kỹ thuật trải phổ, trong đó 
loại quan trọng nhất là các mã PN được tạo ra từ dãy ghi dịch cơ số hai có độ dài cực 
đại hay dãy m. Các dãy cơ số hai m được tạo ra bằng cách sử dụng thanh ghi dịch có 
mạch hồi tiếp và các mạch cổng hoặc loại trừ (XOR). 


Một dãy thanh ghi dịch tuyến tính được xác định bởi một đa thức tạo mã tuyến tính 
g(x) bậc m > 0.
g(x) = gm xm   + g m­1 x m­1 + g m­2 x m­2   + ...    + g 1x + g 0     
(2.1).
Đối với chuỗi cơ số hai có giá trị {0,1} , g i  bằng 0 hoặc 1và g m  = g 0  = 1. 
Đặt g(x) = 0, ta được sự hồi quy sau:
1 = g o + g 1 x + g 2 x 2  + ... + g m­2 x m­2   + g m­1 x m­1   + x m      (2.2). 
Với xk  thể hiện đơn vị trễ, phương  trình hồi quy trên xác định các kết nối hồi 
tiếp trong mạch thanh ghi dịch như hình (2.1). 
Trong mạch thanh ghi dịch, các mạch XOR thực hiện phép cộng mod 2. Nếu 

gi = 1 khóa tương ứng của mạch đóng, nếu gi ≠1 thì  khóa này mở.

Hình 2.1. Bộ tạo dãy ghi dịch tuyến tính
Thanh ghi dịch là một mạch cơ số 2 trạng thái hữu hạn có m phần tử nhớ. 
Mỗi phần tử nhớ là một Flip­Flop hai trạng thái {1,0}. Vì thế số trạng thái khác 
không cực đại của  mạch  là  2m ­1.  Số  này  bằng  chu  kỳ  cực  đại  của  chuỗi  ra  
C  =  (co , c1 ,c2 ,...).
Trong hình (2.1), trạng thái của thanh ghi dịch ở xung đồng hồ thứ i là: 
S i  = { S i (1), S i (2), S i (3),   ...     S i (m)} 
Đầu ra của thanh ghi dịch ở xung đồng hồ thứ i là:
 Ci­m  = Si (m). 
Thay 1=Ci  vào phương trình (2.1) ta được điều kiện hồi quy của chuỗi ra: 
Ci  = g1 ci­1+g2 ci­2  +    ...    +gm­1 ci­m+1  + ci­m          
Hay
Ci+m = g1ci+m­1 + g2ci+m­2+ ... +gm­1ci+1 + ci  (mod 2)   
 (2.2).  
với i >=0. 
Như vậy ứng với mỗi đa thức tạo mã nhất định, ta sẽ xác định được giá trị hồi 
quy Ci  và xây dựng được thanh ghi dịch bằng bậc m của đa thức. Số phần tử trong 
thanh ghi dịch bằng bậc m của đa thức.Trạng thái của thanh ghi dịch thay đổi theo 
điều kiện hồi quy được xác định bởi một đa thức tạo mã g(x). Đầu ra thanh ghi dịch 
sẽ cho ta một chuỗi cơ số hai có độ dài cực đại hay chuỗi m.
Thí dụ,ta xét đa thức tạo mã g(x)= x5+x4+x3+x+1. Sử dụng  (2.2)  ta được sự hồi quy 
ci=ci­1+ ci­3+ ci­4+ ci­5(mod 2) và xây dựng thanh ghi dịch hồi tiếp có hình như sau:


Hình 2.2. Mạch thanh ghi dịch cho đa thức tạo mã g(x)= x5+x4+x3+x+1
Vì bậc của đa thức g(x) là m=5,nên ta có 5 đơn vị nhớ(5 phần tử thanh ghi dịch) 
trong mạch.Đối với mọi trạng thái khởi đầu khác không (s0#{0,0,0,0}),trạng thái của 
thanh ghi dịch thay đổi theo điều kiện hồi quy được xác định bởi đa thức tạo mã 

g(x).Giả sử trạng thái khởi đầu của thanh ghi dịch là s0=11111 thì chuỗi ra của thanh 
ghi dịch:
c=1111101000100101011000011100110…..
Nhận xét: Sau 31 xung clock thì các đơn vị nhớ trong thanh ghi sẽ trở về trạng thái 
ban đầu,chuỗi tạo ra có chiều dài N=2m­1=31 bit,đây là chu kì cực đại của thanh ghi 
dịch;m bit đầu tiên của chuỗi ra  bằng các bit được nạp ban đầu vào thanh ghi 
dịch.Nếu giá trị ban đầu của s0=0001 thì chuỗi ngõ ra thanh ghi dịch (dịch sang phải 
N­i=31­18=13 đơn vị) là:
c =1000011100110111110100010010101………..
Bảng trạng thái của thanh ghi dịch:
Clock
0
1
2
3
4
5
6
7
8
9
10
11

Trạng 
thái
11111
01111
10111
01011

00101
00010
10001
01000
00100
10010
01001
10100

Output

Clock

    0
    1
    1
    1
    1
    0
    1
    0
    0
    0
    1
    0

12
13
14
15

16
17
18
19
20
21
22
23

Trạng 
thái
01010
10101
11010
01101
00110
00011
00001
10000
11000
11100
01110
00111

Output

Clock

0
1

0
1
0
1
1
0
0
0
0
1

24
25
26
27
28
29
30
31
32
33
34

Trạng 
thái
10011
11001
01100
10110
11011

11101
11110
11111
01111
10111
Lặp 
lại

Output
1
1
0
0
1
1
0
1
1
1
Lặp 
lại

Nếu ta sử dụng   2m − 1  giá trị nạp ban đầu khác không khác nhau cho thanh ghi dịch 
hồi tiếp tuyến tính m phần tử,ta có thể nhận được  2m − 1  chuỗi­m khác nhau; tất cả 
các chuỗi là dịch vòng so với nhau.Giả sử  S m  biểu thị tập  2m − 1  chuỗi được tạo ra 
bởi g(x).Tập  S m  sẽ tạo nên một không gian vectơ có  2m − 1


Để thí dụ, ta xét g(x)= x3 + x 2 + 1 ,mạch thanh ghi dịch được mô tả như sau:

Hình 2.3. Mạch thanh ghi dịch cho đa thức tạo mã
 g(x)=x3+x2+1

Clock
0
1
2
3
4
5
6

Trạng thái
    111
    011
    001
    100
    010
    101
    110

Và tập  S m  được cho bởi:
c


1110010 
1100101 



−1

T c
T −2 c 

1001011 

T c
0010111 
S m = −4  =
1011110 
T c

1011100 
T −5 c 

0111001 
T −6 c 


0000000

0 
Trong đó  T −1 c  là dịch vòng trái của c  


−3

Tốc độ đồng hồ của mạch hình 2.1 bị hạn chế bởi tổng các thời gian trễ trong 
một ô ghi dịch và thời gian trễ trong tất cả các cổng “hoặc loại trừ” ở mạch 

hồi tiếp. Cụ thể tốc độ đồng hồ không thể nhanh hơn:

(

τ shift −register +

m −1
i =1

gi

)

−1

(2.3).

ở đây τ  là thời gian trễ. Để thực hiện tốc độ cao với tốc độ đồng hồ nhanh đến:

(τ

shift − register

+ τ OR − gate )

−1

ta có thể dùng dạng tốc độ cao như hình 2.4

Hình 2.4  Mạch ghi dịch tốc độ cao

Chuỗi­m có hàm tự tương quan như sau:

(2.4).


1
N

ρ (i ) =

N −1

( −1)

Ci Ci + j

(2.5).

i =0

Hình 2.5  Hàm tự tương quan tuần hoàn có hình đinh ghim của dãy m

2.2.2 Chuỗi Gold
Các chuỗi­m mặc dầu có tính tương quan rất tốt nhưng tính tương quan chéo 
không tốt.Các chuỗi Gold là một cải tiến của chuỗi­m.Nó cung cấp một số lượng mã 
nhiều hơn,đồng thời cải thiện tính tương quan chéo giữa các mã.Ta có thể xây dựng 
một tập gồm N+2 các chuỗi Gold có độ dài N=  2m − 1  từ một cặp các chuỗi m được ưa 
chuộng có chu kỳ N.Cặp chuỗi ưa chuộng,a và b chẳng hạn, là cặp chuỗi m có hàm 
tương quan chéo ba trị : {­1,­t(m),t(m)­2}, trong đó:
t ( m) =

1 + 2( m +1)/2 ( m

le)

1 + 2( m + 2)/2 ( m

chan)

      

(2.6)

Tập hợp các chuỗi Gold bao gồm cặp chuỗi ưu chuộng a và b và các tổng mod 2 
của a với dịch vòng của b  là:
SGold = {a , b , a b , a T −1b , a T −2 b ,..., a T − ( N −1) b}
(2.7)
−1
trong đó  T b ={ b1 , b2 ,...., bN −1 , b0 } là dịch vòng trái của b.
Ví dụ ta xét hai đa thức nguyên thủy bậc m =3 là g(x)= x3 + x 2 + 1  và g(x)=  x3 + x + 1
.Hàm tự tương quan chéo của cặp chuỗi­m này sẽ có 3 giá trị:{­1,­3,­5};
vì thế là cặp ưu chuộng của chuỗi­m.Sơ đồ mạch tạo chuỗi Gold với giá trị nạp ban 
đầu cho cả 2 thanh ghi dịch là 101 như sau:


Hình 2.6  Bộ tạo cặp chuỗi Gold cho cặp ưu chuộng
Chuỗi ngõ ra của thanh ghi dịch là: a=1011100 và b=1010011 .Hai chuỗi này có chu kỳ 
tuần hoàn là N=  2m − 1 = 7.Tập hợp chuỗi Gold gồm N+2=9 chuỗi tương ứng mỗi 
chuỗi có chiều dài bằng 7 được tạo gồm có :

a
b
a
a
SGold = a
a
a
a
a



1011100 
1010011 

b 
0001111 


−1
T b
1111011 

T −2 b  = 0010010 

1000001 
T −3 b 

1100110 
T −4 b 



0101000 
T −5 b 
0110101 
T −6 b 


(2.8)

Hàm tương quan chéo tuần hoàn của hia chuỗi a = a0 , a1 , a2 ..aN −1  và b = b0 , b1 , b2 ...bN −1  trong 
đó  ai , bi  có giá trị   đối với chuỗi cơ số hai,như sau:
Ra ,b (n) =

N
i =0

ai bn +i

(2.9)

trong  đó n+I (n Z) được tính theo mod N(chia N lấy dư).Đại  lượng tương quan chéo 
cực đại cho hai chuỗi Gold bất kỳ trong một tập bằn hằng số t(m).
Lưu ý rằng trước khi tính hàm tương quan ta  phải chuyển đổi các giá trị 0 và 1 thành 
+1 và ­1.

Hình 2.7  Tương quan chéo tuần hoàn đối với dãy Gold  


2.2.3

2

m /2

Chuỗi Kasami :

Một thủ tục tương tự thủ tục tạo dãy Gold nhưng tạo một tập hợp nhỏ hơn M=
 dãy nhj phân tuần hoàn chu kỳ n= 2m /2 ­1 với m chẵn.
Trong thủ tục này :
 Tạo một dãy m tên a.
 Tạo một dãy nhị phân b bằng cách lấy mẫu  2m /2 +1 bit   một lần (trong 
2m /2 +1 bit liên tiếp của a lấy bit đầu tiên ,dịch vòng  2m /2 +1 bit và lặp 
lại).Dãy b tuần hoàn với chu kỳ  2m /2 ­1.
 Lấy n = 2m /2 ­1 trong dãy a và b: Ta tạo một dãy mới bằng cách cộng 
modulo­2 những bit từ a và những bit từ phiên bản dịch vòng  2m /2 ­2 của 
2m /2 ­1 bit dãy b đang xét.
 Kể cả dãy a trong tập ,ta có 1 tập  2m /2  dãy nhị phân chiều dài 
            n = 2m /2 ­1 gọi là Kasami.
Những  hàm tương quan chéo và hàm từ tương quan của những dãy này lấy 
những giá trị từ tập {­1, −(2m /2 + 1), 2m/2 − 1 } giá trị tương quan chéo cực đại của 
φmax = 2m /2 + 1
1 tập dãy bất kỳ cảu tập là:
Giá trị  φmax  thỏa mãn giới hạn Welch đối với tập  2m /2  dãy.Do đó dãy Kasami 
là tối ưu.

Hình 2.8  Tương quan chéo của các dãy Kasami  

2.2.4 Mã trực giao(Chuỗi Walsh):
Chuỗi Walsh­Hadamard tạo ra tập mã trực giao rất công dụng trong CDMA và 

được ứng dụng trong cả IS­95 và DS­WCDMA.Các hàm Walsh được tạo ra từ các 
hàng mã của môt ma trận vuông đặc biệt gọi la ma trận Hadamard. Các ma trận 
Hadamard  H 2m (m là lũy thừa của 2),có thể tạo ra theo thủ tục lặp như sau:


H 2=

Hm Hm 

(2.10)


Hm Hm 

Với điều kiện đầu là m=1 ta có ma trận Hadamard H2  như sau:
H2 =

0 0
    
0 1 

(2.11)

H m  là kí hiệu ma trận bù của  H m .Chẳng hạn:

H2 =

1 1
    
1 0 

(2.12)

Khi m=2 ta có:

0
H2 H2 
0
H2 =
     =
H2 H2 
0
0

0
1
0
1

0
0
1
1

0
1 
1

0

0
0
0
H4 
0
 =
0
H4 
0
0
0

0
1
0
1
0
1
0
1

0
0
1
1
0
0
1
1

0
1
1
0
0
1
1
0

H8 =

H4
H4

(2.13)

0
0
0
0
1
1
1
1

0
1
0
1
1

0
1
0

0
0
1
1
1
1
0
0

0
1 
1

0
1

0
0

1 

(2.14)

v.v…Các  từ mã khác nhau Hadamard mang tính trực giao.Nghĩa là tổng tích điểm của 
mọi cặp từ mã bằng 0 khi các bit 0 được chuyển đổi thành +1 và các bit 1 được chuyển 
đổi thành ­1. Khi vẽ các mã Hadamard phụ thuộc vào thời gian thì chúng chúng trở 

thành các ham Wash.
Tính chất:
 Một hàng bất kì khác một hàng khác ở chính xác N/2 vị trí(N là kích thước của 
ma trận H).Do đó một hàng của ma trận chứa tất cả 0,một hàng khác chứa N/2 
số 1 và N/2 số 0.
 Mỗi ký tự tự phát được biến đổi bởi môt hàm Waslh,do đó hệ số trải phổ là N. 
Mã trải phổ trực giao thường được dùng nếu tất cả người sử dụng của cùng 
một trạm gốc được đồng bộ thời gian chính xác đến từng chip,vì tương quan 
chéo giữa các bản dịch của hàm Walsh thường bằng không.


PHẦN III
SƠ ĐỒ KHỐI CỦA MỘT KÊNH TRUYỀN VÔ 
TUYẾN ỨNG DỤNG KỸ THUẬT TRẢI PHỔ
DS­SS
3.1

Sơ đồ khối của một kênh truyền dùng kỹ thuật trải phổ


Hình 3.1 Sơ đồ khối chức năng của hệ thống thông tin trải phổ điển hình đối với 
cả 
                hai cấu hình mặt đất và vệ tinh

3.2

Nguyên lí hoạt động

Nguồn có thể là số hay tương tự. Nếu nguồn  là  tương  tự,  đầu  tiên  nó  được  
số  hóa  bằng  sơ  đồ  biến  đổi  tương  tự/số (analog­to­digital A/D) nào đó như là 

điều chế xung mã (Pulse­Code Modulation – PCM) hay điều chế delta (DM). 
Bộ nén dữ liệu loại bỏ hoặc giảm bớt độ dư thông tin trong nguồn số. Sau đó 
tín hiệu ra được mã hóa bằng bộ mã hóa sửa sai, đưa thêm độ dư mã hóa vào nhằm 
mục đích phát hiện và sửa các sai có thể phát sinh khi truyền qua kênh tần  số vô 
tuyến (Radio Frequency ­ RF). Phổ  của tín hiệu nhận được trải ra trên dải thông 
mong muốn, tiếp sau là bộ điều chế có tác dụng  dịch  phổ  đến  dải  tần  phát  được  
gán.  Sau  đó  tín  hiệu  đã  điều  chế  được khuếch đại và gửi qua kênh truyền mặt 
đất hoặc vệ tinh.
 Kênh truyền gây ra một số tác động xấu: nhiễu, tạp âm, suy hao công suất tín 
hiệu. Chú ý rằng bộ nén/giải nén dữ liệu và bộ mã sửa sai/ giải mã là tùy chọn. 
Chúng dùng để cải thiện chất lượng hệ thống. Vị trí của các chức năng trải phổ và 
điều chế có thể đổi lẫn cho nhau. Hai chức năng này thường được kết hợp và thực 
hiện như một khối duy nhất.  
Tại đầu thu, máy thu cố gắng khôi phục lại tín hiệu gốc bằng cách khử các 
quá trình sử dụng ở máy phát; nghĩa là tín hiệu thu được giải điều chế, giải trải 
phổ,  giải  mã và giải nén để nhận được tín hiệu số. Nếu nguồn là tương tự, tín 
hiệu số được biến đổi thành tương tự nhờ bộ D/A. 

PHẦN 4 

SƠ ĐỒ NGUYÊN LÝ

SƠ ĐỒ NGUYÊN LÍ PHẦN MÁY THU
4.1 Khối điều chế tương tự sang số(ADC):
 Trong khối này gồm có 2 bộ:
 Delta modulator
 Diphase encoder

(bộ điều chế delta)
(bộ mã hóa dipha)

Sơ đồ nguyên lí bộ điều chế delta thích nghi


Hình 4.1 

Sơ đồ nguyên lí bộ điều chế delta

Tín hiệu audio từ micro sẽ được khuyếch đại bởi thiết bị VOGAD(Voice

Operated Gain Adjusting Device) trước khi đưa vào bộ điều chế delta.

Sau đó tín hiệu sẽ được điều chế số (điều chế delta) được thực hiện bởi bộ 
CVSD(FX609J),ngõ ra tín hiệu số sẽ là chân số 3 của FX609J. Ngõ ra dữ liệu ở chân 
số 4 của CVSD sẽ đưa đến khối trải phổ để thực hiện trải phổ tín hiệu.

Sơ đồ nguyên lí bộ mã hóa dipha :
Dữ liệu số từ dạng  NRZ sẽ được chuyển sang dòng dữ liệu dạng  
diphase. Đây thực ra chỉ là mạch trừ để tạo ra tín hiệu diphase(khi dữ liệu 
là bit 1 sẽ chuyển thành mức logic 1 và 0,còn khi dữ liệu là 0 thì sẽ đảo 
ngược mức logic trước đó )

Hình 4.1 

Dạng tín hiệu NRZ và Diphase


Hình 4.2

 Sơ đồ nguyên lí bộ mã hóa diphase

4.2 Khối tạo mã giã PN và trải phổ

Hình 4.3 Sơ đồ khối tạo mã giả PN và trải phổ
Trong phần này mã PN được tạo ra là mã PN chuỗi m có chiều dài N=127 bit(chip) 
được thực hiện bởi 74HC164.Sau đó tín hiệu sẽ được trải phổ thông qua cổng XOR 
74AC86.
 Để tạo xung clock cho các khối thì có thêm bộ tạo xung clock


Hình 4.4  Sơ đồ nguyên lí khối tạo xung clock
Khối tạo xung clock ở đây tạo ra các tần số là: 4Mhz,1Mhz,31.25Khz.

4.3 Khối điều chế số (BPSK)

Hình 4.5 Sơ đồ nguyên lí khối điều chế số BPSK
Khối điều chế thực hiện điều chế bằng phương pháp BPSK bằng con TFM1H,ngõ ra 
của tín hiệu điều chế này ra ở chân số 3 được đưa đến bộ khuyếch đại công suất 
trước khi được phát đi.

4.4 Khối điều chế analog và khuyếch đại công suất

Hình 4.6 Sơ đồ nguyên lí khối điều chế analog và khuyếcch đại công suất
Tín hiệu sau khi điều chế được khuyếch  đại bước đầu bằng con MAX­8 
MMIC(monolithic microwave integrated circuit),tiếp tục sau đó được module khuyếch đại 


lớp A ”Motorola CA4812” khuyếch đại công suất lên khoảng 100mW.Sau đó tín hiệu 
được đưa qua bộ lọc thông dải xoắn ốc để giới hạn băng thông trước khi phát ra 
không gian.

Từ phần trình bày những khối ở trên ta có mạch nguyên lý cho 
phần máy pháy như sau:

Hình 4.7

Sơ đồ khối máy phát

SƠ ĐỒ NGUYÊN LÍ PHẦN MÁY THU

4.5

Khối giải điều chế analog (tạo tín hiệu trung tần IF(70Mhz))


Hình 4.8

 Sơ đồ nguyên lí  khối điều chế analog

Tín hiệu trải phổ nhận từ anten(f=435Mhz) đầu tiên được khuyếch đại bởi bộ nhiễu 
thấp,tiếp theo là một bộ lọc xoắn ốc và cuối cùng là bộ nhiễu thấp MAN1­LN và 
MAR8.Tín hiệu này sẽ được trộn với sóng mang(7 DBm,365Mhz) từ bộ dao động tạo tín 
hiệu trải phổ ổn định ở tần số trung tần là 70Mhz và tiếp tục sẽ được lọc bởi bộ 
PIF70,trước khi được chia thành 3 đường tín hiệu giống nhau.

4.6

Khối giải trải phổ tín hiệu trung tần IF(70Mhz)

Mỗi đường tín hiệu được chia ra từ bộ PIF70 (late,ontime và early) từ tín hiệu 

trung tần IF 70Mhz tiếp tục được khuyếch đại bởi bộ khuyếch đại MAR6.Một cấu 
hình DBM giống như một khóa dịch 2 pha(BPSK­biphase shift keyer) được đưa vào bởi 
các ngõ vào của các mã PN từ khối giải trải phổ (chân 3,4,5 của 74HC164).
Ngõ ra của tín hiệu giải trải phổ được thêm vào bộ mạch khuyếch đại IF,FM công 
suất thấp NE605.Một bộ dao động thứ 2 có f=64Mhz được trộn với tín hiệu giải trải 
phổ để tạo ra tín hiệu giải trải phổ co f=6Mhz.
Ngõ ra của hai kênh early và late sẽ được đưa đến khối khôi phục và bám tín 
hiệu trải phổ,ngõ ra dữ liệu của kênh on time(punctual) được đưa đến khối khôi phục 
sóng mang và dữ liệu diphase.


Hình 4.9
4.7

 Sơ đồ nguyên lí khối giải trải phổ

Khối bám tín tín hiệu trải phổ và tạo tốc độ chip ½ PN code

Khối này có chức năng tạo ra các mã tương quan,đồng bộ và bám tín hiệu trải phổ.Bộ 
khuyếch đại vi sai có nhiệm vụ kết nối các tín hiệu từ 2 kênh early và late.Tín hiệu sau 
khi qua bộ vi sai sẽ được dùng để điều chỉnh tần số ổn định của điện thế được điều 
khiển bởi bộ lọc thông thấp và mạch dao động thạch anh(VCXO).Bộ VCXO cung cấp 
một trạng thái ổn định cao và tạo ra f=8Mhz ở ngõ ra.
Tần số ngõ ra của bộ VCXO sẽ được chia 2 để tạo thành f=4Mhz bởi 
74HC404.Ngõ ra của tín hiệu xung clock này được đưa vào bộ tạo mã PN(127 
chip).Ngõ ra của bộ PN giúp tái tạo lại hiệu xung clock bởi xung clock tần số gốc là 
8Mhz(74HC164).Từ 74HC164 sẽ tạo ra ba đường tín hiệu PN ở ngõ ra,3 mã PN giống 
nhau (early,on­time và late) nhưng giữa chúng có chu kỳ xung clock khác nhau một 
nữa.Vì vậy mà mã early sẽ sớm hơn mã late chu kỳ một xung clock.Từ đây mỗi ngõ ra 

của bộ tạo mã PN này sẽ được đưa vào các bộ tương quan(correlators) để thực hiện 
giải trải phổ.

Hình 4.10

4.8

 Sơ đồ nguyên lí khối bám tín hiệu trải phổ và tạo tốc độ chip ½  mã PN 

Khối giải điều chế số BPSK

Ngõ ra dữ liệu giải trải phổ từ kênh on time được khuyếch đại bởi MAR8 trước 
khi được gấp đôi tần số(f=12Mhz) trong mạch RK3(mạch lấy bình phương và mạch 
PLL).Sau đó tín hiệu được đưa qua thạch anh 12 Mhz để hiệu chỉnh độ lệch pha trước 
khi được tái lập về tần số sóng mang bằng bộ dao động 6Mhz.Ngõ ra của bộ dao động 
6Mhz sẽ được đệm và khuyếch đại để tạo thành các mức logic 0,+5V ở ngõ ra,chúng 
được kết hợp với ngõ ra của kênh on time(NE605) để cấu thành một bộ so 
pha(TUF1).Ngõ ra điện áp của bộ so pha này sẽ được khuyếch đại,so ngưỡng và dùng 
một bộ so sánh điện áp (LM311) để tạo thành các mức logic 0,+5 ở ngõ ra.


Hình 4.11

4.9

 Sơ đồ nguyên lí khối giải điều chế số BPSK

Khối giải điều chế giải điều chế tín hiệu diphase,delta và 
khuyếch đại audio.

Hình 4.12

 Sơ đồ nguyên lí khối giải tín hiệu diphase,delat và khuyếch đại audio

Ngõ ra của bộ điều chế số BPSK không thể nào khôi phục lại được sự phân cực 
của dữ liệu gốc khi mà pha của dữ liệu gốc đã bị mất trong quá trình gấp đôi tần 
số.Đây la lý do mà dữ liệu lại được mã hóa diphase tại máy phát có thể được khôi 
phục chính xác chiều phân cực ở máy thu.
Cấu hình của bộ phát hiên cạnh là những cổng OR để tạo ra các xung âm cho cả 
cạnh lên và cạnh xuống của bộ so sánh dòng dữ liệu dipahse ở ngõ ra.Ngõ ra của bộ 
phát hiện cạnh kích  Mono A.Mono A được thiết lập để tạo ra một xung dương ở ngõ 
ra với thời gian là 75% chu kì của phần tủ bit diphase.Ngõ ra của Mono A sẽ kích 
Mono B để tạo ra một xung dương ở ngõ ra với thời gian là 25% chu kì của phần tử bit 
diphase
Tiếp tục Mono B lại kích Mono C tạo ra một xung dương ở ngõ ra với thời gian 
là 50% chu kì của phần tủ bit.
Các flip­flop D1 và D2 được khóa bởi ngõ ra  Q  và  Q  của Mono C.
Xung âm  Q  và  Q  ở ngõ ra Mono C trước và sau bất kỳ sự dịch chuyển bất kỳ giữa các 
bit nào.Vì vậy D1 và D2 được khóa,ngõ ra của chúng sẽ khác nhau nếu bit được mã 
hóa diphase xuất hiện tương ứng 1 lần,hoặc cùng lúc nếu bit được mã hóa diphase là 0.
Nếu ngõ ra của D1 và D2 được kết nối với cổng OR thì ngay lập tức dữ liệu NRZ sẽ 
được tạo ra.Xung clock được khôi phục tại ngõ ra Q của Mono A.
Xung clock được khôi phục và dữ liệu sẽ được đưa đến mạch điều chế 
delta(được thực hiện bởi FX609J),để khôi phục lại tín hiệu audio và được khuyếch 
đại để đưa ra loa.