Vi mạch 74LS373 (dung để tách và chốt địa chỉ, phân kênh,đệm BUS cho CPU)

A VI MẠCH 74LS373
1.

Giớ thiệu:
Vi mạch 74LS373 là loại vi mạch chốt truyền qua 8 bit cùng đệm 3 trạng thái. Thường đ ược
dung để tách và chốt địa chỉ, phân kênh,đệm BUS cho CPU,

2.

C
h
ứ
c

Tách và chốt
địa chỉ

năng:

Vi mạch 74LS373

Phân kênh và
đêm BUS cho
CPU

74LS373

Làm cổng
I/O

 Nhằm mục đích làm giảm số chân của vi mạch CPU→dồn kênh tín hiệu trên cùng một

chân→47LS373 sẽ tách và tái tạo lại tín hiệu gốc cho các BUS độc lập (BUS địa ch ỉ và BUS
dữ liệu)
 Tác dung phân kênh và đệm BUS:
o Các BUS địa chỉ và dữ liệu dùng chung
o Nâng cao khả năng tải của BUS
 74LS373 là 1 trong các chíp MSI thường dung làm cổng I/O.
 Khi số lượng cổng ít và cố định ra hay cổng vào và địa chỉ của nó.


Hoạt động của IC
74LS373 trong CPU
8088

Sử dụng IC
74LS373 làm
cổng ra

3.

Đặc điểm:




Vi mạch 74LS373 là loại vi mạch chốt chuyền qua 8 biet cùng đệm 3
trang thái. Đệm và chốt được điều khiển độc lập bằng các đầu vào điều
khiển khác nhau là:
o /OC(Output Contro): điều khiển cổng đệm
o Dòng cung cấp: 24mA

Bảng chân lý của IC 74LS373

Điều kiện vận hành khuyến nghị ‘LS373


Các thông số dòng điện mặc định của IC 74LS373

Đặc điểm chuyến mạch ‘LS373 tại Vcc=5V và TA=250C


Sơ đồ cấu tạo IC 74LS373

Cấu tạo:

4.

Bảng logic IC 74LS373




Vi mạch bao gồm các vi mạch chốt và các vi mạch cổng 3 trạng thái
Vi mạch này thường được dùng để chốt địa chỉ trong máy PC/XT và ch ốt
dữ liệu trong các ứng dụng ghép nối máy tính
Có 2 đường tín hiệu điều khiển là /OE và LE.


Kích thước vật lí (H1)

Kích thước vật lí (H2)


Kích thước vật lí (H3)

Kích thước vật lí (H4)


5.

Hoạt động:


Để phân kênh cho bộ vi xử lý 8088 người ta dùng hai vi m ạch ch ốt
74LS373, một chốt kênh cho các các tín hiệu AD7 – AD0, một phân
kênh cho các tín hiệu A19/S6 – A16/S3. Sơ đồ nối ghép nh ư sau:

Phân kênh
cho vi xử lí
8088







Muốn nâng cao khả năng tải của các BUS để đảm bảo nhận việc nuôi các
mạch bên ngoài, các tín hiệu vào ra CPU phải được khuếch đại thông qua
các mạch đệm một chiều hoặc hai chiều với các đầu ra thường hoặc đ ầu

ra ba trạng thái.
Đệm BUS cho 8088: các chốt 74LS373 cũng đóng vai trò bộ đếm BUS cho
các BUS được phân kênh.


Đệm BUS
cho vi xử lí
8088


B – MẠCH GIẢI MÃ ĐỊA CHỈ

1)

Giới thiệu:





Mục đích của giải mã địa chỉ là để xác định được ô nh ớ hay thiết bị
ngoại vi mà CPU cần làm việc.
Khối giải mã địa chỉ có nhiều đầu vào chân địa chỉ có thể kết hợp
một số tín hiệu điều khiển và có một hoặc nhiều đầu ra giải mã địa
chỉ.
Tín hiệu đầu ra của bộ giải mã địa chỉ có thể là mức th ấp (LOW)
hoặc mức cao (HIGH)

Bộ giải mã
2)



Chức năng

Chức năng đầu tiên của bộ giải mã là tạo ra tín hiệu kích hoạt RAM,ROM
hay các cổng giao tiếp cần thiết cho hoạt động tại một th ời điểm của hệ






3)


thống. Thứ hai, giải mã địa chỉ có chức năng đảm bảo rằng tại một th ời
điểm chỉ một thiết bị được cho phép trao đổi dữ liệu thông qua BUS d ữ
liệu.
Trường hợp 1: khi cần xác định tầm địa chỉ hoạt động của mọt bộ nh ớ
ngoại vi →cần có mạch giải mã địa chỉ:

Trường hợp 2:khi bộ nhớ (ROM hoặc RAM) hoặc ngoại vi có dung l ượng
lớn được kết hợp nhiều bộ nhớ hoặc ngoại vi có dung l ượng nhỏ lại v ới
nhau→nhằm xác định chính xác địa chỉ của từng bộ nh ớ hoặc c ủa t ừng
ngoại vi trên toàn bộ không gian nhớ:

Phân loại:

Dựa vào thành phần mạch giải mã:
o Sử dụng mạch Logic cơ bản (AND,NAND,OR,NOR và biến tần)

o Sử dụng mạch giải mã có sẵn (mạch giải mã ROM,74-139 mạch
giải mã vào 2 ra 4, 74-138 mạch giải nã và 3 ra 8,…)


Sử dụng các mảng logic lập trình (GAL,PAL)
Dựa vào quy mô(số lượng bít địa chỉ được dùng ) của mạch giải mã:
o Giải mã toàn phần (Full address decoding): Mỗi ngoại vi đ ược gán
cho một địa chỉ duy nhất. Tất cả các bít địa chỉ được dùng đ ể đ ịnh
nghĩa vị trí được tham chiếu.
o



Mạch giải mã toàn phần


Giải mã một phần(Partial address decoding): Không phải tất cả các
bít được dùng cho việc giải mã địa chỉ. Các ngoại vi có th ể đáp ứng
cho trên một địa chỉ. Phương pháp làm giảm độ phức tạp trong
mạch giải mã địa chỉ. Thông thường các hệ thống nhỏ sử dụng giải
mã một phần.

Mạch giải mã một phần
4)

Hoạt động


Nguyên tắc của bộ giải mã địa chỉ:
o Tín hiệu điều khiển :IO/M dùng để phân biệt đối t ượng mà CPU

chọn làm việc là bộ nhớ hay thiết bị vào ra.




Tín hiệu địa chỉ :là các bít địa chỉ có quan hệ nhất định đến vi ệc ch ọn
vỏ ở đầu ra.
o Thông thường khi thiết kế mạch giải mã người ta th ường tính dôi
ra để dự phòng, sao cho sau này có thể tăng them dung l ượng bộ
nhớ

Sơ đồ nguyên tắc mạch giải mã


Giải mã địa chỉ bằng các mạch Logic:
o Ví dụ mạch giải mã đơn giản cho EPROM 2761-1 dung l ượng 2Kx 8
có địa chỉ nằm trong khoảng FF800H-FFFFFH.
o Số chân địa chỉ trong CPU 8088 là 20 chân đánh s ố t ừ A0 đ ến A19.
Trong mạch giải mã này, ERPROM dung lượng 2KB→sử dụng 11 bít
địa chỉ thấp từ A0 đến A10 để chọn từ nhớ trong ERPROM. Các bít
cao còn lại A11 đến A19 kết hợp với xung IO/M (đã được đảo) để
tạo xung chọn cho vỏ cho 2kb đặt tại vùng nhớ cao nhất của CPU
8088

Giải mã địa chỉ dùng mạch logic




Giải mã địa chỉ sử dụng vi mạch giải mã nhiều đầu ra:

Mạch giải mã vào 2 ra 4 và vào 3 ra 8


Ví dụ: Giải mã dùng mạch giải mã kiểu 74LS138 (mạch giải mã vào 3 ra
8)

Bảng chân lý


5)

Thiết kế


Hoạt động của mạch giải mã kiêu 74LS138

Mạch giải mã địa chỉ:
o Dùng cổng logic (AND, OR, NOT…….)
o Dùng mạch giải mã (74LS138, 74LS1154,…..)

Cấu trúc tổng quát


Quy trình thiết kế

Bước 1: xác định số lượng vi mạch nhớ cần thiết có được dung lượng bộ nh ớ
như yêu cầu.
Bước 2:xác định số đường địa chỉ cần thiết cho từng vi mạch nh ớ
Bước 3: lập bảng đồ nhớ để xác định chính xác (tầm địa ch ỉ ) của t ừng vi m ạch

nhớ trong toàn bộ không gian nhớ.
Bước 4: chọn lựa phương án thiết kế mạch giải mã địa chỉ (dùng cổng logic hay
dùng mạch giải mã)


Bước 5:thiết kế mạch giải mã theo phương án đã chọn. Lập bảng trạng thái
của mạch giải mã.




Nếu dùng cổng logic
o Dùng bìa karnaugh để đơn giản hóa trạng thái các ngõ ra →hàm s ố
Boolean của các ngõ ra mạch giải mã địa chỉ
Nếu dùng vi mạch giải mã
o So sánh trạng thái bảng vi mạch giải mã v ới bảng tr ạng thái c ủa
mạch giải mã →thiết kế mạch

Bước 6:Kết nối mạch giải mã vào hệ thống