HỌ VI ĐIỀU KHIỂN AVR AT90S8535

Tài liệu tham khảo cho môn Vi xử lý

Các hệ vi xử lý thế hệ mới

CHƯƠNG 2. HỌ VI ĐIỀU KHIỂN AVR AT90S8535
2.1 Các đặc tính
AVR
-Cấu trúc RISC(reduced instruction set computer:máy tính dùng tập lệnh rút
gọn) hiệu năng cao- nguồn điện thấp
• 118 lệnh mạnh mẽ -Đa số thực hiện theo đồng hồ chu kỳ đơn
• 32 x 8 thanh ghi làm việc chế độ đa dụng
• Lên tới 8 triệu lệnh mỗi giây thông lượng 8 MHZ
• 8k bytes trong hệ thống có thể chương trình hoá một cách nhanh chóng
• Bộ giao diện nối tiếp SPI trong hệ thống lập trình
• Kh
ả năng chịu đựng : 1,000 viết/xoá bỏ những chu trình
• 512 Bytes EEPROM
• Khả năng chịu đựng : 100,000 viết/xoá bỏ những chu trình
• 512 Bytes SRAM bên trong
• Soạn chương trình khoá cho các phần mềm an toàn
• 8 kênh, 10 bit ADC(Analog – to digital conversion:chuyển đổi tín hiệu tương
tự sang tín hiệu số)
• Có thể chương trình hoá hệ thống UART
• Bộ giao diện nối tiếp SPI chủ/khách
• Hai thiết bị tính giờ/máy đếm 8 - bit cùng với máy đếm và chế độ
so sánh riêng
biệt
• Một thiết bị tính giờ/máy đếm 16 – bit cùng với máy đếm, chế độ so sánh và sự
giành được riêng biệt và đôi 8-, 9-,10- bit PWM
• Người kiểm soát thiết bị tính giờ có thể lập trình với việc bật bộ dao động chíp
• Máy so sánh tương tự trên chíp

• Mạch xác lập lại nguồn điện
• Đồng hồ thời gian thực(RTC) cùng với bộ dao động và kiểu máy đếm riêng biệt
•
Các nguồn ngắt bên trong và bên ngoài
• Ba chế độ ngủ(tĩnh) : chế độ nhàn rỗi, chế độ tiết kiệm điện, chế độ ngắt điện.

Bộ môn Công nghệ điều khiển tự động

Khoa CNTT - ĐHTN

57
Tài liệu tham khảo cho môn Vi xử lý

Các hệ vi xử lý thế hệ mới

Tiêu thụ điện ở 4 MHz, 3V, 20°C
-Hoạt động : 6.4 mA
-Chế độ nhàn rỗi: 1.9 mA
-Chế độ ngắt điện: <1 µA
Vào/Ra và các gói
-32 đường vào ra có thể lập trình được
-40-bước(răng ren) PDIP, 44- bước(răng ren) PLCC, 44- bước(răng ren) TQFP,
và 44-giỏ(Đ ơn v ị đo l ường) MLF
Điện áp hoạt động
- VCC: 4.0 - 6.0V AT90S8535
- VCC: 2.7 - 6.0V AT90LS8535
Các mức tốc độ
- 0 - 8 MHz cho AT90S8535
- 0 - 4 MHz cho AT90LS8535
Những cấu hình chân

Bộ môn Công nghệ điều khiển tự động

Khoa CNTT - ĐHTN

58
Tài liệu tham khảo cho môn Vi xử lý

Các hệ vi xử lý thế hệ mới

môn Công nghệ điều khiển tự động

Khoa CNTT - ĐHTN

59

2.2. Phần mô tả
AT90S8535 là một chip CMOS vi điều khiển 8 – bit công suất nhỏ dựa trên
cấu trúc của AVR RISC. Bằng việc thực hiện mạnh mẽ các lệnh trong một chu kỳ
đồng hồ đơn, AT90S8535 đạt được thông lượng gần 1 triệu lệnh/giây cho mỗi MHZ
cho phép trình thiết kế tối ưu hoá
Lõi AVR kết hợp với một lệnh thiết lập với 32
thanh ghi đa năng đang làm việc. Tất c
ả 32 thanh ghi
được nối trực tiếp tới bộ số học logic (ALU), cho phép
hai thanh ghi độc lập được truy cập trong một lệnh đơn
được thực hiện trong một chu kỳ đồng hồ.Kết quả cấu
trúc là nhiều mã hiệu quả hơn trong khi dạt được lưu
lượng lên tới mười lần nhanh hơn CISC microcontrollers.
AT90S8535 cung cấp những đặc tính sau:8KB cho hệ
thống lập trình tia sáng, 512Byte EEPROM, 512Byte SRAM, 32 chân vào ra đa năng,

32 thanh ghi đa nă
ng đang làm việc, đồng hồ thời gian thực, (RTC), ba thiết bị
giờ/máy linh hoạt với cách thức so sánh, những ngắt ngoài và bên trong một UART
tuần tự lập trình được, 8 kênh, 10 bit ADC thiết bị bấm giờ lập trình được với bộ giao
động bên trong,một cổng SPI nối tiếp và ba phần mềm có thể chọn được chế độ tiết

Hình 2.1. Sơ đồ chân AT90S8535

Bộ
Tài liệu tham khảo cho môn Vi xử lý

Các hệ vi xử lý thế hệ mới

kiệm điện. Chế độ nhàn rỗi dừng CPU trong khi cho phép SRAM, thiết bị tính
giờ/máy đếm, hệ thống cổng và ngắt tiếp tục được hoạt động. Chế độ ngắt điện cất giữ
nội dung thanh ghi nhưng làm treo máy tạo dao động, vô hiệu hoá tất cả các chức năng
khác của chíp cho tới khi ngắt tiếp hoặc phần cứng thiết lập lại.Trong chế độ tắ
t điện ,
máy tạo dao động tính giờ tiếp tục để chạy, cho phép người sử dụng bảo vệ thiết bị
tính giờ căn bản trong khi các phần còn lại của thiết bị đang dừng ở giữa chừng. Thiết
bị được sản xuất đang sử dụng mật độ cao bộ nhớ công nghệ không linh hoạt . ISP
trong chip Flash cho phép bộ nhớ chương trình được chương trình hoá trong h
ệ thống
qua một mạch ghép nối tiếp SPI hoặc bởi kí ức lập trình viên không linh hoạt. Bằng
việc kết hợp một CPU có tệp thu gọn 8 –bit cùng với hệ thống lập trình được Flash hoá
trên một chip đơn. AT90S8535 Atmel là một vi điều khiển mạnh mà cung cấp một giải
pháp có tính linh hoạt cao và chi phí hợp lí tới nhiều điều khiển nhúng. AVR
AT90S8535 được hỗ trợ với một bộ đầy đủ ch
ương trình và những công cụ phát triển
hệ thống . Bao gồm : Những người biên tập C, những chương trình hợp ngữ vĩ mô,

những trình gỡ rối/những sự mô phỏng, sự mô phỏng trong mạch và sự đánh giá các
dụng cụ.
Mô tả chân
VCC
Cung cấp Điện áp Số
GND
Tiếp đất số
Port A (PA7..PA0)
Cổng A là một cổng vào ra có hướng 8-bit. Những chốt
cổng có thể cung cấp một điện trở trong quá tải (được chọn cho mỗi bit). Cổng A bộ
đệm đầu ra có thể hụt 20 mA và có thể trực tiếp điều khiển hiỉen thị đèn LED. Khi các
chốt từ PA0 đến PA7 được sử dụng như những dữ liệu vào thì ngoài được kéo thấp,
chúng sẽ là dòng điện nguồn nế
u điện trở trong quá tải lên được hoạt động .Cổng A
cũng đáp ứng như những dữ liệu vào tương tự đến bộ biến đổi A/D. Các chốt cổng A
là ba trạng thái khi một điều kiện thiết lập lại được hoạt động , thậm chí nếu đồng hồ
không phải đang chạy.
Port B (PB7..PB0)
Cổng B là một cổng vào ra có hướng 8-bit cùng với điện
trở trong tăng vọt. Cổng B bộ đệm đầu ra có thể hụt 20 mA. Như những dữ liệu vào,
các chốt cổng B những cái mà ngoài được kéo thấp sẽ là nguồn điện nếu như điện trở
quá tải được hoạt động. Cổng B cũng phục vụ cho các chức năng của những đặc tính
đặc biệ
t khác của AT90S8535 như đã được liệt kê ở trang 78. Các chốt cổng B là ba
trạng thái khi một điều kiện thiết lập lại được hoạt động , thậm chí nếu đồng hồ không
phải đang chạy.
Bộ môn Công nghệ điều khiển tự động

Khoa CNTT - ĐHTN

60
Tài liệu tham khảo cho môn Vi xử lý

Các hệ vi xử lý thế hệ mới

Port C (PC7..PC0)
Cổng C những bộ đệm đầu ra có thể hụt 20 mA. Như
những dữ liệu vào, các chốt cổng C những cái mà ngoài được kéo thấp sẽ là nguồn
điện nếu như điện trở quá tải được hoạt động. Hai chốt cổng C có thể như sự lựa chọn
được sử dụng như máy tạo dao động cho thiết bị tính giờ/máy đếm2. Các chốt cổng C
là ba trạng thái khi m
ột điều kiện thiết lập lại được hoạt động , thậm chí nếu đồng hồ
không phải đang chạy.
Port D (PD7..PD0)
Cổng D là một cổng vào ra có hướng 8-bit cùng với điện
trở trong quá tải. Cổng B bộ đệm đầu ra có thể hụt 20 mA. Như những dữ liệu vào,
các chốt cổng B những cái mà ngoài được kéo thấp sẽ là nguồn điện nếu như điện trở
quá tải được hoạt động. Cổng D cũng phục vụ cho các chức năng của những đặc tính
đặc biệt khác củ
a AT90S8535 như đã được liệt kê ở trang 86. Các chốt cổng D là ba
trạng thái khi một điều kiện thiết lập lại được hoạt động , thậm chí nếu đồng hồ không
phải đang chạy.

Reset dữ liệu đầu vào.Một thiết lập bên ngoài được sinh ra bởi một
mức thấp trên chốt ESET. Thiết lập lại xung dài hơn 50 ns sẽ sinh ra một reset, dù
đồng hồ không phải đang chạy. Các xung ngắn hơn không được bảo đảm phát sinh ra
một reset.
XTAL1
Dữ liệu tới máy khuếch đại bộ dao động đảo và dữ liệu mạch điều
hành bên trong đồng hồ.

XTAL2
Dữ liệu ra từ máy khuếch đại bộ dao động đảo
AVCC là chốt cung cấp điện áp cho cổng A và bộ biến đổi tương tự/số. Nếu
ADC không được sử dụng, chốt này phải được kết nối tới VCC. Nếu ADC được sử
dụng, chốt này phải được kết nối tới VCC qua một bộ lọc thông thấp. Xem trang 68
những thao tác chi tiết trên ADC.
AREF la sự đối chiế
u dữ liệu vào tương tự cho bộ biến đổi tương tự/số. Để
ADC hoạt động, một điện áp trong phạm vi 2V phải được ứng dụng vào chốt này.
AGND
Tiếp đất số. Nếu bản mạch có một mắt đáy tương tự riêng biệt, chốt
này nên được kết nối tới mặt đáy. Cách khác thì kết nối tới GND.
Bộ dao động tinh thể
XTAL1 và XTAL2 là dữ liệu đầu vào và dữ liệu đầu ra ,
tương ứng, của một máy khuếch đại đảo cái mà có thể được cấu hình cho việc sử dụng
như một bộ dao động trong chíp, như biểu diễn trong Hình 2. Cũng giống như một tinh
Bộ môn Công nghệ điều khiển tự động

Khoa CNTT - ĐHTN

61
Tài liệu tham khảo cho môn Vi xử lý

Các hệ vi xử lý thế hệ mới

thể thạch anh hoặc một thiết bị cộng hưởng âm thanh có thể được sử dụng.


Hình 2.3. Sơ đồ bộ dao dộng
Đồng hồ ngoài:

Để điều khiển thiết bị từ một nguồn đồng hồ ngoài, XTAL2
cần phải được để lại rời rạc trong khi XTAL1 được điều khiển như đã chỉ ra trong


Bộ dao động Timer:
Cho các chốt bộ dao động Timer, TOSC1 và TOSC2, tinh
thể được kết nối trực tiếp giữa các chốt. Không một tụ điện ngoài nào đựơc cần đến.
Bộ dao động được tối ưu hoá cho sự sự dụng cùng với một đồng hồ tinh thể tần số
32,768 Hz. Việc áp dụng một nguồn đồng hồ ngoài vào TOSC1không được đề cập tới.
Kiến trúc tổng quan:
Truy cập nhanh khái niệm thanh ghi tệp tin chứa chế độ
làm việc thanh ghi đa năng 32 x 8 bit cùng với thời gian truy xuất một chu kỳ đồng hồ
đơn. Điều đó có nghĩa là trong suốt một chu kỳ đồng hồ đơn, một thao tác ALU
(Arithmetic Logic Unit: Đơn vị số học logic) được thực hiện. Hai toán hạng là dữ liệu
đầu ra từ thanh ghi tệp tin. Phép toán được thực hiện và kết quả được lưu trữ trong
thanh ghi tệp tin trong một chu kỳ đồng hồ. Sáu trong số 32 thanh ghi có thể được sử
dụng khi ba con trỏ thanh ghi địa chỉ gián tiếp 16 bit định vị trí không gian dữ liệu,
cho phép những sự tính toán địa chỉ hiệu quả .Một trong ba con trỏ địa chỉ cũng có thể
được sử dụng như con trỏ địa chỉ để chức năng của bảng tra cưu không thay đổi.
Những thanh ghi chức năng bổ sung này là 16- bít thanh ghi –X, thanh ghi –Y, thanh
ghi –Z.





Bộ môn Công nghệ điều khiển tự động

Khoa CNTT - ĐHTN

62
Tài liệu tham khảo cho môn Vi xử lý

Các hệ vi xử lý thế hệ mới


Hình 2.4. Cấu trúc AT90S8535 AVR RISC
ALU hỗ trợ các hàm số học và các hàm logic học giưũa các thanh ghi hoặc
giữa một hằng số và một thanh ghi.Các thao tác thanh ghi đơn cũng được thực hiện
trong ALU. Hình 4 biểu diễn cấu trúc vi điều khiển AT90S8535 AVR RISC . Ngoài
thao tác thanh ghi, cách đánh địa chỉ bộ nhớ quy ước cũng có thể được sử dụng trên
thanh ghi tệp tin cũng được. Điều đó được cho phép bởi thực tế mà thanh ghi tệp tin là
1041H–11/01 được gán 32 địa chỉ
không gian dữ liệu thấp nhất ($00-$1F) cho phép
chúng được truy cập dường như chúng là những sự định vị bộ nhớ bình thường. Không
gian nhớ vào/ra chứa 64 địa chỉ cho những chức năng ngoại vi CPU khi những thanh
ghi điều khiển, Timer/Counters, các bộ đổi tương tự/số và các hàm vào ra khác vận
hành. Bộ nhớ vào ra có thể được truy cập trực tiếp hoặc trong khi sự định vị trí không
gian dữ liệu theo sau đó củ
a thanh ghi tệp tin, $20 - $5F. AVR sử dụng khai niệm cấu
trúc Harvard –cùng với các bộ nhớ riêng biệt các Bus chương trình và dữ liệu.Bộ nhớ
chương trình được thực hiện cùng với một ống dẫn hai bước. Trong khi một chỉ dẫn
đang được thực hiện, thì chỉ dẫn tiếp theo được đem về trước từ bộ nhớ chương trình.
Khái niệm này cho phép các chỉ dẫn sẽ được thực hiện trong mọ
i chu kỳ đồng hồ. Bộ
Bộ môn Công nghệ điều khiển tự động

Khoa CNTT - ĐHTN

63

Tài liệu tham khảo cho môn Vi xử lý

Các hệ vi xử lý thế hệ mới

nhớ chương trình co thể tải xuống hệ thống bộ nhớ Flash. Với sự nhảy tương đối và
những chỉ dẫn gọi, toàn bộ 4 K vùng địa chỉ trực tiếp được truy nhập. Đa số AVR chỉ
dẫn có một khổ từ 16- bít đơn. Mỗi địa chỉ bộ nhớ chương trình chứa 16 hoặc 32 bit
chỉ dẫn. Trong thời gian những ngắt và những sự gọ
i chương trình con, bộ đếm địa chỉ
chương trình (PC) trả lời được lưu trữ trên ngăn xếp. Ngăn xếp thì có hiệu quả được
cấp phát trong dữ liệu chung SRAM và vậy thì, kích thước ngăn xếp chỉ được hạn chế
bởi tổng kích thước của SRAM và cách dùng SRAM. Hầu hết người sử dụng chương
trình phải được khởi tạo lại SP trong việc khởi động lại th
ủ tục (trước khi các chương
trình con hay các ngắt được thực hiện).Con trỏ ngăn xếp 10- bít (SP) thì có thể tiếp cận
đọc/ghi trong không gian vào/ra. 512 bytes dữ liệu SRAM có thể dễ dàng được truy
nhập qua năm cách đánh địa chỉ khác nhau được hỗ trợ trong cấu trúc AVR. Không
gian bộ nhớ trong cấu trúc AVR là tất cả bản đồ bộ nhớ tuyến tính và bình thường.



Hình 2.5. Các bản đồ bộ nhớ
Một module ngắt linh hoạt có các thanh ghi điều khiển của nó trong không gian
vào/ra với một bổ sung ngắt chung cho phép bit trong thanh ghi trạng thái. Hầu hết
các ngắt khác có một vectơ ngắt riêng biệt trong bảng vectơ ngắt tại lúc bắt đầu bộ
nhớ chương trình. Các ngắt khác có quyền ưu tiên theo vị trí vectơ ngắt của chúng.
The Địa chỉ véctơ ngắt càng thấp, quyền ưu tiên càng cao.
Thanh ghi tệp tin đa năng:
Hình 6 biểu diễn cấu trúc sự hoạt động của 32
thanh ghi đa năng trong CPU

Hình 2.6:

Sự hoạt động của thanh ghi đa năng trong AVR CPU
Bộ môn Công nghệ điều khiển tự động

Khoa CNTT - ĐHTN

64