Slide kỹ thuật điện tử bai7 machtohop

BÀI 7:
MẠCH TỔ HỢP
(Tham khảo giáo trình: Từ trang 143 và trang 172)

Giới thiệu
Mô hình mạch tổ hợp với n đầu vào và m đầu ra

1


I. Các định lý cơ bản của đại số BOOLEAN
1. Các tiên đề:
1)
2)

3)

2. Định lý DeMorgan:

4)

5)

6)

7)
8)

I. Các định lý cơ bản của đại số BOOLEAN
3. Các định lý cho phép toán XOR (⊕):
1)

2)

3)

4)

5)

6)
7)

2


Các phép giao hoán, kết hợp và phân phối
1)
2)
3)
4)
5)

6)
7)
8)

9)

10)

= AB + ̅
AB + ̅ = B + ̅

=

+

y=

x = ̅

x = ̅+

̅ = ̅+

= ̅.

̅ =

= .

+

+
+

+
=

+ ̅ =

+ ̅

x = B+ ̅

= .

+

⊕

Định lý DeMorgan

+

+ ̅

3


Rút gọn:

Dùng định lý DeMorgan:

II. Thiết kế mạch logic tổ hợp:
1. Phương pháp biểu diễn hàm Boolean (Boolean Function)
a) Biểu diễn dưới dạng bảng sự thật (Truth Table)
Ví dụ: biểu diễn một hàm 3 biến ngõ vào, một ngõ ra
Decimal

C

B

A

Y

0

0

0

0

0

1

0

0

1

1

2

0

1

0

0

3

0

1

1

1

4

1

0

0

x

5

1

0

1

x

6

1

1

0

0

7

1

1

1

0

0: logic 0; 1: logic 1; x: don’t care (có thể bằng 0 hoặc bằng 1)

4


II. Thiết kế mạch logic tổ hợp:
1. Phương pháp biểu diễn hàm Boolean (Boolean Function)
b) Biểu diễn dưới dạng tổng chuẩn đầy đủ (minterm):
Ví dụ 1: biểu diễn một hàm 3 biến ngõ vào, một ngõ ra
Decimal

C

B

A

Y

0

0

0

0

0

1

0

0

1

1

2

0

1

0

0

3

0

1

1

1

4

1

0

0

0

5

1

0

1

0

6

1

1

0

0

7

1

1

1

0

Minterm

II. Thiết kế mạch logic tổ hợp:
1. Phương pháp biểu diễn hàm Boolean (Boolean Function)
b) Biểu diễn dưới dạng tổng chuẩn đầy đủ (minterm):
Ví dụ 2: biểu diễn một hàm 3 biến ngõ vào, một ngõ ra
Decimal

C

B

A

Y

0

0

0

0

0

1

0

0

1

1

2

0

1

0

0

3

0

1

1

1

4

1

0

0

0

5

1

0

1

x

6

1

1

0

0

7

1

1

1

x

Minterm

5


II. Thiết kế mạch logic tổ hợp:
1. Phương pháp biểu diễn hàm Boolean (Boolean Function)
c) Biểu diễn dưới dạng tích chuẩn đầy đủ (maxterm):
Ví dụ 1: biểu diễn một hàm 3 biến ngõ vào, một ngõ ra
Decimal

C

B

A

Y

0

0

0

0

1

1

0

0

1

1

2

0

1

0

0

3

0

1

1

1

4

1

0

0

0

5

1

0

1

1

6

1

1

0

1

7

1

1

1

0

Maxterm

II. Thiết kế mạch logic tổ hợp:
1. Phương pháp biểu diễn hàm Boolean (Boolean Function)
c) Biểu diễn dưới dạng tích chuẩn đầy đủ (maxterm):
Ví dụ 2: biểu diễn một hàm 3 biến ngõ vào, một ngõ ra
Decimal

C

B

A

Y

0

0

0

0

1

1

0

0

1

1

2

0

1

0

0

3

0

1

1

1

4

1

0

0

0

5

1

0

1

x

6

1

1

0

1

7

1

1

1

0

Maxterm

6


II.

Phương pháp thiết kế mạch logic tổ hợp

Bước 1:

Từ yêu cầu bài toán ta lập bảng sự thật

Bước 2:

Từ bảng sự thật suy ra biểu thức Boolean cho mạch cần

thiết kế.
Bước 3:

Rút gọn biểu thức Boolean (nếu có thể)

Bước 4:

Chuyển biểu thức Boolean thành mạch tổ hợp

Ví dụ 1:
Thiết kế một mạch logic 3 ngõ vào, A, B, C với yêu cầu: ngõ ra sẽ ở mức
cao khi có ít nhất 2 ngõ vào ở mức cao

X = BC + AC + AB
Hoặc:

X = (B + A)C + AB

7


Ví dụ 2:
Thiết kế một mạch logic 4 ngõ vào, A, B, C, D (trong
đó A ứng với MSB, và D ứng với LSB) với yêu cầu ngõ
ra sẽ ở mức cao khi giá trị thập phân của các ngõ vào
ABCD = 610, 710, 1310.

8


Ví dụ 3:
Cho 2 số nhị phân 2 bit x1x0 và y1y0, thiết kế mạch sao
cho ngõ ra sẽ ở mức cao khi x1x0 = y1y0

9


III.

Mạch giải mã (DECODER)

Là mạch logic giải mã N-bit nhị phân ngõ vào thành M đường
ngõ ra, chỉ duy nhất một đường ngõ ra ở mức tích cực ứng với
một tổ hợp N-bit ngõ vào. Gọi bộ giải mã là bộ phát hiện mã

Mạch giải mã 3 sang 8

Mạch có 3 ngõ vào và 8 ngõ ra, (binary to octal decoder), với ngõ
ra tích cực mức 1, có bảng sự thật như sau:

10


Viết hàm ngõ ra:

Giải mã 3 sang 8 dùng IC74LS138

Ví dụ:
VCC

CBA = 000: Y0 = 0, các ngõ ra khác là 1
CBA = 100: Y4 = 0, các ngõ ra khác là 1

6
4
5

A
B
C
G1
G2A
G2B

GND

1

2
3

74LS138
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

15
14
13
12
11
10
9
7

8

Ngõ ra tác động mức thấp:

VCC

16

VCC

11


Sơ đồ cấu trúc mạch bên trong của IC 74LS138:

Mở rộng mạch giải mã:
Có thể ghép các bộ giải mã liên tầng để có thể giải mã được từ mã lớn hơn
Ví dụ, kết hợp 2 bộ giải mã 3 sang 8 để tạo thành 1 bộ giải mã 4 sang 16

12


Sử dụng bộ giải mã để thiết kế mạch theo dạng hàm minterm
Ví dụ: xét hàm logic có biểu thức như sau

Có thể thiết lập hàm như sau:

IV. Giải mã LED 7 đoạn:
Bộ giải mã LED 7 đoạn có 4 ngõ vào theo mã BCD và 7 ngõ ra
ứng với mã LED 7 đoạn
LED 7 đoạn có 2 loại: loại anode chung và loại cathode chung

13


Khảo sát IC 7449:
74LS49 có ngõ ra tích cực mức cao, LED tương ứng là cathode chung

Khảo sát IC 7449:

LED1

R1 270x8
7
6
4
2
1
9
10
5

a
b
c
d
e
f
g
p

LED7S

C2

A
B
C

D
E
F
G

11
10
9
8
6
13
12

8

3

BI

74LS49

C1

14
3

A0
A1
A2
A3

VCC

5
1
2
4

GND

VCC

VCC

7

Giá trị BCD từ 0 đến 9

74LS49 có ngõ ra tích cực mức cao, LED tương ứng là cathode chung

14


Khảo sát IC 7447:
74LS47 với ngõ ra tích cực mức thấp, sử dụng LED tương ứng là anode chung

Khảo sát IC 7447:

VCC

BI/RBO

LED7S

C2

a
b
c
d
e
f
g
p

C1

4

7
6
4
2
1
9
10
5

8

LT
RBI

A
B
C
D
E
F
G

LED1

R1 270x8
13
12
11
10
9
15
14

3

3
5

A0
A1
A2

A3

GND

7
1
2
6

VCC

16

74LS47

VCC

8

VCC

Giá trị BCD từ 0 đến 9

74LS47 với ngõ ra tích cực mức thấp, sử dụng LED tương ứng là anode chung

15


V. MẠCH MÃ HÓA (ENCODER)

Ngược với quá trình giải mã là quá trình mã hóa và
được thực hiện bởi mạch logic mã hóa. Chỉ một ngõ
vào của bộ mã hóa được tích cực, và từ mã N-bit
ngõ ra tùy thuộc vào ngõ vào nào được tích cực.

Mạch mã hóa ưu tiên 8-3:

16


3.6.2. Mã hóa ưu tiên

5

D0
D1
D2
D3
D4
D5
D6
D7
EI

74LS148
Q0
Q1
Q2
EO
GS

GND

10
11
12
13
1
2
3
4

VCC

16

Khảo sát IC 74148 (mã hóa ưu tiên octal to binary):

8

•

9
7
6
15
14

74LS148 có hai ngõ ra GS và E0.
•

Ngõ GS (Group Select) tích cực mức 0 khi

mạch hoạt động ở chế độ mã hóa và có 1
trong số các ngõ vào đang tích cực.
•

E0 (enable output) tích cực mức 0 khi EI

tích cực mức 0 và không có ngõ vào nào tích
cực.

17


CÂU HỎI ÔN TẬP
Câu 1: Đơn giản mạch hình 5.11 dùng đại số Boolean

CÂU HỎI ÔN TẬP
Câu 2: Thiết kế mạch điện logic tương ứng với bảng sự
thật sau

18


CÂU HỎI ÔN TẬP
Câu 3: Thiết kế mạch điện logic có 3 ngõ vào A, B và C.
Ngõ ra ở mức HIGH chỉ khi có 2 ngõ vào là mức
LOW.
Câu 4: Một số nhị phân 4 bit được ký hiệu là A3A2A1A0,

với A0 là bit LSB, thiết kế mạch logic mà ngõ ra ở
mức HIGH khi các số nhị phân lớn hơn 0010 và nhỏ
hơn 1000.
Câu 5: Thực thi mạch điện ở câu 3 dùng tất cả là cổng
NAND
Câu 6: Thực thi mạch điện ở câu 4 dùng tất cả là cổng
NAND

Câu 7: Một bộ đếm BCD với ngõ ra 4 bit mã BCD hiển thị số xung
được đưa vào bộ đếm. Thí dụ, sau 4 xung, ngõ ra của bộ đếm là
DCBA = 01002 = 410. Bộ đếm Reset về 0000 tại xung thứ 10 và bắt
đầu đếm trở

lại. Nói cách khác, ngõ ra DCBA không bao giờ biểu

diễn giá trị lớn hơn 10012 = 910. Hãy thiết kế mạch logic với ngõ ra ở
mức HIGH khi đếm số 2, 3, 9.

19


Câu 8: Hình 5.13 biểu diễn 4 công tắc trong mạch điều khiển máy
copy. Thông thường các công tắc này mở (open). Khi có giấy đi qua
công tắc thì đóng (close). Công tắc 1 và 4 không thể đóng (close) tại
cùng 1 thời điểm. Hãy thiết kế 1 mạch logic với ngõ ra mức HIGH khi
2 công tắc hay nhiều hơn cùng đóng.

Câu 9: Hình 5.14 thể hiện mạch nhân hai số nhị phân 2
bit X1X0 và Y1Y0, ngõ ra là số nhị phân Z3Z2Z1Z0 tương
đương với tích đại số của 2 số ngõ vào. Hãy thiết kế mạch

logic cho mạch nhân.

20


Câu 10: Một mã BCD được truyền tới thiết bị nhận ở xa, các bit là
A3A2A1A0, với A3 là bit MSB. Mạch nhận gồm 1 mạch phát hiện lỗi
BCD để kiểm tra mã nhận. Thiết kế mạch kiểm tra tạo mức HIGH nếu
có bất kỳ điều kiện lỗi nào xảy ra.

Câu 11: Thiết kế mạch logic với điều kiện: tín hiệu ngõ vào A đến
ngõ ra Y chỉ khi ngõ vào điều khiển B ở mức LOW và ngõ vào điều
khiển C ở mức HIGH, các trường hợp còn lại ngõ ra ở mức LOW.

Câu 12: Thiết kế mạch logic điều khiển sự đi qua của 1 tín hiệu A
theo các yêu cầu sau:
1.Ngõ ra X = A khi ngõ vào điều khiển B và C giống nhau.
2.X duy trì mức HIGH khi B và C khác nhau.

21