Tải bản đầy đủ (.pdf) (7 trang)

Giáo trình hình thành phân mạch ứng dụng điều chế thiết bị bán dẫn chứa các mạch logic điện tử p2

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (343.85 KB, 7 trang )

<span class='text_page_counter'>(1)</span><div class='page_container' data-page=1>

<b>LUÂÄN VĂN TỐT NGHIỆP </b> 16


Hình 6: Cấu trúc từ điều khiển của IC ngoại vi 8255.


Căn cứ vào từ điều khiển của 8255, có thể klhởi tạo 8255 ở các mode 0 hoặc
mode 1 hoặc mode 2, và có thể xác định hướng vào ra dữ liệu cho mỗi port.


Để trao đổi thông tin với các ngoại vi (ở đây là các mô - đun vào ra) thông qua
<b>8255, ba bước sau đây là cần thiết : </b>


(1) Xác định được địa chỉ các cổng A, B và <b>C và của thanh ghi điều khiển theo </b>
logic chọn chip (CS) và các đường địa chỉ A<b>0</b>, A<b>1</b>.


(2) Ghi từ điều khiển vào thanh ghi điều khiển.


(3) Ghi các lệnh I/O để thông tin với các ngoại vi thông qua cổng A,B và C.
Hệ thống Kit đã được đặt cho 8255 làm việc với các ngõ vào / ra ở mốt 0 như
sau :


1. Các ngõ ra được chốt


2. Các ngõ vào không được chốt


3. Các cổng không có khả năng bắt tay và ngắt.
Ví dụ:


Để A, C là cổng nhập (8 bít), B là cổng xuất(8bít), và chọn ngoại vi có địa chỉ
từ 00 – 03 thì phải làm như sau:


<b>PORT C (LOWER) </b>
<b> 1=INPUT </b>


<b> 0=OUTPUT</b>


<b> D7 </b> <b>D6</b> <b>D5</b> <b>D4</b> <b>D3</b> <b>D2</b> <b>D1</b> <b>D0</b>


<b> PORT B </b>
<b> 1=INPUT </b>
<b> 0=OUTPUT</b>


<b>MODE SELECTION </b>
<b> 0=MODE 0 </b>
<b> 1=MODE 1</b>
<b> PORT C (UPPER) </b>
<b> 1=INPUT </b>
<b> 0=OUTPUT</b>
<b> PORT A </b>
<b> 1=INPUT </b>
<b> 0=OUTPUT</b>
<b> MODE SELECTION </b>
<b> 00=MODE 0 </b>
<b> 01=MODE 1 </b>
<b> 1X=MODE 2</b>


<b>GROUP B</b>


<b>GROUP A</b>


<b> MODE SETFLAG</b>
<b> 1=ACTIVE</b>


</div>
<span class='text_page_counter'>(2)</span><div class='page_container' data-page=2>

<b>LUÂÄN VĂN TỐT NGHIỆP </b> 17



Gởi từ điều khiển 99hex vào thanh ghi điều khiển.


Xuất từ điều khiển ra thanh ghi điều khiển có địa chỉ 03hex.
<b>I.3.</b> <b>IC GIẢI MÃ HIỂN THỊ 8279: </b>


<b>I.3.1.Cấu trúc 8279 </b>
<b>I.3.1.1.Phần cứng: </b>


8279 là một phương pháp phần cứng để giao tiếp với bàn phím ma trận và
hiển thị đa hợp. Bất lợi của phương pháp dùng phần mềm là vi xử lí bị bận trong lúc
kiểm tra và làm tươi hiển thị. 8279 sẽ thay thế vi xử lí đảm trách hai nhiệm vụ này.


8279 (Hình ) là một thiết bị dạng DIP _ 40, có hai phần chính : bàn phím và
hiển thị. Phần bàn phím có thể được nối với một ma trận tối đa 64 phím, sự gõ phím
được giải nẩy và mãphím được lưu trữ vào bộ nhớ FIFO bên trong (First _ In _ First _
Out : Vào trước, ra trước) , và một tín hiệu ngắt được phát ra mỗi lần gõ phím. Phần
hiển thị có thể cung cấp một hiển thị có quét tối đa 16 Led. Phần này có bộ nhớ
RAM 16 x 8, có thể được sử dụng đọc / ghi thơng tin cho các mục đích hiển thị. Phần
hiển thị có thể được khởi tạo ở dạng ghi phải (right entry) hoặc ghi trái (left entry).


Tần số xung đồng hồ cấp cho 8279 tối đa là 3,125MHz


Hình 7: Sơ đồ chân logic của 8279
<b>Bảng 3: Chức năng các chân IC 8279 </b>


Tên chân Số chân Mô tả và chức năng


DB0 – DB7 8 Bi-directional



</div>
<span class='text_page_counter'>(3)</span><div class='page_container' data-page=3>

<b>LUAÂÄN VĂN TỐT NGHIỆP </b> 18


chiều.


Tất cả các lệnh và dữ liệu
giữaCPU và 8279 được
truyền trên những đường
dữ liệu này.


CLK 1 Clock input: ngõ vào xung


clock. Xung clock có tần ố
tối đa là 3,125MHz.


RESET 1 Reset in: dùng để đặt lại


trạng thái làm việc của
8279 khi ngõ vào này ở
mức cao.


Sau khi được reset, 8279
có thể làm việc ở chế độ:


 Hiển thị 16 ký tự lối
vào trái.


 Lập mã qt phím
khóa ngồi 2 phím.


CS\ 1 Chip select: tác động mức



thấp cho phép 8279 thực
hiện các chức năng kết
nối với CPU để truyền và
nhận dữ liệu.


A0 1 Buffer address: đường địa


chỉ này thương được kết
nối với đ5a chỉ A0 của vi
xử lý dùng để phân biệt
lệnh hay dữ liệu.


 A0=[1]: tín hiệu vào ra
là lệnh.


 A0=[0]:tín hiệu vào ra
là dữ liệu.


RD\, WR\ 2 Read, Write:ch phép đọc


</div>
<span class='text_page_counter'>(4)</span><div class='page_container' data-page=4>

<b>LUÂÄN VĂN TỐT NGHIỆP </b> 19


IRQ 1 Interrupt Request: đường


tín hiệu yêu cầu ngắt
(output). Ngõ ra này sẽ ở
mức cao nế có dữ liệu ở
trong bộ nhớ FIFO hay
SensorRAM, ngõ ra này


sẽ ở mức thấp mỗi khicó
sự đọc bộ nhớ
FIFO/SensorRAM và
trởlại mức cao khi d4có dữ
liệu chứa trong RAM.


Vss, Vcc 2 Cấp nguồn 0Vvà +5V cho


8279.


SL0 – SL3 4 Scan lines: 4 đường scan


line nàycó thể giải mã ra
16 đường hay mã hóa
thành 1 đường, được dùng
để quét phím hay ma trận
cảm biến và hiển thị.


RL0 – RL7 8 Return line: được nối với


đường scan line thông qua
các phím hay cơng tắc
cảm biến. Ở chế độ quét
phím, sẽ kết hợp với các
đường scan lines tạo thành
mã của phím được nhấn.
SHIFT


CTRL/STB



1
1


Shift, Control / Strobe
input Mode: trong chế độ
quét phím, mức logic của
từng ngõ vào này sẽ được
lưu trữ với vị trí của phím
để tạo ra 1 giá trị của
phím được nhấn.


OUT A0 – A3
OUT B0 – B3


4
4


</div>
<span class='text_page_counter'>(5)</span><div class='page_container' data-page=5>

<b>LUÂÄN VĂN TỐT NGHIỆP </b> 20


đường qt scan lines để
đa hợp thành số hiển thị.
Hai ngõ ra 4 bit này có thể
xóa độc lập và có thể kết
hợp với nhau để tạo thành
một ngõ ra 8 bit.


BD\ 1 Blanking display: dùng để


xóa hiển thị trong quá
trình chuyển đổi giữa các


số hay khi gặp lệnh xóa
hiển thị.


Sơ đồ khối logic (Hình 8) trình bày bốn phần chính của 8279 : bàn phím, quét,
hiển thị và giao tiếp vi xử lí. Các chức năng của các phần này được miêu tả như dưới
đây :


IR


BD
CL RESE


DB0-Data
Buffer
Control and
Timing
Registers
Timing
and
Control
Internal Data Bus (8)


Display
Address
Registers


16 x 8
Display
RAM



8 x 8
FIFO/Sensor
RAM
Keyboard
Debounce
and
Control


OUT A0-A3 OUT


Display
Registers




SL0-Scan Counter


RD WR CS A0


I/O Control
8
FIFO/Sensor
RAM
Status
RL0-RL7SHIF
Return


<b>Hình 8: Sơ đồ khối của 8279 </b>


Để giao tiếp với vi xử lý, 8279 cần tám đường dữ liệu hai chiều (BD0 _ BD7),


một đường yêu cầu ngắt (IRQ), và sáu đường giao tiếp, kể cả đường địa chỉ của bộ
đệm (A0)


Khi A0 ở mức cao, các tín hiệu được hiểu như là các từ điều khiển và trạng
thái. Khi A0 ở mức thấp, các tín hiệu được hiểu là dữ liệu.


</div>
<span class='text_page_counter'>(6)</span><div class='page_container' data-page=6>

<b>LUÂÄN VĂN TỐT NGHIỆP</b> 24


Dựa vào 3 bit A3, A4, A5 có thể xác định ngoại vi sử dụng như sau:


<b>III.</b> <b>SỬ DỤNG KIT: </b>
Chức năng các phím:


 Phím RESET hoặc Q: khởi động lại toàn bộ hệ thống Kit, các thanh ghi, các
điểm dừng, các khởi tạo, đều được reset.


 Phím A hoặc Address hoặc S: đặt lại địa chỉ ô nhớ để tác động vào: xem dữ
liệu, thay đổi nội dung.


 Phím UP hoặc <b></b> : lưu trữ dữ liệu ở 2 led trái vào địa chỉ ghi ở 4 led phải.
 Phím Down hoặc <b></b> : để xem lại dữ liệu đã nạp.


 Phím P hoặc PC: đặt địa chỉ chạy chương trình.


 Phím G hoặc GO: chạy chương trình tại địa chỉ đã chọn sẳn.


 Phím I hoặc INTR: ngắt chương trình, khởi động nóng hệ thống, các khởi
tạo, điểm dừng đều vẫn còn.


Các thao tác nhập liệu trên là để đưa các dữ liệu, các lệnh vi xử lý đã được mã


hóa ra dạng mã máy, vào những địa chỉ yêu cầu của người thảo chương. Vàsau đó,
kết quả kiểm tra, chạy thử chương trình sẽ cho biết chương trình đúng hay sai.


Mục đích chủ yếu của đề tài là rút ngắn thời gian dịch sang mã máy và thời
gian nhập liệu, nghĩa là phải nạp được dữ liệu vào bộ nhớ RAM mà không tốn thời
gian nhập liệu.


A
B
C


O0
O1
O2
O3
O4
O5
O6
O7
74138


A3


A4


A5


CS\8255A
CS\8255B
CS\8253A


CS\8253B
CS\8259
CS\8251
CS\ADC0805
CS\DAC0808


</div>
<span class='text_page_counter'>(7)</span><div class='page_container' data-page=7>

<b>LUÂÄN VĂN TỐT NGHIỆP</b> 25


<b>Chương IV:</b>

<b> </b>


<b>GIAO TIẾP </b>



<b>MÁY TÍNH VỚI </b>


<b>KIT THỰC TẬP </b>



</div>

<!--links-->

×