Nghiên cứu thiết kế khối tách sóng biên AM ED sử dụng công nghệ CMOS

BỘ GIÁO DỤC VÀO ĐÀO TẠO
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
-------------------------------------------------------

NGUYỄN VĂN LÂM

NGHIÊN CỨU THIẾT KẾ KHỐI TÁCH SÓNG BIÊN AM (ED)
SỬ DỤNG CÔNG NGHỆ CMOS

LUẬN VĂN THẠC SỸ KHOA HỌC
KỸ THUẬT TRUYỀN THÔNG

i


BỘ GIÁO DỤC VÀ ĐÀO TẠO

Hà Nội - Năm 2014

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
----------------------------------

NGUYỄN VĂN LÂM

NGHIÊN CỨU THIẾT KẾ KHỐI TÁCH SĨNG BIÊN AM (ED)
SỬ DỤNG CƠNG NGHỆ CMOS
Chuyên Nghành

: Kỹ thuật truyền thông

NGƯỜI HƯỚNG DẪN KHOA HỌC

TS. PHẠM NGUYỄN THANH LOAN

Hà Nội - Năm 2014
ii


LỜI CAM ĐOAN

Tôi xin cam đoan đây là đề tài nghiên cứu của riêng tôi. Các số liệu, kết quả
trong luận văn là trung thực. Tôi xin chịu trách nhiệm về nội dung của luận văn này
trước viện đào tạo sau đại học - Trường đại học bách khoa Hà Nội.
Người cam đoan

Nguyễn văn Lâm

iii


Lời nói đầu
Hiện nay, vi mạch điện tử trên thế giới và ngày càng chiếm ưu thế hơn. Tuy
nhiên, với các thiết bị điện tử thu phát hay các thiết bị truyền năng lượng khơng dây thì
vi mạch tương tự là một phần khơng thể thiếu được. Do vậy, có thể khẳng định rằng,
các vi mạch số và vi mạch tương tự luôn tồn tại một cách tương quan tuy có sự mất cân
bằng về thị phần. Hầu hết trong các thiết bị điện tử, các vi mạch tương tự giữ vai trị
chính là thu tín hiệu, lọc nhiễu và khuếch đại tín hiệu...
Tơi tập trung nghiên cứu khối tách sóng biên độ ED. Q trình thiết kế và xây
dựng kiến trúc cho IC đặt ra một số vấn đề yêu cầu về đầu vào, đầu ra của IC... Hiện
nay, các thiết bị cầm tay phát triển mạnh như điện thoại di động, laptop sử dụng nguồn
năng lượng chủ yếu là pin, do vậy hiệu năng của chúng thông thường được đánh giá
bởi năng lượng tiêu thụ của thiết bị. Vì vậy, trong các nghiên cứu và thiết kế vi mạch

gần đây, việc tối ưu năng lượng luôn được chú trọng và đó cũng là một trong những
mục tiêu chính trong thiết kế khối IC tách sóng biên độ của tôi.
Trong báo cáo luận văn này, tôi báo cáo về q trình thiết kế một IC tách sóng
biên độ sử dụng transistor hoạt động ở chế độ bão hòa và chế độ đảo ngược yếu. Luận
văn của tôi bao gồm ba chương:
 Chương 1. Lý thuyết chung.
Trong chương đầu tiên này sẽ trình bày tổng quan về tách sóng biên độ. Những
cơ sở lý thuyết chung nhất về các linh kiện điện tử cơ bản như tụ điện, điện trở, cuộn
cảm, transistor, lý thuyết về công nghệ CMOS, đặc biệt là ảnh hưởng của tín hiệu tần
số cao tới đặc tính của các linh kiện cũng sẽ được trình bày trong chương này. Phần
cuối cùng sẽ trình bày sơ lược về phần mềm Cadence đã sử dụng trong quá trình phân
tích thiết kế.
 Chương 2. Phân tích khối tách sóng biên độ.

iv


Chương này sẽ trình bày những phân tích các yếu tố kỹ thuật bên trong IC tách
sóng cơ bản, phân tích mạch cơ bản của IC tách sóng biên độ, tính tốn các tham số cơ
bản của mạch tách sóng.
 Chương 3. Thiết kế khối tách biên.
Chương này sẽ trình bày chi tiết các bước thiết kế khối tách sóng, sử dụng phần
mềm mô phỏng để thiết kế khối tách biên và kết quả thu được sau khi thiết kế.
Trong q trình thực hiện đồ án, tơi đã nhận được rất nhiều sự giúp đỡ từ các
thầy cô trong viện Điện tử - Viễn thông cũng như bè bạn trong viện, đặc biệt phải kể
đến sự tận tâm, nhiệt tình của TS. Phạm Nguyễn Thanh Loan giáo viên trực tiếp chịu
trách nhiệm hướng dẫn tơi nghiên cứu để hồn thành luận văn tốt nghiệp này.
Tôi xin được gửi lời cảm ơn chân thành tới TS. Phạm Nguyễn Thanh Loan,
các thầy cơ trong viện Điện tử - Viễn thơng cùng tồn thể các cá nhân, tập thể đã có
những giúp đỡ kịp thời cũng như những ý kiến đóng góp quý báu cùng góp phần hồn

thành nhiệm vụ nghiên cứu mà luận văn đặt ra.

v


MỤC LỤC
LỜI CAM ĐOAN .......................................................................................................... iii
Lời nói đầu ......................................................................................................................iv
Chương 1: Lý thuyết chung ............................................................................................. 1
1.1 Tổng quan về tách sóng biên độ ............................................................................. 1
1.1.1 hái niệm ......................................................................................................... 1
1.1.2 Tách sóng biên độ 1 ....................................................................................... 1
1.1.3 Mạch tách sóng biên độ cơ bản bằng mạch ch nh lưu. .................................... 2
1.2 Ứng dụng công nghệ CMOS trong thiết kế cao tần ............................................... 5
1.2.1 Điện trở ............................................................................................................. 7
1.2.2 Tụ điện ............................................................................................................. 9
1.2.3 Cuộn cảm ........................................................................................................ 10
1.2.4 Transistor MOSFET ....................................................................................... 11
1.3 Phần mềm mô phỏng ............................................................................................ 17
1.3.1Một số khái niệm cơ bản trên Cadence IC ...................................................... 19
1.3.2 Thiết kế mạch nguyên lý ................................................................................ 21
1.3.3 Biểu diễn Cell với Virtuaso Symbol Editing.................................................. 21
1.3.4 Mô phỏng hoạt động của mạch nguyên lý ..................................................... 21
1.3.5 Thiết kế sơ đồ bố trí các lớp của IC ............................................................... 21
1.3.6 Kiểm tra sơ đồ layout theo quy tắc của nhà sản xuất ..................................... 21
1.3.7 So sánh mạch nguyên lý với sơ đồ layout ...................................................... 22
Chương 2: Phân tích thiết kế bộ tách biên ..................................................................... 23

vi

2.1 Phân tích bộ tách biên ........................................................................................... 23
2.2 Nguyên lý giải điều chế sóng AM trực tiếp .......................................................... 24
2.3 Sơ đồ mạch nguyên lý .......................................................................................... 29
2.4 Tính trở kháng vào và trở kháng ra của mạch ...................................................... 32
Chương 3: Thiết kế khối tách sóng biên độ ................................................................... 34
3.1 Sơ đồ, nguyên lý hoạt động của mạch .................................................................. 34
3.2 Yêu cầu thiết kế .................................................................................................... 35
3.3 Thiết lập ban đầu .................................................................................................. 36
3.4 Xác định chế độ một chiều ................................................................................... 37
3.5 Xác định số finger của hai transistor .................................................................... 40
3.6 Phối hợp trở kháng................................................................................................ 42
3.7 Kết quả .................................................................................................................. 48
3.8 Kết luận ................................................................................................................. 52

vii


Danh sách hình vẽ
Hình 1.1: Sơ đồ mạch tách sóng biên độ cơ bản bằng ch nh lưu. .................................... 2
Hình 1.2: Đặc tuyến dịng điện của mạch tách sóng biên độ. .......................................... 3
Hình 1.3: Mơ hình tương đương của điện trở ở tần số cao [1] ........................................ 8
Hình 1.4: Sự phụ thuộc của điện trở vào tần số [1] ......................................................... 8
Hình 1.5: Mơ hình tương đương của tụ điện [1] ............................................................ 10
Hình 1.6: Đặc tính dung kháng theo tần số [1] .............................................................. 10
Hình 1.7: Mơ hình tương đương của cuộn cảm [1]........................................................ 11
Hình 1.8: Sự phụ thuộc của cảm kháng vào tần số [1] .................................................. 11
Hình 1.9: Cấu tạo transistor NMOS [1] ......................................................................... 12
Hình 1.10: Đồ thị đặc tuyến hoạt động của transistor NMOS [2] ................................. 13
Hình 1.11: Mơ hình NMOS khi VGS>0 .......................................................................... 14

Hình 1.12: Mơ hình tín hiệu nhỏ của transistor mắc theo sơ đồ S chung [2]. ............... 16
Hình 1.13: Quy trình thiết kế IC .................................................................................... 18
Hình 2.1: Kiến thức bộ thu trực tiếp [6]......................................................................... 24
Hình 2.2: Bộ tách biên-giải điều chế sóng AM đơn giản............................................... 24
Hình 2.3: Đặc tuyến của diode làm bằng Silic và Germanium ...................................... 25
Hình 2.4: Tín hiệu giải điều chế OOK ........................................................................... 25
Hình 2.5 Sơ đồ mạch thay thế diode .............................................................................. 26
Hình 2.6 Mơ hình tín hiệu nhỏ của M1, M2. ................................................................. 27
Hình 2.7 sơ đồ biểu diễn tạp âm dưới các nguồn dịng 1 . ............................................ 28
Hình 2.8: Sơ đồ mạch tách biên [5]. .............................................................................. 30
Hình 2.9: Mơ hình mạng hai cửa của mạch tách biên .................................................... 30
Hình 2.10: Mơ tình tín hiệu xoay chiều mạch ED. ........................................................ 32
Hình 3.1: Sơ đồ mạch tách biên [5] ............................................................................... 38
viii


Hình 3.2: Đồ thị khảo sát Gmax theo Vbias và Vdc ......................................................... 38
Hình 3.3: Đồ thị nhiễu theo Vbias và Vdc ........................................................................ 39
Hình 3.4: Sơ đồ minh họa transistor có cùng W/L nhưng khác nhau số finger ............. 40
Hình 3.5: Đồ thị khảo quan hệ giữa Gmax với n1 và n2 ................................................... 41
Hình 3.6: đồ thị khảo sát quan hệ giữa NFmin với n1 và n2 ............................................. 41
Hình 3.7 : Đồ thị smith khảo sát Zin theo n1 ................................................................... 43
Hình 3.8: Đồ thị smith khảo sát Zin theo n11. ................................................................. 43
Hình 3.9: Đồ thị khảo sát S11 theo C1. ........................................................................... 44
Hình 3.10: Đồ thị smith khảo sát Zout theo n2 ................................................................ 45
Hình 3.11: Đồ thị Smith khảo sát S22 theo C2. ............................................................... 46
Hình 3.12: Sơ đồ mạch khi mắc thêm cuộn cảm L22. .................................................... 46
Hình 3.13: Đồ thị khảo sát S11 theo L22 ......................................................................... 47
Hình 3.14: Đồ thị S22 theo L22 ...................................................................................... 47
Hình 3.15: Đồ thị biểu diễn sự chọn lọc tần số .............................................................. 50

Hình 3.16: Đồ thị dạng tín hiệu ra.................................................................................. 51

ix


Danh sách bảng biểu
Bảng 3.1: Bảng các yêu cầu thiết kế .............................................................................. 35
Bảng 3.2 : Các thiết lập ban đầu .................................................................................... 36
Bảng 3.4: Các tham số sau vào sau khi tối ưu ............................................................... 48
Bảng 3.5: Giá trị điện áp, dòng điện của transistor đã tối ưu………………………….51
Bảng 3.6: Bảng so sánh các tham số………….……………………………………… 52

x


Danh sách các từ viết tắt
OOK
CMOS

On Off Keying

Điều chế biên độ

Complementary Metal-Oxide-

Công nghệ sử dụng trong thiết kế

Semiconductor

IC

hối tách biên

ED

Envelope Detector

HF

High Frequency

Tần số cao

IC

Integrated Circuit

Mạch tích hợp

LF

Low Frequency

Tần số thấp

Metal oxide semiconductor field-

Transistor hiệu ứng trường kênh

effect Transistor

cảm ứng.

MOSFET

MWF

NMOS

PMOS

Tần số sóng cực ngắn (Tần số vi

Microwave Frequency

ba)

Negative Metal Oxide

Transistor hiệu ứng trường loại N

Semiconductor
Posistive Metal Oxide

Transistor hiệu ứng trường loại P

Semiconductor

RF

Radio Frequency

Tín hiệu tần số radio

UHF

Ultra High Frequency

Tần số siêu cao

xi


Chư ng

L thu ết chung

T ng quan về t ch sóng i n đ

1.1.1
Tách sóng là q trình tìm lại tín hiệu điều chế. Tín hiệu sau khi tách sóng phải
giống tín hiệu điều chế ban đầu. Thực tế tín hiệu điều chế Vs sau khi qua điều chế và
qua kênh truyền sóng đưa đến bộ tách sóng đã bị m o dạng thành Vs . do m o phi
tuyến trong bộ tách sóng nên sau khi tách sóng ta lại nhận được tín hiệu Vs khác với
Vs . do đó Vs khác Vs ban đầu. Vì vậy chống m o phi tuyến là một trong những yêu
cầu cơ bản của q trình tách sóng.

1.1.2

[1]
Các tham số cơ bản của một mạch tách sóng tín hiệu điều chế biên độ.

a. H
Tín hiệu vào của bộ tách sóng là tín hiệu điều biên.

VvTS  VvTS  t  .cost t  VZt cost t

(1.1)

Trong đó VvTS(t : biến thiên theo quy luật của tin tức.
Tín hiệu ra bộ tách sóng:

VrTS  KTSVvTS

(1.2)

VrTS  t 
K

Với TS
VvTS  t  là hệ số khuếch đại hay được gọi là hệ số tách sóng.
VvTS(t), VrTS(t gồm có thành phần 1 chiều và thành phần xoay chiều biến thiên chậm
theo thời gian:

VrTS  t   V 'o  v 's
VrTS  t   V ''o  v ''s

(1.3)

1

Ch cần quan tâm đến thành phần biến thiên chậm (mang tin tức .

hi đó hệ số

tách sóng:

KTS 

v ''s
v 's

(1.4)

Vs và Vs là điện áp vào và ra của bộ tách sóng.
KTS càng gần 1 thì hiệu quả tách sóng càng cao.
b.

Z vTS 

VvTS
I vTS

(1.5)

Thơng thường dịng và áp lệch pha nên trở kháng vào của bộ tách sóng ZvTS là
một số phức.
c.
Hệ số m o phi tuyến:

T22ZS  T33ZS  ...
K
.100%
I ZS

(1.6)

IZS I2ZS I3ZS biên độ thành phần cơ bản và các hài của tín hiệu điều chế. Ta khơng quan
tâm đến các dịng điện cao tần (tài tần và hai bậc cao của nó , vì trong mạch điện bộ
tách sóng có thể dễ dàng lọc bỏ các thành phần này.

1.1.3

Hình

S đồ mạch t ch sóng i n đ c

2

ản bằng chỉnh lưu [1].


Ta tính tốn các tham số đối với mạch tách sóng ch nh lưu. hi tín hiệu vào lớn
thì đặc tuyến Volt – Ampe của diode:

S V
iD   D
0

VD  0

(1.7)

VD  0

iD  S.VD  S Vdb  VC 

(1.8)

Với :

Vdb  VT 1  m cos s t  cost t  Vdb cost t
 iD  S Vdb cost t  Vc 
Khi cost t   thì ID

(1.9)

0, thay vào biểu thức (8 ta có:

0  S Vdb .cost t  Vc 

(1.10)

Hình 1.2 Đặc tuyến dịng điện của mạch t ch sóng i n đ [1].
Góc dẫn điện của diode:

cos 

VC
Vdb

(1.11)

3


hai triển iD theo chu i Fourrier:

iD  I o  I1cost t  I 2cost t  ...  I ncost t

(1.12)

Trong đó:

1

Io 

I1 



i

D

i



dt t

o



2

In 



D

cost tdt t

o

2





i

D

nt tdt t

o

Tính bằng cách thay thế ngược lại ta có:

I1 

S .U db

  sin  cos 

(1.13)

Io 

S .U db

 sin    cos 

(1.14)





S: h dẫn của mạch.
Từ dịng 1 chiều Io ta tính được điện áp ra trên tải:

Vc  R.I o 

R.S



Vdb  sin    cos 

(1.15)

Thay (14) vào (11) ta được:

cos 

R.S



 sin    cos 

 tg   



(1.16)

S .R

Từ cơng thức trên ta thấy góc dẫn điện

ch phụ thuộc vào tham số mạch điện

(S, R mà không phụ thuộc vào tín hiệu vào. Do đó tách sóng tín hiệu lớn là tách sóng
4

khơng gây m o phi tuyến. Phổ của dịng điện iD gồm có các thành phần : một chiều. ωt,
ωs, ωt ± ωs, nωt ± ωs.
2 Ứng dụng công nghệ CMOS trong thiết kế cao tần
CMOS, viết tắt của cụm từ Complemantary metal oxide semiconductor, là một
công nghệ thiết kế vi mạch được phát minh bởi Frank Wanlass vào năm 1963 tại hãng
Fairchild Semiconductor. Công nghệ này sử dụng các transistor hiệu ứng trường
(MOSFET) bao gồm cả NMOS và PMOS. Thuộc tính đáng chú ý của cơng nghệ
CMOS là transistor MOSFET ch tiêu tán năng lượng trong quá trình hoạt động do đó
năng lượng tiệu thụ của mạch CMOS rất thấp, đồng thời cơng nghệ CMOS có kích
thước rất nhỏ nên cho phép tích hợp ở mật độ cao hơn. Nhờ có ưu điểm này mà
CMOS dần thay thế cơng nghệ lưỡng cực (sử dụng transistor BJT). Công nghệ CMOS
được dùng để chế tạo vi xử lý, vi điều khiển, RAM tĩnh và các mạch lơgíc số khác.
Cơng nghệ CMOS cũng được dùng rất nhiều trong các mạch tương tự như cảm biến
hình ảnh, chuyển đổi kiểu dữ liệu, và các vi mạch thu phát có mật độ tích hợp cao
trong lĩnh vực thông tin.
Trong tên gọi của vi mạch này, thuật ngữ tiếng Anh "complementary" ("bù"),
ám ch việc thiết kế các hàm lơgíc trong các vi mạch CMOS sử dụng cả hai loại
transistor PMOS và NMOS và tại m i thời điểm ch có một loại transistor nằm ở trạng
thái đóng (ON .
Hai đặc tính cơ bản của các linh kiện được chế tạo bằng công nghệ CMOS là có
độ miễn nhiễu cao và tiêu thụ năng lượng ở trạng thái tĩnh rất thấp. Các vi mạch
CMOS ch tiêu thụ năng lượng một cách đáng kể khi các transistor bên trong nó
chuyển đổi giữa các trạng thái đóng (ON và mở (OFF). Kết quả là các thiết bị CMOS
ít tiêu thụ năng lượng và tạo ra ít nhiệt hơn so với các loại mạch lơgíc khác như mạch
transistor-transistor logic (TTL) hay mạch logic NMOS (khác với CMOS, NMOS ch
dùng tồn bộ transistor hiệu ứng trường kiểu n và khơng dùng transistor hiệu ứng
trường kiểu p . CMOS cũng cho ph p tích hợp các hàm lơgíc với mật độ cao trên chip.
5

Cụm từ "metal-oxide-semiconductor" bắt nguồn từ một qui trình chế tạo các vi
mạch tích hợp CMOS trước đây. Qui trình này tạo ra các transistor hiệu ứng trường mà
m i transistor có một điện cực cổng bằng kim loại được đặt lên trên một lớp cách điện
bằng oxide phủ trên vật liệu bán dẫn. Ngày nay, thay vì dùng kim loại, người ta tạo ra
điện cực cổng bằng một vật liệu khác, đó là polysilicon. Tuy nhiên, IBM và Intel đã
công bố sẽ sử dụng trở lại cổng kim loại trong cơng nghệ CMOS nhằm tận dụng tính
chất tiên tiến của vật liệu có hằng số điện mơi cao trong việc chế tạo các vi mạch có
kích thước 45 nanomet hay nhỏ hơn. Dù có nhiều thay đổi, tên gọi CMOS vẫn tiếp tục
được sử dụng trong các qui trình chế tạo hiện đại[2].
Một vi mạch tích hợp nhỏ chứa một lượng lớn các tranzito CMOS đôi khi được
gọi là vi mạch tích hợp CHMOS. Thuật ngữ CHMOS viết tắt của "Complementary
High-density metal-oxide-semiconductor" trong tiếng Anh. Đôi khi, mạch kết hợp giữa
các cảm biến MEMS với bộ xử lý tín hiệu số được sản xuất trên một vi mạch tích hợp
CMOS đơn được gọi là CMOSens.
Mạch logic CMOS dùng một tổ hợp hai loại transistor hiệu ứng trường kim loạioxide-bán dẫn (MOSFET) kiểu p và kiểu n để thực hiện các cổng logic và các mạch số
khác mà chúng ta thấy trong máy vi tính, thiết bị viễn thơng và xử lý tín hiệu. Mặc dầu
mạch logic CMOS cũng có thể được thực hiện bằng linh kiện rời (chẳng hạn, những
mạch rời mà bạn học trong môn mạch điện tử cơ bản , thông thường sản phẩm CMOS
thương mại điển hình là vi mạch tích hợp bao gồm hàng triệu (hay hàng trăm triệu)
transistor của cả hai kiểu được chế tạo trên một miếng silicon hình chữ nhật có diện
tích trong khoảng 0,1 đến 4 cm vuông. Những miếng silicon như vậy thường được gọi
là chip, mặc dầu trong công nghiệp người ta cũng gọi nó là die, có lẽ bời vì chúng được
tạo ra từ việc cắt nhỏ (dicing) miếng bánh silicon hình trịn là đơn vị cơ bản của sự sản
xuất dụng cụ bán dẫn
Trong cổng logic CMOS, một số MOSFET kiểu n được sắp thành dạng mạch
kéo xuống nằm giữa đầu ra của cổng với đường cung cấp nguồn điện áp thấp (thường
6

được ký hiệu là Vss). Thay vì dùng tải là điện trở như trong các cổng logic NMOS,
cổng logic CMOS lại dùng tải là một số MOSFET kiểu p sắp thành dạng mạch kéo lên
nằm giữa đầu ra của cổng với đường cung cấp nguồn điện áp cao (thường được ký hiệu
là Vdd). Mạch kéo lên, gồm các transistor kiểu p, mang tính bổ túc ("bù") cho mạch
kéo xuống, gồm các transistor kiểu n, sao cho khi các transistor kiểu n tắt thì các
transistor kiểu p sẽ dẫn và ngược lại.
Mạch logic CMOS tiêu tán cơng suất ít hơn mạch logic NMOS bởi vì CMOS
ch tiêu tán cơng suất trong thời gian chuyển đổi trạng thái (công suất động). Một ASIC
điển hình được chế tạo với cơng nghệ 90nm thay đổi trạng thái đầu ra trong thời gian
120 pico giây, và sự chuyển đổi này xảy ra trong m i thời gian 10 nano giây. Trong khi
đó, mạch logic NMOS tiêu tán công suất bất kỳ lúc nào đầu ra ở mức thấp (cơng suất
tĩnh , bởi vì khi đó có dịng điện chạy từ Vdd đến Vss thơng qua điện trở tải và mạch
gồm các transistor kiểu n.
MOSFET kiểu p được xem là dạng bổ túc cho MOSFET kiểu n bởi vì chúng
chuyển sang dẫn khi điện áp cực cổng của chúng thấp hơn điện áp cực nguồn và bởi vì
chúng có thể kéo cực máng lên đến Vdd. Như vậy, nếu cả hai transistor kiểu p và kiểu
n có cực cổng nối chung với nhau để trở thành một đầu vào chung thì MOSFET kiểu p
sẽ dẫn khi MOSFET kiểu n tắt và ngược lại.
Trong vi mạch mà chúng tôi thiết kế sẽ sử dụng công nghệ CMOS 130nm, với
linh kiện chính là transistor MOSFET, ngồi ra sử dụng thêm một số điện trở, cuộn
cảm và tụ điện theo công nghệ CMOS và hoạt động ở tần số cao. Dưới đây sẽ trình bày
sơ lược về cấu tạo, đặc tính của các linh kiện này, đặc biệt có xét tới ảnh hưởng của tín
hiệu tần số cao tới hoạt động của các linh kiện (mạch thiết kế sẽ nhận tín hiệu vào ở tần
số 5 GHz).
1.2.1 Đ
Hiện nay trong các vi mạch đều sử dụng các điện trở màng mỏng, do kích thước
cực nhỏ của chúng [2]. Do đặc điểm cấu tạo và vật liệu chế tạo điện trở nên khi làm
7

việc ở tần số cao điện cảm ký sinh và điện dung ký sinh không thể bỏ qua. Lúc này
điện trở khơng cịn là điện trở thuần mà điện trở giống như một mạch điện tương
đương.

Hình 1.3: Mơ hình tư ng đư ng của điện trở ở tần số cao [2].
Hình 1.3 mơ tả mơ hình tương đương của điện trở khi có tín hiệu tần số cao đi
qua. Như vậy ở tần số cao điện trở sẽ xuất hiện các tụ điện và cuộn cảm ký sinh, lúc
này nó khơng cịn là thuần trở, và giá trị điện trở phụ thuộc vào tần số. khi tần số làm
việc càng tăng, trở kháng của điện trở càng giảm.

Hình 1.4: Sự phụ thu c của điện trở vào tần số [2].
Điện trở làm việc ln có tạp âm. Tạp âm chủ yếu của điện trở là tạp âm nhiệt
và tạp âm dòng. Độ lớn tạp âm của điện trở được đánh giá thông qua giá trị điện áp tạp
âm.
Suất điện động tạp âm do nhiệt sinh ra có độ lớn tính theo biểu thức :
8


U tapt 0 

4.K .T .R  f 2  f1 

(17)

K: là hằng số Bozman
T: nhiệt độ elvin
R: giá trị danh định của điện trở
f2 f1 : dãi tần làm việc của R.
Tạp âm dòng được sinh ra khi dòng điện chạy qua điện trở gây nên sự xáo động

các vi hạt cấu tạo nên R, vì vậy làm cho giá trị R thay đổi. Độ lớn tạp âm dịng tính
theo biểu thức:

 f 
D R
U tapi  C.U K .   a
.lg  2 
 L  rK
 f1 

(18)

C: hệ số đặc trưng vật liệu chế tạo
Uk: điện áp tiếp xúc giữa các vi hạt.
Rk: điện trở của m i vi hạt.
D: đường kính khối điện trở
L: chiều dài khối điện trở
f1 f2: các giá trị biên của dãi tần làm việc.
a: ch số có giá trị vào khoảng 0,8- 0,9.
1.2.2

ụ
Tụ điện là linh kiện điện tử dùng để tích trữ điện tích và ngăn dịng một chiều.

Đặc tính tích và phóng điện tích của tụ điện được ứng dụng rất rộng dãi. Trong các vi
mạch cả tương tự và số, tụ điện được sử dụng rất phổ biến cho nhiều mục đích khác
nhau như điều ch nh mạch lọc tần số, phối hợp trở kháng, khử méo dạng tín hiệu…
Tụ điện có các tính chất nổi bật như sau:
hơng cho dịng một chiều đi qua. Từ cấu tạo chung nhất của tụ điện có lớp
điện môi đặt giữa 2 bản cực nên tụ điện ngăn dịng một chiều. Dịng điện dị chạy qua

lớp điện mơi lớn hay nhỏ tùy thuộc độ lớn của điện trở cách điện của điện môi.
9


Cho dòng xoay chiều đi qua.

hi đặt lên hai bản cực của tụ điện một điện áp

xoay chiều lúc đó ở mạch ngồi có dịng điện chạy. Thực tế qua lớp điện mơi vẫn ch là
dịng dị giá trị nhỏ, song m i lần phân cực là một lần bản cực của tụ đổi dấu, nên lúc
đó nếu ta đo dịng điện ở mạch ngồi ampe kế vẫn ch cho ta dịng điện lớn, do đó ta có
thể coi như tụ cho dòng xoay chiều qua. Về bản chất đây là dịng nạp phóng của tụ.

Hình 1.5: Mơ hình tư ng đư ng của tụ điện [2]
Cũng giống như điện trở ở tần số cao, tụ điện sẽ xuất hiện các cuộn cảm và điện
trở ký sinh (Hình 1.5 . Do đó dung kháng của tụ điện sẽ khơng biến đổi tuyến tính theo
tần số. Đặc tính phi tuyến của dung kháng theo tần số được minh họa ở hình 1.6.

Hình 1.6 Đặc tính dung kháng theo tần số [2]
1.2.3 C
Một trong những nhược điểm của cuộn cảm trong thiết kế vi mạch là nó thường
có kích thước lớn (thường có bán kính tới vài trăm
). Vì thế nó khơng được sử dụng
rộng rãi như tụ điện mà ch được dùng khi các linh kiện khác không đáp ứng được yêu
cầu như chặn tín hiêu xoay chiều, phối hợp trở kháng. Ở tần số cao cuộn cảm cũng

10


xuất hiện các thành phần ký sinh là tụ điện và điện trở (hình 1.7) làm cho cảm kháng

của nó biến đổi phi tuyến theo tần số như minh họa ở hình 1.8.

Hình 1.7: Mơ hình tư ng đư ng của cu n cảm [2]

Hình 1.8: Sự phụ thu c của cảm kh ng vào tần số [2]
1.2.4 Transistor MOSFET
MOSFET (Metal-oxide-semiconductor field-effect transistor) là transistor hiệu
ứng trường, đây là thành phần chính và quan trọng nhất trong vi mạch mà chúng tối
thiết kế. Cấu tạo, hoạt động của nó như thế nào sẽ được trình chi tiết dưới đây.
a Cấu tạo
Cấu tạo của transistor MOSFET loại NMOS được thể hiện như hình 1.9. Trên
một đế bán dẫn loại P có chiều rộng W người ta sẽ tạo ra hai vùng bán dẫn loại n có
nồng độ pha tạp rất lớn, lần lượt sẽ trở thành cực nguồn (Source, ký hiệu S) và cực
máng (Drain, ký hiệu là D) của transistor. Một lớp oxit silic rất mỏng được phủ lên bề
11


mặt đế tại vị trí giữa cực nguồn và cực máng. Sau đó ngay phía trên lớp oxit sẽ được
phủ mộ lớp vật chất có khả năng dẫn điện (có thể là kim loại hoặc polysilicon, ngày
nay thường dùng polysilicon). Lớp polysilicon này đóng vai trị là cực cửa (Gate, ký
hiệu là G) của transistor.

hi đưa điện áp phân cực hợp lý vào các cực của transistor

thì ngay dưới cực cửa sẽ hình thành vùng giàu hạt dẫn (electron đối với transistor loại n
và l trống đối với loại P được gọi là kênh dẫn, kênh dẫn này có bề rộng đúng bằng bề
rộng W của lớp đế, và có chiều dài L xấp x khoảng cách giữa hai cực G và S của
transistor . Lớp đế thường sử dụng bán dẫn loại P do đặc điểm người ta thường sử dụng
NMOS hơn và nối ra cực Bulk (ký hiệu là B và thường được nối đất. Các điện áp quan
trọng thường được sử dụng để phân cực cho transistor: điện áp giữa cực nguồn và cực

cửa VGS, điện áp giữa cực máng và cực nguồn VDS, điện áp ngưỡng Vth, điện áp giữa
đế và cực nguồn VBS. Tùy thuộc vào giá trị các điện áp phân cực mà transistor sẽ hoạt
động ở các chế độ khác nhau.

Hình 1.9: Cấu tạo transistor NMOS [2]
Cấu tạo của PMOS tương tự như NMOS nhưng một lớp bán dẫn loại n sẽ được
phủ trên lớp đế loại P để tạo kênh dẫn trước khi tạo ra các cực S và D bằng bán dẫn
pha tạ loại P. Kênh dẫn của PMOS có các hạt dẫn là l trống.

12


Khi chế tạo để giảm kích thước nhưng vẫn đảm bảo về chức năng và kích thước,
nâng cao đặc tính của transistor như giảm điện dung giữa các cực, giảm nhiễu…, người
ta chia transistor làm nhiều finger (n finger .

hi đó chiều rộng kênh tổng cộng của

transistor là n*W. Như vậy có ba tham số về kích thước đặc trưng cho transistor là n,
L, W.
C
Đặc điểm của MOSFET là được điều khiển bởi VGS. Vì thế sẽ nghiên cứu hoạt
động của MOSFET theo sự biến thiên của VGS.
-

VGS = 0, cực nguồn và cực máng bị ngăn cách bởi hai chuyển tiếp P-N liên tiếp,

những chuyển tiếp này được tạo ra ở giữa cực nguồn với đế, và giữa đế với cực máng.
Giữa cực S và D xuất hiện một điện trở cực lớn, khoảng 1012 Ω, lúc này transistor được
coi như đóng.

Hình 1.10 Đồ thị đặc tuyến hoạt đ ng của transistor NMOS [2]
-

0  Điện áp ngưỡng (Vth)

13


hi đặt điện áp dương vào giữa cực G và S (VGS>0), giữa bề mắt lớp đế và các
cực của transistor xuất hiện một vùng nghèo hạt dẫn như được minh họa ở hình 1.11.

Hình 1.11: Mơ hình NMOS khi VGS>0 [2]
Khi VGS tăng, thế năng (Ф tại bề mặt tiếp giáp giữa lớp đế và cực cửa cũng
tăng lên, bề dày của vùng nghèo điện tích tăng lên.

hi thế năng này bằng 2 lần năng

lượng Fermi (Фf) xảy ra hiện tượng đảo ngược (Inversion).
(1.19)

Trong đó k là hằng số Boltmann, NA là nồng độ hạt dẫn của lớp đế, ni nồng độ
hạt dẫn của bán dẫn silic thuần.
Khi xảy ra hiện tượng đảo ngược là lúc bắt đầu xuất hiện các electron ở ngay
phía dưới lớp SiO2 tạo nên một lớp hạt dẫn liên tục từ cực D sang S lúc này kênh dẫn
được hình thành. Điện áp VGS yêu cầu để tạo ra hiện tượng đảo ngược, người ta gọi là
điện áp ngưỡng (Vth). Khi xét tới ảnh hưởng của điện áp đặt lên đế ta có thể xác định
giá trị Vth như sau: 2
(1.20)

14