THIẾT kế CHIP GIAO TIẾP NGOẠI VI APB THUỘC KIẾN TRÚC AMBA của họ VI điều KHIỂN ARM
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (923.58 KB, 73 trang )
TỔNG LIÊN ĐỒN LAO ĐỘNG VIỆT NAM
TRƯỜNG ĐẠI HỌC TƠN ĐỨC THẮNG
KHOA ĐIỆN – ĐIỆN TỬ
ĐỒ ÁN TỐT NGHIỆP
THIẾT KẾ CHIP GIAO TIẾP NGOẠI VI
APB THUỘC KIẾN TRÚC AMBA CỦA
HỌ VI ĐIỀU KHIỂN ARM
Người hướng dẫn: TS. TRẦN THANH PHƯƠNG
Người thực hiện: HÀ THÁI DƯƠNG
Lớp: 13040203
Khố: 17
THÀNH PHỐ HỒ CHÍ MINH, NĂM 2017
i
TỔNG LIÊN ĐỒN LAO ĐỘNG VIỆT NAM
TRƯỜNG ĐẠI HỌC TƠN ĐỨC THẮNG
KHOA ĐIỆN – ĐIỆN TỬ
ĐỒ ÁN TỐT NGHIỆP
THIẾT KẾ CHIP GIAO TIẾP NGOẠI VI
APB THUỘC KIẾN TRÚC AMBA CỦA
HỌ VI ĐIỀU KHIỂN ARM
Người hướng dẫn: TS. TRẦN THANH PHƯƠNG
Người thực hiện: HÀ THÁI DƯƠNG
Lớp: 13040203
Khố: 17
THÀNH PHỐ HỒ CHÍ MINH, NĂM 2017
i
LỜI CẢM ƠN
Tôi xin chân thành cảm ơn các thầy cô trong khoa Điện –Điện
tử cũng như các thầy cô giảng dạy trong trường Đại học Tôn Đức
Thắng đã truyền đạt những kiến thức cho tôi trong những năm
học vừa qua.
Đặc biệt, Tôi xin chân thành cảm ơn thầy Trần Thanh
Phương, khoa Điện – Điện Tử, trường Đại học Tôn Đức Thắng
đã tận tình hướng dẫn và giúp đỡ tơi trong suốt thời gian thực
hiện đồ án.
Và để có được kết quả như thế này, Tôi rất biết ơn gia đình đã
động viên, khích lệ, tạo mọi điều kiện thuận lợi nhất trong suốt quá
trình học tập cũng như quá trình thực hiện đồ án này.
Xin chân thành cám ơn các bạn trong khoa Điện – Điện Tử
khóa 17, đặc biệt là các bạn lớp 13040203 đã ủng hộ, giúp đỡ,
chia sẻ kiến thức, kinh nghiệm và tài liệu có được cho tơi trong
q trình nghiên cứu và thực hiện đề tài.
Một lần nữa xin chân thành cám ơn!
TP. Hồ Chí Minh, ngày 17 tháng 12 năm 2017
Tác giả
i
CƠNG TRÌNH ĐƯỢC HỒN THÀNH
TẠI TRƯỜNG ĐẠI HỌC TƠN ĐỨC THẮNG
Tơi xin cam đoan đây là cơng trình nghiên cứu của riêng tôi và được
sự hướng dẫn khoa học của thầy Trần Thanh Phương. Các nội dung
nghiên cứu, kết quả trong đề tài này là trung thực và chưa công bố dưới bất
kỳ hình thức nào trước đây. Những số liệu trong các bảng biểu phục vụ cho
việc phân tích, nhận xét, đánh giá được chính tác giả thu thập từ các nguồn
khác nhau có ghi rõ trong phần tài liệu tham khảo.
Ngồi ra, trong luận văn cịn sử dụng một số nhận xét, đánh giá cũng
như số liệu của các tác giả khác, cơ quan tổ chức khác đều có trích dẫn và
chú thích nguồn gốc.
Nếu phát hiện có bất kỳ sự gian lận nào tơi xin hồn tồn chịu
trách nhiệm về nội dung luận văn của mình. Trường đại học Tôn Đức
Thắng không liên quan đến những vi phạm tác quyền, bản quyền do tôi gây
ra trong quá trình thực hiện (nếu có).
TP. Hồ Chí Minh, ngày tháng năm 2017
Tác giả
(ký tên và ghi rõ họ tên)
ii
(Trang này dùng để đính kèm Nhiệm vụ Đồ án tốt nghiệp có chữ ký của
Giảng viên hướng dẫn)
iii
TRƯỜNG ĐẠI HỌC TƠN ĐỨC THẮNG
KHOA ĐIỆN –ĐIỆN TỬ
-------------------
CỘNG HỊA XÃ HỘI CHỦ NGHĨA VIỆT NAM
Độc lập – Tự do – Hạnh phúc
----------------------
LỊCH TRÌNH LÀM ĐỒ ÁN TỐT NGHIỆP
Họ tên sinh viên:...............................Hà Thái Dương............................................................
Lớp:..........................13040203..................................MSSV: ...........41302134...................
Tên đề tài: .................................................................Cửa tự động mở bằng thẻ từ có thơng
báo qua GSM nếu phát hiện không hợp lệ................................................................................
Tuần / ngày
Nội dung
Xác nhận GVHD
GV HƯỚNG DẪN
iv
MỤC LỤC
DANH MỤC CÁC BẢNG BIỂU
VII
DANH MỤC CÁC HÌNH VẼ VIII
DANH MỤC CÁC TỪ VIẾT TẮT IX
CHƯƠNG 1. GIỚI THIỆU CHUNG 1
1.1GIỚI THIỆU:
1
1.2MỤC ĐÍCH ĐỀ TÀI:1
1.3HƯỚNG NGHIÊN CỨU:
2
1.4CÁC CƠNG CỤ PHẦN MỀM HỖ TRỢ ĐỒ ÁN: 2
CHƯƠNG 2. CƠ SỞ LÝ THUYẾT VÀ NỘI DUNG THIẾT KẾ KHỐI APB 4
2.1LÝ THUYẾT CHUNG VỀ QUY TRÌNH SẢN XUẤT VI MẠCH: 4
2.1.1
Thiết kế chung cho hệ thống (System Design):
2.1.2
Thiết kế chức năng (Function Design):
2.1.3
Synthesis – Place – Router:
2.1.4
Thiết kế layout (Layout design): 6
2.1.5
Thiết kế và sản xuất Mask:
2.1.6
Chuẩn bị wafer và quá trình xử lý wafer: 6
2.1.7
Kiểm tra, đóng gói và xuất xưởng:
4
5
5
6
7
2.2LÝ THUYẾT VỀ ARM VÀ KIẾN TRÚC AMBA:7
2.2.1
Cấu trúc ARM:7
2.2.2
Kiến trúc AMBA (Advanced Microcontroller Bus Architecture):8
2.2.3
Chuẩn giao tiếp ngoại vi APB :
9
2.3NỘI DUNG THIẾT KẾ CỦA APB: 10
2.3.1
Sơ đồ khối chi tiết của APB: 12
2.3.2
Khối WRITE ENABLE:
2.3.3
Khối REGISTER: 13
2.3.4
Khối ADDRESS DECODER: 13
2.3.5
Khối DATA OUPUT: 14
2.3.6
Khối PREADY DETECTION: 15
12
v
2.3.7
Khối PSLVERR DETECTION:
15
2.3.8
Khối Master CPU (Basic IP core):
16
CHƯƠNG 3. NỘI DUNG THIẾT KẾ APBTIMER 17
3.1SƠ ĐỒ KHỐI CHI TIẾT CỦA APBTIMER_8BITS: 17
3.2KHỐI CLOCK_CREATE: 19
3.3KHỐI SELECT_CLOCK:
20
3.4KHỐI DETECT_POSCLK: 20
3.5KHỐI COUNTER: 21
3.6KHỐI LOGIC_CONTROL: 21
CHƯƠNG 4. KẾT QUẢ MÔ PHỎNG
23
4.1MÔ PHỎNG KHỐI APB: 23
4.2MÔ PHỎNG KHỐI APBTIMER:
24
CHƯƠNG 5. NHẬN XÉT 27
5.1VẤN ĐỀ TRONG ĐỀ TÀI: 27
5.2NHẬN XÉT:
27
CHƯƠNG 6. KẾT LUẬN 29
6.1KẾT LUẬN:29
6.2HƯỚNG PHÁT TRIỂN: 29
TÀI LIỆU THAM KHẢO 30
PHỤ LỤC
31
vi
DANH MỤC CÁC BẢNG BIỂU
BẢNG 2 - 1: BẢNG SO SÁNH GIỮA APB, SPI và I2C....................................11
BẢNG 2 - 2: BẢNG ĐỊA CHỈ CÁC THANH GHI TRONG APB................................................................14
BẢNG 3 - 1: BẢNG MÔ TẢ HOẠT ĐỘNG CỦA THANH GHI TCR........................18
BẢNG 3 - 2: BẢNG TRẠNG THÁI TIMER TỪ THANH GHI TSR...........................19
vii
DANH MỤC CÁC HÌNH VẼ
HÌNH 1 - 1: GIAO DIỆN NOTEPAD++......................................................................2
HÌNH 1 - 2: GIAO DIỆN MODEL SIM 6.5...........................................................................3
HÌNH 2 - 1: SƠ ĐỒ MƠ TẢ QUY TRÌNH SẢN XUẤT VI MẠCH...............................4
HÌNH 2 - 2: CHIP ARM STM32F103RCT6.....................................................................8
HÌNH 2 - 3: SƠ ĐỒ KIẾN TRÚC AMBA TRONG ARM...............................................9
HÌNH 2 - 4: SƠ ĐỒ TỔNG QUÁT CỦA APB................................................................10
HÌNH 2 - 5: SƠ ĐỒ CÁC KHỐI THÀNH PHẦN CỦA APB........................................12
HÌNH 2 - 6: SƠ ĐỒ KHỐI WRITE ENABLE................................................................12
HÌNH 2 - 7: SƠ ĐỒ KHỐI REGISTER...........................................................................13
HÌNH 2 - 8: SƠ ĐỒ KHỐI ADDRESS DECODER........................................................13
HÌNH 2 - 9: SƠ ĐỒ KHỐI DATA OUTPUT..................................................................14
HÌNH 2 - 10: SƠ ĐỒ KHỐI PREADY DETECTION....................................................15
HÌNH 2 - 11: SƠ ĐỒ KHỐI PSLVERR DETECTION..................................................15
HÌNH 2 - 12: SƠ ĐỒ TRUYỀN NHẬN DỮ LIỆU TỪ CPU SANG APB...................................16
HÌNH 3 - 1: SƠ ĐỒ KHỐI CHI TIẾT CỦA APBTIMER.............................................17
HÌNH 3 - 2: SƠ ĐỒ KHỐI CLOCK_CREATE..............................................................19
HÌNH 3 - 3: SƠ ĐỒ KHỐI SELECT_CLOCK...............................................................20
HÌNH 3 - 4: SƠ ĐỒ KHỐI DETECT_POSCLOCK......................................................20
HÌNH 3 - 5: SƠ ĐỒ KHỐI COUNTER...........................................................................21
HÌNH 3 - 6: SƠ ĐỒ KHỐI LOGIC_CONTROL.....................................................................21
HÌNH 4 - 1: MƠ PHỎNG BẰNG VIỆC SO SÁNG DỮ LIỆU MONG ĐỢI VÀ THỰC
TẾ CỦA CÁC THANH GHI APB....................................................................................23
HÌNH 4 - 2: MƠ PHỎNG BẰNG DẠNG SĨNG............................................................24
HÌNH 4 - 3: MƠ PHỎNG BẰNG VIỆC SO SÁNG DỮ LIỆU MONG ĐỢI VÀ THỰC
TẾ BA THANH GHI TRONG APBTIMER...................................................................24
HÌNH 4 - 4: MƠ PHỎNG APBTIMER BẰNG DẠNG SĨNG......................................25
HÌNH 4 - 5: MÔ PHỎNG HOẠT ĐỘNG CỦA BA THANH GHI BẰNG DẠNG
SĨNG...................................................................................................................................25
HÌNH 4 - 6: MƠ PHỎNG TRẠNG THÁI TRÀN TRÊN CỦA BỘ ĐẾM TIMER......26
HÌNH 4 - 7: MƠ PHỎNG TRẠNG THÁI TRÀN DƯỚI CỦA BỘ ĐẾM TIMER.........................26
HÌNH 5 - 1: ĐƠN VỊ THỜI GIAN XUNG CLOCK ĐƯỢC MÔ PHỎNG TRONG
MODEL SIM......................................................................................................................27
HÌNH 5 - 2: BẢNG BÁO CÁO HIỆU NĂNG HỆ THỐNG TRONG MODEL SIM. .28
viii
DANH MỤC CÁC TỪ VIẾT TẮT
AHB
Advanced High-performance Bus
AMBA
Advanced Microcontroller Bus Architecture
APB
Advanced Periperal Bus
ARM
Advanced RISC Machine
ASB
Advanced System Bus
ASIC
Application Specific Integrated Circuit
AXI
Advanced eXtensible Interface
CPU
Central Processing Unit
EDIF
Electronic Design Interchange Format
FPGA
Field Programmable Gate Array
I2C
Inter-Intergrated Circuit
IC
Integrated Circuit
IP
Intellectual Property
RISC
Reduced Instructions Set Computer
RTL
Register Transfer Level
SDRAM
Synchronous Dynamic Random Access Memory
SPI
Serial Periperal Interface
TCR
Timer Counter Control Register
TDR
Timer Data Register
TSR
Timer State Register
ix
ĐỒ ÁN TỐT NGHIỆP
Trang 1/62
CHƯƠNG 1. GIỚI THIỆU CHUNG
1.1 Giới thiệu:
Ngày nay với nhu cầu thực tiễn cuộc sống ngày càng cao thì sự phát triển mạnh
mẽ của cơng nghệ để đáp ứng các nhu cầu đó cũng tăng, và các bộ vi xử lý, các
dòng vi điều khiển từ đó mà phát triển khơng ngừng, các loại thiết bị ngoại vi để
giao tiếp với các bộ vi điều khiển cũng sinh ra các chuẩn giao tiếp ngày càng đa
dạng phong phú.
Các vi điều khiển hay các thiết bị ngoại vi khác nhau sẽ sử dụng các chuẩn giao
tiếp khác nhau. Hiện nay vi điều khiển ARM là một trong những họ vi điều khiển
phổ biến hiện nay. Hệ thống các chuẩn giao tiếp trong kiến trúc AMBA thuộc
ARM cũng được sử dụng rộng rãi đối với các vi điều khiển khác kể cả các chuẩn
trong giao tiếp trong máy tính và di động. Kiến trúc BUS AMBA của hệ ARM là
một trong những kiến trúc cơ bản của một SoC. Trong đó APB, AHB, AXI là các
chuẩn giao tiếp BUS phổ biến của ARM.
Bên cạnh đó với việc khảo sát các đề tài doanh nghiệp có tính ứng dụng thực
tiễn tại các trung tâm, các công ty về sản xuất vi mạch, thì APB được xem là chuẩn
giao tiếp nền tảng của kiến trúc AMBA thích hợp trong các vi điều khiển đáp ứng
tốc độ giao tiếp thấp được thiết kế nhiều trong hai công nghệ chủ yếu là ASIC và
FPGA. Với những vấn đề trên cộng thêm những kiến thức học được cùng với các
tài liệu tham khảo tuy có thể thực hiện đồ án tốt nghiệp với đề tài APB timer nhưng
vẫn khơng tránh khỏi có những sai sót ngồi ý muốn, mong thầy cơ cùng các bạn
góp ý thêm cho đề tài được hồn thành tốt đẹp.
1.2 Mục đích đề tài:
Thiết kế bộ APB timer 8 bits kiểm tra sự đọc ghi giao tiếp từ CPU (Master) qua
các thiết bị ngoại vi (Slave) thông qua APB và kiểm tra bộ tạo thời gian timer 8 bits
từ các thanh ghi điều khiển bộ timer trong APB như TDR,TCR,TSR.
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 2/62
1.3 Hướng nghiên cứu:
Từ yêu cầu đề tài tìm hiểu chức năng các tín hiệu trong khối APB và bộ timer
APB 8 bits.
Thiết kế và vẽ sơ đồ khối tổng quát của bộ APB. Sau đó từ chức năng các tín
hiệu trong khối APB vẽ sơ đồ các khối chức năng chi tiết trong APB để kiểm tra sự
đọc ghi dữ liệu của Master đến đúng các địa chỉ của Slave.
Thiết kế và vẽ sơ đồ khối tổng quát của bộ APB timer, từ các chức năng trong
timer 8 bits của APB, ta vẽ các khối chức năng chi tiết trong APB timer để kiểm tra
bộ tạo thời gian 8 bits, trạng thái dữ liệu thanh ghi trong APB tương ứng với thời
điểm do timer 8 bits tạo ra.
Thiết kế các module testbench để kiểm tra các tín hiệu trong APB nói trên thơng
qua dạng sóng.
Sử dụng ngôn ngữ verilog và phần mềm Model Sim để mô phỏng thiết kế cho đề
tài.
1.4 Các công cụ phần mềm hỗ trợ đồ án:
Phần mềm Notepad++ dùng biên dịch ngơn ngữ verilog:
Hình 1 - 1: Giao diện Notepad++
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 3/62
Phần mềm ModelSim 6.5 dùng mô phỏng thiết kế:
Hình 1 - 2: Giao diện Model Sim 6.5
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 4/62
CHƯƠNG 2. CƠ SỞ LÝ THUYẾT VÀ NỘI DUNG THIẾT KẾ KHỐI
APB
2.1 Lý thuyết chung về quy trình sản xuất vi mạch:
Hình 2 - : Sơ đồ mơ tả quy trình sản xuất vi mạch
(Source: )
Các Quy trình sản xuất vi mạch hay chip trình bày cụ thể dưới các bước như sau:
2.1.1 Thiết kế chung cho hệ thống (System Design):
Phần thiết kế này rất quan trọng. Muốn thiết kế tốt phải lý giải được tồn bộ hệ
thống từ các thơng tin được u cầu. Cơng việc đó địi hỏi phải nắm rõ ngun lý
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 5/62
hoạt động của toàn bộ hệ thống, các giải thuật chức năng, lý giải các sơ đồ khối, các
đặc điểm về công nghệ từ bản yêu cầu, tốc độ xử lý, mức tiêu thụ năng lượng, sự bố
trí các pins hợp lý, các điều kiện vật lý như kích thước, nhiệt độ, điện áp...
Các bước thiết kế trong phần này đều phải tự suy nghĩ và diễn dịch ra mà khơng
hề có bất cứ cơng cụ nào để hỗ trợ. Sau khi hoàn tất bản thiết kế hệ thống, người
thiết kế sẽ lên kế hoạch và chia nhỏ cơng việc. Sau đó giao cơng việc phù hợp cho
từng nhóm, từng đội ngũ chun mơn để xử lý.
2.1.2 Thiết kế chức năng (Function Design):
Chi tiết của bản thiết kế đã được đề ra từ phần trên. Các team leaders và trưởng
dự án sẽ tổ chức thảo luận các cuộc design review, các cuộc thảo luận này sẽ diễn ra
nhiều tuần. Sau nhiều tuần thảo luận một bản specification gồm các chi tiết cho thiết
kế sẽ được hoàn thiện dưới dạng document (word, pdf) với hàng trăm lược đồ khối
(block diagram), biểu đồ thời gian (timing chart), các loại bảng biểu so sánh chức
năng các khối.
Sau đó, nhóm thiết kế chức năng sẽ sử dụng các công cụ phù hợp để thiết kế các
khối như dùng các ngôn ngữ thiết kế phần cứng (Verilog-HDL, VHDL, SystemC...) để hiện thực hóa chức năng logic. Đây chính là bước thiết kế mức RTL
(Register Transfer Level). Thiết kế mức RTL nghĩa là không cần quan tâm đến cấu
tạo chi tiết của mạch điện mà chỉ chú trọng vào chức năng của mạch dựa trên kết
quả tính tốn tín hiệu dữ liệu giữa các register (flip-flop).
Sau khi thiết kế xong các module (khối) chức năng, thì sẽ tổng hợp lại thành một
module top gồm các module ở mức RTL. Để kiểm tra chính đúng đắn, ta có thể
dùng các cơng cụ mơ phỏng như NC-Verilog (Native Code Verilog) hay NC-VHDL
của hãng Cadence, ModelSim của hãng Mentor Graphics thông qua waveform, điều
này sẽ được lặp đi lặp lại trên máy tính cho tới khi thiết kế thoả mãn yêu cầu.
2.1.3 Synthesis – Place – Router:
Từ các bước trên ta hoán chuyển các bản thiết kế RTL xuống mức thiết kế thấp
hơn. Các chức năng mức RTL sẽ được chuyển đổi thành các quan hệ logic (NOT,
NAND, NOR, MUX,...). Các công cụ cần thiết sẽ thực hiện nhiệm vụ này, Thư viện
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 6/62
ở đây là bộ các "linh kiện" và "macro" được cung cấp bởi các nhà sản xuất bán dẫn.
Ví dụ hãng NEC có một thư viện riêng, hãng SONY có một thư viện riêng, hãng
Xilinx cũng có thư viện của riêng mình. Việc chọn thư viện nào phụ thuộc vào việc
cần sản xuất chip nào theo tiêu chuẩn hãng nào. Ví dụ SoC được nhờ TSMC của
Đài Loan sản xuất, vậy sẽ chọn thư viện của TSMC.
Kết quả của bước Synthesis này chính là các "net-list" được cấu trúc hóa theo
một tiêu chuẩn nào đó, thường là EDIF (Electronic Design Interchange Format).
2.1.4 Thiết kế layout (Layout design):
Sử dụng các công cụ CAD để chuyển net-list ở bước trên chuyển thành kiểu dữ
liệu theo layout. Lúc này các netlist sẽ trở thành bản vẽ bố trí các transistor,
capacitor, resistor,... Ở đây phải tuân thủ nghiêm ngặt về quy tắc thiết kế (design
rule). Ví dụ chip dùng cơng nghệ 45nm thì phải dùng các kích thước là bội số của
45nm...
2.1.5 Thiết kế và sản xuất Mask:
Các layout chuyển thành bộ mask, mask sẽ được tạo ra dưới dạng data đặc biệt.
Các mask data này sẽ được gửi tới các nhà sản xuất mask, và các nhà sản xuất này
sẽ nhập khuôn bộ mask kim loại phù hợp với mask data phục vụ cho công việc sản
xuất tiếp theo. Đây chính là các khn mặt nạ dùng để đúc vi mạch lên tấm silicon.
Sau đó, họ dùng cơng nghệ tia điện tử (EB - Electron Beam) để sản xuất Mask. Các
điện tử với năng lượng khá lớn (vài chục keV) sẽ được vuốt thành chùm và được
chiếu vào lớp film Crom đổ trên bề mặt tấm thủy tinh. Phần Crom không bị che bởi
mask (artwork) sẽ bị phá hủy, kết quả là phần Cr không bị chùm electron chiếu vào
sẽ trở thành mask thực sự. Một chip cần khoảng 20 tới 30 masks. Giá thành các tấm
mask cỡ vài triệu USD.
2.1.6 Chuẩn bị wafer và quá trình xử lý wafer:
Đây là bước tinh chế cát (SiO2) thành Silic nguyên chất. Silic nguyên chất sẽ
được pha thêm tạp chất bán dẫn với các chất bán dẫn này là các nguyên tố ở nhóm 3
hoặc nhóm 5 bảng tuần hồn hóa học. Ví dụ pha B sẽ được wafer loại p, pha P sẽ ra
wafer loại n. Các Silicon sẽ được cắt thành các tấm trịn đường kính 200mm hoặc
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 7/62
300mm với bề dày cỡ 750um. Có các cơng ty chun sản xuất silicon wafer. Chẳng
hạn Shin'Etsu là công ty cung cấp khoảng 40% số lượng silicon wafer cho thị
trường bán dẫn Nhật Bản. Giá trị của một tấm wafer 200mm là khoảng 20 USD.
Tất cả được thực hiện trong các phịng có mơi trường siêu sạch được gọi là clean
room, các bước xử lý trong clean room phải được tuân thủ cực kỳ nghiêm ngặt.
2.1.7 Kiểm tra, đóng gói và xuất xưởng:
Các xử lý ở bước trên sẽ được lặp lại nhiều lần tùy thuộc vào độ phức tạp của
chip. Sau cùng chip sẽ được cắt rời (một tấm wafer 300mm có thể tạo được khoảng
90 con chip). Một loạt các xử lý khác như back grinding (mài mỏng phần mặt dưới
của chip), bonding (nối ra các pins, dùng chì mạ vàng hoặc đồng), mold (phủ lớp
cách điện), marking (ghi tên hãng sản xuất etc.) cũng được thực hiện tỉ mỉ và đem đi
kiểm tra nhiều lần sau đó mới cho xuất xưởng các chip đã được đảm bảo ra thị
trường.
2.2 Lý thuyết về ARM và kiến trúc AMBA:
2.2.1 Cấu trúc ARM:
Định nghĩa: Cấu trúc ARM (Advanced RISC Machine) là một loại cấu trúc vi
xử lý 32 bit hoặc 64 bit kiểu RISC được sử dụng rộng rãi trong các thiết kế nhúng.
ARM có đặc điểm tiết kiệm năng lượng, ngày nay các bộ CPU thuộc họ ARM
chiếm ưu thế trong các sản phẩm điện tử di động, từ thiết bị cầm tay (PDA, điện
thoại di động, máy đa phương tiện, máy trò chơi cầm tay, và máy tính cầm tay) cho
đến các thiết bị ngoại vi máy tính (ổ đĩa cứng, bộ định tuyến để bàn.) Một nhánh nổi
tiếng của họ ARM là các vi xử lý Xscale của Intel. Việc tiêu tán công suất thấp trên
các sản phẩm này là một mục tiêu quan trọng.
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 8/62
Hình 2 - : Chip ARM STM32F103RCT6
(Source: )
Cấu trúc ARM bao gồm các đặc tính của RISC như sau:
Cấu trúc nạp/lưu trữ dữ liệu.
Không cho phép truy xuất bộ nhớ nếu không thẳng hàng (bây giờ đã cho
phép trong lõi Arm v6)
Tập lệnh trực giao.
File thanh ghi lớn gồm 16 x 32-bit
Chiều dài mã máy cố định là 32 bit để dễ giải mã và thực hiện pipeline, để
đạt được điều này phải chấp nhận giảm mật độ mã máy.
Hầu hết các lệnh đều thực hiện trong vòng một chu kỳ đơn.
2.2.2 Kiến trúc AMBA (Advanced Microcontroller Bus Architecture):
AMBA bus là một kiến trúc bus thuộc mảng thành phần kết nối CPU ARM với
các thành phần ngoại vi và dùng các chuẩn bus để giao tiếp thông tin giữa nhân vi
xử lý với các thành phần ngoại vi đó. Các thành phần kết nối có thể có hiệu suất và
tốc độ cao hoặc thấp tùy vào mục đích sử dụng.
Kiến trúc AMBA chia làm 2 loại chuẩn bus:
Bus tốc độ cao gồm: AHB (Advanced High-performance Bus), ASB
(Advanced System Bus) và AXI (Advanced eXtensible Interface).
Bus tốc độ thấp chính là APB (Advanced Peripheral Bus).
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 9/62
Hình 2 - : Sơ đồ kiến trúc AMBA trong ARM
(Source: )
2.2.3 Chuẩn giao tiếp ngoại vi APB :
APB (Advanced Peripheral Bus) là giao thức truyền dữ liệu ở tốc độ thấp dùng
cho các Peripheral IP. APB là một trong những giao thức bus nằm trong bộ giao
thức AMBA (ARM).
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 10/62
2.3 Nội dung thiết kế của APB:
Hình 2 - : Sơ đồ tổng qt của APB
Mơ tả tín hiệu:
PCLK: Xung Clock hệ thống.
PRESETn: Reset hệ thống khi tích cực thấp.
PSEL: Khi tích cực mức cao chip sẽ bắt đầu chọn địa chỉ cho việc truyền
nhận dữ liệu.
PENABLE: Khi tích cực mức cao việc truyền nhận được thực thi khi hệ
thống báo sẵn sàng.
PWRITE: Lệnh ghi vào địa chỉ các thanh ghi được thực thi khi tích cực mức
cao.
PADD[7:0]: Địa chỉ 8 bits được dùng để chọn thanh ghi.
PWDATA[7:0]: Dữ liệu 8 bits được dùng để truyền đi và cập nhật vào thanh
ghi được chọn.
PREADY: Tín hiệu dùng để báo sẵn sàng đến master để master truyền dữ
liệu qua slave.
PSLVERR: Tín hiệu báo lỗi gửi sai địa chỉ.
PRDATA[7:0]: Dữ liệu 8 bits được đọc từ các thanh ghi.
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 11/62
Nguyên lý: APB dùng truyền nhận và đọc ghi dữ liệu từ master sang slave.
Bảng 2 - : Bảng so sánh giữa APB, SPI và I2C
Interface
APB
Ứng dụng
Tốc độ truyền
Tần số
Sử dụng cho các hệ thống Tùy thuộc vào tần Sử dụng hclk/pclk
nhúng và thiết kế ASIC. số
truyền
trong đồng bộ; tần số
có thể được sử dụng để APB.
hclk có giá trị là
giao tiếp trực tiếp với các
bội của tần số
chuẩn giao tiếp bất đồng
pclk.
bộ
SPI
Ứng dụng truyền giữa các SPI là full-duplex, Theo tần số hệ
vi điều khiển với các thiết tốc
độ
bị ngoại vi sử dụng chuẩn thường
giao tiếp đồng bộ.
I2C
tối
đa thống clock
hơn
10Mbps.
Được sử dụng làm bus Standard(100Kb/s)
Standard (1MHz)
giao tiếp ngoại vi cho rất Fastmode(400Kb/s) Fastmode (4Mhz)
nhiều loại IC khác nhau
như các loại Vi điều khiển
8051, PIC, AVR, ARM.
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 12/62
2.3.1 Sơ đồ khối chi tiết của APB:
Hình 2 - : Sơ đồ các khối thành phần của APB
2.3.2 Khối WRITE ENABLE:
Hình 2 - : Sơ đồ các khối WRITE ENABLE
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 13/62
Nguyên lý: Khối có tác dụng tạo ra tín hiệu để ghi vào thanh ghi và để đọc từ
thanh ghi. Tín hiệu WR-EN gồm các tín hiệu PSEL, PENABLE và PWRITE giao
với, khi WR-EN được kích mức cao thì sẽ thực thi tác vụ ghi vào thanh ghi. Ngược
lại RD-EN được kích mức cao để thực thi tác vụ đọc dữ liệu từ thanh ghi khi các tín
hiệu PSEL, PENABLE được kích mức cao và PWRITE được kích ở mức thấp.
2.3.3 Khối REGISTER:
Hình 2 - : Sơ đồ các khối REGISTER
Nguyên lý: Khối có tác dụng lưu dữ liệu được ghi vào đúng địa chỉ thanh ghi và
xuất dữ liệu thanh ghi ra ngồi. Tín hiệu WRITE-EN gồm các tín hiệu WR-EN và
REG-SEL giao nhau, khi tín hiệu WR-EN và REG-SEL kích mức cao thì thanh ghi
sẽ được ghi vào đúng địa chỉ thanh ghi trong đó khi WRITE-EN ở mức 0 thì sẽ lấy
giá trị cũ của thanh ghi, khi ở mức 1 thì sẽ lấy giá trị mới từ dừ liệu mà master cấp.
2.3.4 Khối ADDRESS DECODER:
Hình 2 - : Sơ đồ các khối ADDRESS DECODER
Thiết kế APB timer
SVTH: Hà Thái Dương
ĐỒ ÁN TỐT NGHIỆP
Trang 14/62
Nguyên lý: Khối có tác dụng giải mã địa chỉ để đưa tín hiệu giải mã vào thanh
ghi với PADD[7:0] là địa chỉ 8 bits của các thanh ghi và PSEL là tín hiệu chọn địa
chỉ khi kích ở mức cao và REG-SEL[7:0] là tín hiệu mã hóa địa chỉ.
Bảng 2 - : Bảng địa chỉ các thanh ghi trong APB
PADDR[7:0]
8’h00
8’h01
8’h02
8’h03
8’h04
8’h05
8’h06
8’h07
8’h10-8’hff
2.3.5 Khối DATA OUPUT:
Select Registers
A
B
C
D
E
F
G
H
Reserved
Hình 2 - : Sơ đồ các khối DATA OUTPUT
Nguyên lý: Khối có tác dụng đọc dữ liệu từ các thanh ghi APB. Tín hiệu RD-EN
được kích lên thì thực thi tác vụ đọc từ các thanh ghi trong APB với tín hiệu REGSEL[7:0] là tín hiệu chọn địa chỉ để đọc thanh ghi.
2.3.6 Khối PREADY DETECTION:
Thiết kế APB timer
SVTH: Hà Thái Dương
