đồ án điện điện tử Dem 00 991

§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

Lêi Nãi Đầu
------

Trải qua quá trình học tập và nghiên cứu môn học kĩ
thuật số tại truong chúng em đà có cái nhìn sâu hơn về môn
học kĩ thuật xung số này và qua quá trình làm đồ án và đợc
sự giúp đỡ của cô sẽ giúp cho chúng em hiểu và tích luỹ kiến
thức về môn này nhiều hơn đồng thời biết cách vận dụng
môn học vào thực tế.
Xuất phát từ những nhận định thực tế làm đồ án của
môn học Kỹ Thuật Số : Thiết kế mạch đếm xung giải mà từ 00
đến 99 và hiển thị kết quả trên LED 7 đoạn sử dụng IC đếm
4 bit
Trong quá trình làm đồ án chúng em đà cố gắng hết
sức nhng vẫn không tránh khỏi thiếu xót vì thiếu kinh nghiệm
cũng nh kiến thức chuyên môn, rất mong đợc sự giúp đỡ chỉ
bảo của các thầy cô giáo và sự đóng góp ý kiến của các bạn.
Em xin chân thành cảm ơn cô Hoang Thị Phơng đà tận
tình hớng dẫn chúng em hoàn thành bài thiết kế này.
Nam định,ngày...tháng...năm 2011
Sinh viên thùc hiƯn

Phạm Văn Quang

SV: Phạm Văn Quang
ĐĐT14
Ngơ Cao Cường

1

Lớp : CK


§å ¸n kü tht sè

GVHD: Th.s Hoàng Thị Phương

Ngơ Cao Cường

SV: Phạm Văn Quang
ĐĐT14
Ngô Cao Cường

2

Lớp : CK


Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

Chơng 1: Cơ sở lý thuyết
1.1. Các cổng logic
1.1.1. Cổng Đảo (Inverter gate)
a. Định nghĩa: NOT nó thực hiện thuật toàn lôgíc phủ
định biến

Cổng đảo còn gọi là cổng n số ở đầu vào tức là Y =
b. Kí hiệu :
Kí hiệu cổng NOT trình bày nh hình vẽ cổng not chỉ có một
đầu vào và một đầu ra
U1

NOT

c. Bảng sự thật:
A
0
1

Y
1
0

Cổng not hoạt động theo bảng chân lý trên.
d. Biểu diễn cổng not bằng mạch điện và mạch bán dẫn
đơn giản
C
Uv

SV: Phạm Văn Quang
ĐĐT14
Ngô Cao Cường

A

L1

3

Lớp : CK


Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

e. Dạng xung cổng NOT:

1.1.2.Cổng hoặc (OR gate).
a. Định nghĩa : Cổng hoặc là cổng lôgic cơ bản nó
thực hiện phép tính tổng các biến số ở đầu vào tức là :
Y = A+ B +.+ N
Với A,B.N là các biến số ở đầu vào , còn Y là hàm số hay kết
quả đầu ra.
b. Kí hiệu :
Cổng OR hai đầu vào và cổng OR 3 đầu vào đợc biểu diễn
nh hình vẽ:
A
B

A
B
C

Y

Cổng OR hai đầu vào

Y

Cổng OR ba

đầu vào
c. Bảng sự thật :

Các đầu

Đầu

vào
A
0
0
1
1

ra
Y
0
1
1
1

B
0
1

0
1

d. Biểu diễn cổng OR bằng một mạch điện thay thế
đơn giản:

SV: Phm Vn Quang
T14
Ngụ Cao Cng

4

Lp : CK


Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

e. Dạng xung cđa cỉng OR:

SV: Phạm Văn Quang
ĐĐT14
Ngơ Cao Cường

5

Lớp : CK

Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

1.1.3.Cổng Và (AND gate):
a. Định nghĩa :
Cổng and là cổng lôgíc cơ bản nó thực hiện phép tính
lôgíc của các biến số ở đầu vào tức là
Y= A.B...N
Với A,B...N là các biến số đầu vào
Y là đầu ra
Một cổng AND có thể có nhiều đầu vào nhng thông thờng nó chỉ có từ 2 đến 3 đầu vào .
b. Kí hiệu :
Cổng AND có 2 đầu vào và 3 đầu vào có kí hiệu nh hình
vẽ :
A
B

A
B
C

Y

Y

Cổng AND 2 đầu vào

Cổng AND 3 đầu vào

c. Bảng sự thật:
A
0
0
1
1

B
0
1
0
1

Y
0
0
0
1

d. Biểu diễn cổng and bằng mạch điện, bán dẫn đơn giản
:
Biểu diễn bằng mạch điện đơn giản và Biểu dễn bằng
mạch bán dẫn đơn gi¶n

Vcc

Vcc

B

SV: Phạm Văn Quang
ĐĐT14
Ngơ Cao Cường

6

A

DA
DB : CK
Lớp

R1
Ur

Y = A.B


§å ¸n kü tht sè

SV: Phạm Văn Quang
ĐĐT14
Ngơ Cao Cường

GVHD: Th.s Hoàng Thị Phương

7

Lớp : CK

Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

Dạng xung của cổng AND:
Dạng sóng của cổng and đợc thể hiện nh hình vẽ.

Ta có thể biểu diễn dạng sóng của cổng and nh hình
trên với A,B là dạng sóng đầu vào còn Y là dạng sóng đầu ra.
Chỉ khi nào 2 đầu vào A,B ở mức cao thì đầu ra Y mới ở mức
cao.
1.1.4.Cổng Và Đảo(NAND gate):
a. Định nghĩa :
Cổng nand là một cổng lôgíc cơ bản nó thực hiện thuật toán
phủ định tích lôgíc các biến số đầu vào tøc lµ :
Y=

A
B

b. KÝ hiƯu:

Y

Cỉng nand cã thĨ cã 2 hay nhiều đầu vào
c. Bảng sự thật:

d. Biểu diễn
mạch bán dẫn

C

A
0
0
1
1

A

Uv

L1

B
0
1
0
Vcc1

Y
1
1
1
0

bằng mạch điện và
Vcc
đơn giản:

B

DA

A

DB

B

SV: Phm Vn Quang
T14
Ngụ Cao Cng

8

Rc

R1

Ur
Rb
Q2
NPN

Lp : CK


Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

e. Dạng xung của cổng NAND :

1.1.5. Cổng Hoặc Đảo(NOR gate)
a. Định nghĩa :
Cổng NOR là một cổng lôgíc cơ bản nó thực hiện thuật
toán phủ định tổng lôgíc các biến số ở đầu vào .Tức là
Y=
b. Kí hiệu :
A
B

Y

Cổng NOR có thể có 2 hoặc nhiều đầu vào
c. Bảng sự thật

A
0
1
0
1

B
0
0
1
1

Y
1
0
0
0

Cổng NOR 2 đầu vào hoat dộng theo bảng chân lý trên
chỉ khi nào cả hai đầu vào ở mức thấp thì đầu ra mới ở mức
cao còn lại tất cả các trờng hợp còn lại thì đầu ra đều ở mức
thấp
d. Biểu diễn cổng NOR bằng một mạch điện và một
mach bán dẫn đơn giản

Vcc

Vcc

C
Uv

A

B

SV: Phm Vn Quang
T14
Ngụ Cao Cng

L1

B

DA

9
A

DB

Rc

R1

Ur
Rb

Lp : CK
Q2
NPN


§å ¸n kü tht sè

SV: Phạm Văn Quang
ĐĐT14
Ngơ Cao Cường

GVHD: Th.s Hoàng Thị Phương

10

Lớp : CK


Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

Cần chú ý tụ C trong mạch điện dùng để chống ngắn
mạch nguồn 220v AC đầu vào khi các công tắc A,B đều ở
trạng thái đóng.
Mạch bán dẫn thể hiện sự hoạt động của cổng NOR nh
hình vẽ :
chỉ khi nào 2 đầu vào ở mức thấp thì đầu ra mới ở mức cao
còn lai các trờng hợp khác thì đầu ra ®Ịu ë møc thÊp
e. D¹ng xung cđa cỉng NOR: A
f. Bảng chân lý :
A
B
Y
0
0
0
0
1
1
1
0
1
1

1
0
Cổng EXOR hoạt động theo bảng chân lý trên .
g. Biểu diễn sự hoạt động của cổng EXOR bằng một
mạch lôgíc đơn giản:
A
Y

B

h. Dạng xung của cổng EXOR:

1.1.6. Cổng loại trừ NOR (EXNOR GATE):
a. Định nghĩa :

SV: Phạm Văn Quang
ĐĐT14
Ngô Cao Cường

11

Lớp : CK


§å ¸n kü tht sè

GVHD: Th.s Hoàng Thị Phương

Cỉng NOR là 1 l;oại cổng lôgíc nó có khả năng thực hiện
thuật toán phủ định tích lôgíc loại trừ của biến số đầu vào :

tức là Y=
b. Kí hiệu :
A
B

Y

c. Bảng chân lý :
Bảng chân lý của cổng loại trừ NOR đợc xây dựng nh
hình vẽ . Khi cả hai đầu vào ở mức cao hoặc ở mức thấp thì
đầu ra có mức cao, còn khi một trong hai đầu vào ở mức thấp hoặc ở mức cao
thì đầu ra ở møc thÊp.

A
0
1
0
1

B
0
0
1
1

Y
1
0
0
1

d. BiĨu diƠn cỉng NOR lo¹i trõ b»ng m¹ch điện lôgíc :
A
B
Y

e. Dạng xung của cổng loại trừ NOR:

1.1.7. Cổng đệm (Buffer gate).
a. Định nghĩa :
SV: Phm Vn Quang
T14
Ngụ Cao Cường

12

Lớp : CK


Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

Cổng đệm có tác dụng cho tín hiệu đi qua mà không hề làm
thay đổi dạng sóng của tín hiệu truyền qua nó .Tức là nó
thực hiện thuật toán lôgíc Y=A.
Cổng đệm dùng trong trờng hợp khi ta cần một dòng điện
thúc cho tải tơng đối lớn tri số của nó vợt quá khả năng tải
dòng của IC lôgíc thì ta cần phải lắp thêm một cổng đệm
nằm trung gian giữa ic lôgic và tải.

b. Kí hiệu của cổng đệm :

Y

A
c. Bảng chân lý:
A
0
1

Y
0
1

Cổng đệm hoạt động theo bảng chân lý trên khi đầu
vào bằng 1 thì đầu ra bằng 1 và khi đầu vào bằng 0 thì
đầu ra cũng bằng 0
d. Biểu diễn cổng đệm bằng

Vcc

mạch bán dẫn đơn giản :
A

R2

Q1
Y

e. Dạng xung của cổng đệm :

R3

Dạng sóng của A và Y luôn luôn đồng
pha với nhau

SV: Phm Vn Quang
T14
Ngụ Cao Cường

13

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

1.2 C¸c Flip Flop và ứng dụng
Mạch Flip Flop (FF) là mạch đa hài lỡng ổn tức mạch tạo
ra sóng xung vuông và có 2 trạng thái ổn định.Trạng thái của
FF chỉ thay đổi khi có xung đồng hồ tác động.
FF thờng có:
-1 hoặc 2 ngõ vào dữ liệu,1 ngõ vào xung CK và có thể có
ngõ vào với các chức năng khác
-2 ngõ ra thờng kí hiệu là Q (ngõ ra chính) và /Q (ngõ ra
phụ).Ngời ta thờng dùng trạn thái của các ngõ ra để chỉ trạng
thái của FF.Nếu trạng thái của ngõ ra giống nhau ta nói FF ở
trạng thái Cấm

FF có thể đợc tạo ra từ mạch chốt (latch)
Điểm khác biệt giữa 1 mạch chốt với FF là :FF chịu tác
động của xung đồng hồ Ck còn mạch chốt thì không
Ngời ta gọi tên các FF khác nhau dựa vào tên các ngõ vào dữ liệu của chúng

R
0
0
1
1

S
0
1
0
1

Q+
Q
1
0
Cấm(X

1.2.1. Chốt RS
a)Chốt Rs tác động mức cao
Khi R=S=0 (cả 2 ngõ vào đều không tác động), ngõ ra không
đổi trạng thái
Khi R=0 và S=1 (ngõ vào S tác động), chốt đợc Set (tức là
Q+=1).
Khi R=1 và S=0 (ngõ vào R tác động), chốt dợc Reset (túc là

Q+=0).
SV: Phm Vn Quang
T14
Ngụ Cao Cường

14

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

- Khi R=S=1 (cả 2 ngõ vào tác động), chốt rơi vào trạng thái
cấm
b)Chốt RS tác động mức thấp
R
0
0
1
1

S
0
1
0
1

Q+

Cấm
0
1
Q

Để chốt Rs ở mức cao ngời ta dùng cổng NAND bằng cách
thêm 2 cổng đảo ở các ngõ vào của mạch

1.2.2. Flip Flop RS
Trong các phần dới đây ta luôn sử dụng chốt Rs tác động
mức cao dùng cổng Nand.Khi thêm ngõ vào xung Ck cho chốt
Rs ta đợc FF RS (các ngõ vào R,S đều tác động mức cao)
(hình 7.2.a)

Nhận xét: Với FFRS dùng 2 cổng NAND có 1 trạng thái là cấm,
trạng thái đó là trạng thái mà cả 2 đầu ra Q và Q bằng nhau.
Để FF hoạt động đợc ta phải tìm cách loại bỏ trạng thái này.
- Đa thêm một cổng đảo ở phía trớc:
SV: Phm Vn Quang
15
T14
Ngụ Cao Cường

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

Q  S1 .S 2  S .Q
Q  R1 .R2  R .Q
S 0, R O  Q 1.Q Q
Q 1.Q Q
S 0, R 1  Q 1.Q Q 0
Q 0.Q 1
S 1, R 0  Q 1.Q 0
Q 0.Q 1
S 1, R 1 Q 0.Q 1
Q 0.Q 1

Bảng trạng thái:
S
R
0
0
0
1
1
0
1
1
Vẫn tồn tại trạng thái cấm.
-

Q
Q
Q
Q0
0

1
1
0
Cấm Cấm

Thêm đầu vào CK
U6A

S

U4A

CK

U4B

U6B

R

Q

CK
0
1
1
1
1

SV: Phạm Văn Quang

ĐĐT14
Ngô Cao Cường

S
X
0
0
1
1

Q

R
x
0
1
0
1

Q0

Q

1
0
Q0

0
1

16

Q0
Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

 Cã 2 trạng thái cấm

* Flipflop RS có ngõ vào Preset v Clear
Tính chất của FF là có trạng thái ngà ra bất kỳ khi mở máy.
Trong nhiều trờng hợp, có thể cần đặt trớc ngà ra Q=1 hoặc
Q=0, muốn thế, ngời ta thêm vào FF các ngà vào Preset (đặt
trớc Q=1) và Clear (Xóa Q=0), mạch trở thành mạch FF RS có
ngà vào Preset và Clear tác động mức thấp.
Thay 2 cæng NAND cuèi b»ng hai cæng NAND 3 ng· vào,
ta đợc FF RS có
ngà vàoPreset (Pr) và Clear (Cl).
- Khi ngà Pr xuống thấp (tác động) và ngà Cl lên cao ngà ra
Q lên cao bất chấp các ngà vào còn lại.
- Khi ngà Cl xuống thấp (tác động) và ngà Pr lên cao ngà ra
Q xuống thấp bất chấp các ngà vào còn lại.
- Ngoài ra 2 ngà vào Pr và Cl còn đợc đa về 2 ngà vào một
cổng AND, nơi đa tín hiệu CK vào, mục ®Ých cđa viƯc lµm
nµy lµ khi mét trong 2 ng· vào Pr hoặc Cl tác động thì mức
thấp của tín hiệu này sẽ khóa cổng AND này, vô hiệu hóa t¸c
dơng cđa xung CK.

- Dïng 4 cỉng NAND:
U4C

U4D

SV: Phạm Văn Quang
ĐĐT14
Ngô Cao Cường

U4A

U4B

17

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

CK
0
1
1
1
1

S

x
0
0
1
1

R
x
0
1
0
1

Q
Q0
Q0
0
1
CÊ

Q
Q0
Q0

1
0

m
+ Cã 2 trạng thái đợc phép giữ nguyên và 1 trạng thái cấm
CK: Đợc gọi là tín hiệu điều khiển hay xung đồng hồ đo đ-

ợc đồng thời các
U7A

U1A

U7B

U1B

Xung u vào R$S

SV: Phạm Văn Quang
ĐĐT14
Ngô Cao Cường

18

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

Bảng trạng thỏi:
CK
X
X
0

1
1
1
1

Pr
0
1
1
1
1
1
1

CL
1
0
1
1
1
1
1

S
x
x
x
0
0
1

1

R
x
x
x
0
1
0
1

Q
1
0
Q0
Q0
0
1
Cấ

Q

0
1
Q0
Q0

1
0

m
Nhận xét: Nhìn vào bảng trạng thái ta thấy quyền u tiên cao
nhất thuộc vào các ngõ vào Pr, CL. Khi các ngõ vào này ở mức
tích cực thì đầu ra sẽ bị xóa trạnh thái hoặc thiết lập tuỳ
theo giá trị của đầu vào thiết lập hoặc đầu vào xóa. Các
đầu vào không đồng bộ không đợc phép tích cùc cïng lóc
B¶ng sù thËt cđa FF RS cã Preset và Clear (tác động thấp) cho
ở bảng sự thật sau
Nhận thấy:khi Pr và Cl cùng 1 mức tác động nên Q+ ở trạng
thái Cấm
Pr

Cl

CK

S

R

0

0

x

x

X

0

1

x

x

X

1

1

0

x

x

X

0

1

1

0

x

X

Q

1

1

1

0

0

Q

1

1

1

0

1

0

1

1

1

1

0

1

1

1

1

1

1

SV: Phm Vn Quang
T14
Ngụ Cao Cng

19

Q+

Lp : CK


§å ¸n kü tht sè

SV: Phạm Văn Quang
ĐĐT14
Ngơ Cao Cường

GVHD: Th.s Hoàng Thị Phương

20

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

1.2.3. Flip Flop RS chđ tí (Master-Slaver)
KÕt nèi 2 FF RS thµnh chuỗi với 2 ngõ vào xung Ck của 2 FF có
mức tác động trái ngợc nhau ta đợc FF chủ tớ
- FF Master-Slaver là loai FF đặc biệt vì nó chuyển trạng tháI
cả 2 sờn lên và sờn xuống của xung CK. Đồng thời nó khắc
phục đợc trạng thái cấm của FF RS
- FF MS thực chất là 2 tầng của FF RS ghép lại với nhau mỗi
tầng hoạt động theo một sờn của xung CK. Tầng thứ nhất
chuyển trạng thái ở sờn lên, tầng thứ 2 chuyển trạng tháI ở sờn
xuống của xung CK

U1A

U1C

U10A

U10D

U10B

U1D

U1B

U10C

U8A

Sơ đồ FF Master-Slaver
&Hoạt động của FF Master-Slaver đợc giải thích nh sau:Do Cks
của tầng tớ là đảo của Ckm=Ck đầu vào tầng đầu nên khi
Ck=1,tầng chủ giao hoán thì tầng tớ ngng,trong khoảng thời
gian này,dữ liệu từ ngà vào R và S đợc đa ra và ổn định ở
ngà ra R và S của tầng chủ,tại thời điểm xung Ck xuống thấp,R
và S đợc truyền đến ngà ra Q và Q (hình
Ngà ra7.2..c)
C
k

Giao

hoán

Cks

SV: Phm Vn Quang
ĐĐT14
Ngô Cao Cường

21

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

1.2.4. Flip Flop JK
FF JK đợc tạo ra từ FF RS nhng đà bỏ trạng thái cấm bằng cách
sử dụng tín hiệu hồi tiếp.
U9A

U8A
J
CP
K

S

Q

_
Q

R

U6D

Bảng trạng thái
CK

S

R

J

K

Q

Q

x
0
x
1
O có 1

1

1

1

1

1
0
1
1
1
1
1

x
x
x
0
0
1
1

X
X
X
0
1
0
1

1
0

0
1

Q0

Q0

Q0

Q0

0
1

1
0

Q0

Q0

Giản đồ xung:

CK
J
K
Q

Q
SV: Phm Vn Quang
ĐĐT14
Ngô Cao Cường

22

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

1.2.5. Flip Flop D
Đợc thiết kế từ các FF RS (hoặc từ các FF JK) bằng cách
nối 1 cổng đảo từ R qua S (hoặc từ J qua K) mà ta gọi là các
ngõ vào D

Bảng trạng thái
CK

O
có



D
J

K

X
0
1

Q

Q

x

Q0

Q0

1
0

0
1

1
0

Cụ thể: FF D:mỗi khi có xung Ck tác động tín hiệu ngõ
vào sẽ xuất hiện ở ngõ ra
Giản đồ xung

C

K
Q

QD Vn Quang
SV: Phm
T14
Ngụ Cao Cường

23

Lớp : CK


§å ¸n kü thuËt sè

GVHD: Th.s Hoàng Thị Phương

1.2.6. Flip Flop T
Nèi chung 2 ngâ vµo cđa J,K cua FF JK ta đợc FF T (hình
7.5)
Tính chất của FF T đợc thể hiện qua bảng trạng thái sau:
CK

O có



D
J

K

X
0
1

x
0
1

Q

Q

Q0

Q0

Q0

Q0

Q0

Q0

- Khi T=0, FF không đổi trạng thái dù có tác động của xung Ck
Khi T=1, FF đổi trạng thái mỗi khi có xung Ck tác độ

SV: Phm Vn Quang

T14
Ngụ Cao Cng

24

Lp : CK


Đồ án kỹ thuật số

GVHD: Th.s Hoang Thi Phng

Chơng 2: sơ đồ khối
và tính chọn linh kiện các khối
2.1. S khi

Khối Nguồn

Dao
Động

Giải
MÃ

Khi
m

Hiển
thị
led

2.2. Khối nguồn
Nguồn có nhiệm vụ tạo ra nguồn cấp cho các IC số và
mạch hoạt động với nguồn DC có độ ổn định:
2.2.1. Khái niệm về mạch cung cÊp ngn .
NhiƯm vơ cđa m¹ch cung cÊp ngn là tạo ra năng lợng
cần thiết để cung cấp cho các thiết bị điện và điện tử làm
việc.
Thông thờng nguồn năng lợng do bộ nguồn tạo ra là
nguồn một chiều lấy từ nguồn điện xoay chiều hoặc từ pin
acquy.
Sơ đồ khối của một bộ nguồn hoàn chỉnh:
It
Mạc
h
chỉ
nh l
SV: Phm Vn Quang
u
T14
U1

Biế
n
áp

U2

Ngụ Cao Cng

Ut

Bộ
Lọc
25

U01

ổn
Ur
R1
áp
dòn
g Lp : CK