Bộ đếm thuận nhị phân kd=10 dùng JK FF

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI
KHOA: ĐIỆN TỬ
---------------------------------------

BÁO CÁO ĐỒ ÁN THUỘC HỌC PHẦN: ĐỒ ÁN ĐIỆN TỬ CƠ BẢN

THIẾT KẾ MẠCH ĐẾM ĐỒNG BỘ THUẬN TỪ 0 ĐẾN 9 SỬ DỤNG JK-FF

Hà Nội – 2020


1

MỤC LỤC
MỤC LỤC................................................................................................................. 1
DANH MỤC TỪ VIẾT TẮT.....................................................................................3
DANH MỤC HÌNH ẢNH.........................................................................................4
DANH MỤC BẢNG BIỂU.......................................................................................5
LỜI CAM ĐOAN......................................................................................................6
LỜI CẢM ƠN...........................................................................................................7
LỜI MỞ ĐẦU...........................................................................................................8
Lý do chọn đề tài.......................................................................................................8
Đối tượng nghiên cứu................................................................................................8
Mục đích nghiên cứu.................................................................................................8
Ý nghĩa khoa học và thực tiễn đề tài..........................................................................8
CHƯƠNG 1. TỔNG QUAN VỀ BỘ ĐẾM...............................................................9
1.1.Tổng quan chung về bộ đếm................................................................................9
1.2.Sơ đồ khối bộ đếm...............................................................................................9
1.2.1.Khối nguồn.......................................................................................................9
1.2.2. Khối tạo xung................................................................................................10
1.2.1.1. Sơ đồ và chức năng các chân ICNE555......................................................10

1.2.1.2 Nguyên lí hoạt động của ICNE555..............................................................12
1.2.3. Bộ đếm........................................................................................................... 12
1.2.2.1. Phần tử JK- FF............................................................................................12
1.2.2.2. IC74HC73N................................................................................................13
1.2.2.3. IC74LS08....................................................................................................15
1.2.4. Khối giải mã..................................................................................................15
1.2.5. Khối hiển thị..................................................................................................16
2.1. Thiết kế mạch đếm thuận từ 0 đến 9.................................................................19
2.1.1. Đồ hình trạng thái..........................................................................................19


2
2.1.2. Xác định số FF...............................................................................................19
2.1.3. Lập bảng mã hóa và bảng kích.......................................................................19
2.2. Danh mục linh kiện...........................................................................................22
2.3. Sơ đồ thực hiện mạch đếm................................................................................23
2.4. Sơ đồ mạch mô phỏng......................................................................................23
2.5. Sơ đồ mạch nguyên lý......................................................................................23
2.6. Sơ đồ mạch in...................................................................................................24
2.8. Nguyên lý hoạt động.........................................................................................25
2.9. Tín hiệu xung đầu ra.........................................................................................25
KẾT QUẢ VÀ HƯỚNG PHÁT TRIỂN..................................................................26
TÀI LIỆU THAM KHẢO.......................................................................................27


3

DANH MỤC TỪ VIẾT TẮT
Stt

Từ viết tắt

Tiếng anh

Tiếng việt

1
2
3

CLK
GND
VCC

Clock
Ground
Voltage colector to colector

Xung đồng hồ
Đất, mát
Điện áp nguồn cung cấp

4
5
6

FF
IC
BCD

Flip flop
Integrated circuit
Binary Coded Decimal

Phần tử có 2 trạng thái.
Vi mạch tích hợp.
Mã số thập phân được mã hóa
theo nhị phân.


4

DANH MỤC HÌNH ẢNH
9
Hình 1.1. Sơ đồ khối của bộ đếm...............................................................................9
Hình 1.2. Sơ đồ mạch tạo xung ICNE555...............................................................10
Hình 1.3. Sơ đồ chân IC 555....................................................................................10
Hình 1.4. Cấu trúc IC 555........................................................................................11
Hình 1.5. Sơ đồ nguyên lý tạo dao động ICNE555..................................................12
Hình 1.6. Sơ đồ khối của FF-JK..............................................................................12
Hình 1.7. IC74HC73N.............................................................................................13
Hình 1.8. Sơ đồ chân IC74HC73N..........................................................................13
Hình 1.9. IC 74LS08................................................................................................15
Hình 1.10. Sơ đồ chân của IC74LS08......................................................................15
Hình 1.11. IC74LS47N............................................................................................15
Hình 1.12. Sơ đồ chân IC 74LS47N........................................................................16
Hình 1.13. Led 7 thanh............................................................................................16
Hình 1.14. Sơ đồ cấu trúc Led 7 thanh Cathode chung............................................17
Hình 1.15. Sơ đồ cấu trúc Led 7 thanh Anode chung...............................................17
Hình 2.1. Đồ hình trạng thái....................................................................................19

Hình 2.2. Sơ đồ thực hiện mạch đếm thuận từ 0 đến 9............................................23
Hình 2.3. Mạch mơ phỏng đếm thuận từ 0 đến 9.....................................................23
Hình 2.4. Mạch nguyên lý bộ đếm thuận từ 0 đến 9................................................23
Hình 2.5. Mạch in bộ đếm thuận từ 0 đến 9.............................................................24
Hình 2.8. Tín hiệu xung đầu ra trên phần mềm mơ phỏng.......................................25


5

DANH MỤC BẢNG BIỂU
Bảng 1.1. Bảng trạng thái của FF-JK.......................................................................13
Bảng 1.2. Bảng chân lý IC74HC73N.......................................................................14
Bảng 2.1. Bảng mã hóa mạch đếm đồng bộ thuận từ 0 đến 9 sử dụng JK-FF..........19
Bảng 2.2. Bảng tối thiểu của J1...............................................................................20
Bảng 2.3. Bảng tối thiểu của K1..............................................................................20
Bảng 2.4. Bảng tối thiểu của J2...............................................................................20
Bảng 2.5. Bảng tối thiểu của K2..............................................................................21
Bảng 2.6. Bảng tối thiểu của J3...............................................................................21
Bảng 2.7. Bảng tối thiểu của K3..............................................................................21


6

LỜI CAM ĐOAN
Em xin cam đoan toàn bộ nội dung của báo cáo này là do em tự tìm hiểu,
nghiên cứu dưới sự hướng dẫn của. Nội dung báo cáo này không sao chép và vi
phạm bản quyền của bất kì cơng trình nghiên cứu nào. Mọi sự giúp đỡ cho đồ án tốt
nghiệp này đã được cảm ơn và các thơng tin trích dẫn đã được ghi nguồn gốc rõ
ràng.
Nếu lời cam đoan trên không đúng, em xin chịu hoàn toàn trách nhiệm.

Hà Nội, ngày 13 tháng 10 năm 2021
Sinh viên thực hiện


7

LỜI CẢM ƠN
Lời đầu tiên, em xin chân thành cảm ơn bộ môn Đồ án điện tử cơ bản, Khoa
Điện Tử, trường Đại học đã tạo điều kiện thuận lợi cho em thực hiện đồ án.
Đặc biệt em xin chân thành cảm ơn đã rất tận tình hướng dẫn, chỉ bảo em
trong suốt thời gian thực hiện đồ án vừa qua.
Em cũng xin chân thành cảm ơn tất cả các thầy, các cơ trong trường đã tận tình
giảng dạy, trang bị cho em những kiến thức cần thiết, quý báu để giúp em thực hiện
được đồ án.
Mặc dù em đã có cố gắng, nhưng với trình độ cịn hạn chế, trong q trình
thực hiện đề tài khơng tránh khỏi những thiếu sót. Em hi vọng sẽ nhận được những
ý kiến nhận xét, góp ý của các thầy giáo, cơ giáo về những vấn đề triển khai trong
đồ án.
Em xin chân thành cảm ơn!


8

LỜI MỞ ĐẦU
Lý do chọn đề tài.
Trong kỷ nguyên công nghệ hiện nay, sự phát triển rất mạnh mẽ của khoa học
kỹ thuật, các mơ hình đếm sản phẩm, băng truyền đếm sản phẩm ra đời dựa vào
công nghệ chế tạo vi mạch và lập trình nhúng cho vi điều khiển.
Hiện nay, ở Việt Nam và thế giới có rất nhiều loại mơ hình đếm sản phẩm,
băng truyền đếm sản phẩm đã được thiết kế thi công giúp con người giảm chi phí

nhân cơng, quản lý, cơng nghiệp tự động hóa, cung cấp thơng tin.
Xuất phát từ những bài học thực tập trên trường Đại Học Công Nghiệp Hà
Nội, tham quan các doanh nghiệp sản xuất và từ khả năng của em, em muốn làm
một điều gì nhỏ để góp phần giúp người lao động bớt phần mệt nhọc chân tay mà
cho phép tăng hiệu suất lao động lên gấp nhiều lần, đồng thời đảm bảo độ chính
xác. Nên em mạnh dạn thiết kế bộ đếm vì nó rất gần gũi với thực tế.
Đối tượng nghiên cứu.
Đối tượng nghiên cứu là thiết kế bộ đếm một mạch đếm thay đổi trạng thái
đếm khi có một xung đồng hồ đưa đến, mạch này có thể đếm từ 0 đến 9 rồi lại đếm
ngược trở lại, nó có chu trình đếm là 10.
Mục đích nghiên cứu.
Đếm số xung đưa vào và thể hiện số trạng thái có thể có của ngõ ra (đếm
thuận từ 0 đến 9). Chứng minh khả năng và sự hiểu biết cũng như những kiến thức
đã được dạy từ thầy cơ trong nhà trường để hồn thiện đề tài của mình và ứng dụng
vào thực tiễn.
Ý nghĩa khoa học và thực tiễn đề tài.
Ngày nay cùng với sự tiến bộ của khoa học kỹ thuật công nghệ điện tử đã
đang và sẽ phát triển ngày càng rộng rãi đặc biệt là trong kỹ thuật số. Mạch số ứng
dụng rất nhiều trong kỹ thuật cũng như trong đời sống xã hội. Tiêu biểu ứng dụng
của mạch số như đồng hồ số được dùng để xem giờ và báo giờ.
Với đề tài “Mạch đếm đồng bộ thuận từ 0 đến 9 sử dụng JK-FF” báo cáo của
em gồm những nội dung sau:
Chương 1: Tổng quan về bộ đếm.
Chương 2: Thiết kế mạch đếm đồng bộ thuận từ 0 đến 9 sử dụng JK-FF.


9

CHƯƠNG 1. TỔNG QUAN VỀ BỘ ĐẾM
1.1.

Tổng quan chung về bộ đếm.
Bộ đếm là một dãy tuần hồn có một đầu vào đếm và một đầu ra, mạch có số
trạng thái trong bằng chính hệ số đếm (ký hiệu Kđ).
Dưới tác dụng của tín hiệu vào mạch sẽ chuyển từ trạng thái trong này tới một
trạng thái khác theo một thứ tự nhất định. Cứ sau K đ tín hiệu vào đếm, mạch lại trở
về trạng thái xuất phát ban đầu.
Bộ đếm thực hiện việc đếm các dãy xung khi có xung điều khiển và nó chỉ có
một đầu vào. Do đó, nếu xung đồng bộ (CLK) xuất hiện khác thời điểm xung đếm
(Xđ) xuất hiện thì việc đếm xung khơng thực hiện được nên mạch đếm phải có xung
đếm đưa vào chính là dãy xung đồng bộ hay mạch đếm chỉ có một đầu vào.
1.2. Sơ đồ khối bộ đếm.

Khối nguồn

Khối tạo xung

Bộ đếm

Khối giải mã

Khối hiển thị

Hình 1.1. Sơ đồ khối của bộ đếm
1.2.1. Khối nguồn
Pin 5V là pin thường được sử dụng trong các thiết bị điện tử nhỏ, thiết bị gia
dụng và thiết bị an ninh gia đình. Pin có thể dễ dàng thay thế và cài đặt.
Nguyên lý hoạt động:
Khi tải được nối với 2 cực, pin sản xuất điện thông qua một loạt các phản
ứng điện từ giữa cực dương và cực âm và điện phân. Ở anode xảy ra phản ứng oxi

hóa trong đó hai hoặc nhiều ion từ chất điện phân kết hợp với anode, tạo ra một hợp
chất và giải phóng một hoặc nhiều electron. Đồng thời, ở cathode xảy ra phản ứng
khử, trong đó chất làm cathode, các ion và electron tự do cũng kết hợp để tạo thành
hợp chất.
Phản ứng ở cực âm (anode) tạo ra các electron điện tử, và các phản ứng trong
cực dương (cathode) sẽ hấp thụ những electron đó. Kết quả là ta có dịng điện. Các
pin sẽ sản xuất điện liên tục cho đến khi một hoặc cả hai điện cực bị ăn mòn hết
khiến các phản ứng hóa học trên khơng thể xảy ra.


10

1.2.2. Khối tạo xung.
Khối tạo xung có chức năng tạo ra xung nhịp chuẩn để kích cho bộ đếm hoạt
động ở sườn âm.
Có thể dùng Transistor hoặc IC … để tạo xung nhưng thông thường ta dùng
mạch dao động tạo xung sử dụng IC NE555.

Hình 1.2. Sơ đồ mạch tạo xung ICNE555
1.2.1.1. Sơ đồ và chức năng các chân ICNE555.

Hình 1.3. Sơ đồ chân IC 555


11

Hình 1.4. Cấu trúc IC 555
Chân số 1 (GND): Dùng để nối GND để lấy dòng cấp cho IC hay chân còn gọi
là chân chung.
Chân số 2 (TRIGGER): Đây là chân đầu vào thấp hơn điện áp so sánh và được

dùng như 1 chân chốt hay ngõ vào của 1 tần so áp.
Chân số 3 (OUTPUT): Chân này là chân dùng để lấy tín hiệu ra logic. Trạng
thái của tín hiệu ra được xác định theo mức 0 và 1. Mức 1 là mức cao tương ứng với
gần bằng Vcc nếu (PWM=100%) và mức 0 tương đương với 0V nhưng trong thực
tế mức 0 này trong khoảng từ (0.35 đến 0.75V).
Chân số 4 (RESET): Định mức trạng thái ra. Khi chân số 4 nối mass thì ngõ ra
ở mức thấp. Cịn khi chân 4 nối vào mức áp cao thì trạng thái ngõ ra tùy theo mức
áp trên chân 2 và 6. Nếu trong mạch để tạo được dao động thường hay nối chân này
lên VCC.
Chân số 5 (CONTROL VOLTAGE): Dùng làm thay đổi mức áp chuẩn trong
IC 555 theo các mức biến áp ngoài hay dùng các điện trở ngoài cho nối GND. Để
giảm trừ nhiễu người ta thường nối chân số 5 xuống GND thông qua tụ điện từ
0.01uF đến 0.1uF các tụ này lọc nhiễu và giữ cho điện áp chuẩn được ổn định.
Chân số 6 (THRESHOLD): Là một trong những chân đầu vào so sánh điện áp
khác và cũng được dùng như 1 chân chốt.
Chân số 7 (DISCHAGER): Có thể xem chân này như 1 khóa điện tử và chịu
điều khiển bỡi tầng logic của chân 3. Khi chân 3 ở mức áp thấp thì khóa này đóng
lại. Ngược lại thì nó mở ra. Chân 7 tự nạp xả điện cho 1 mạch R-C lúc IC 555 dùng
như 1 tầng dao động.
Chân số 8 (Vcc): Đây là chân cung cấp áp và dòng cho IC hoạt động. Nó được
cấp điện áp từ 2V đến 18V.


12
1.2.1.2 Ngun lí hoạt động của ICNE555.

Hình 1.5. Sơ đồ nguyên lý tạo dao động ICNE555
Nguyên lý:
- Vcc cung cấp cho IC có thể sử dụng từ 4,5V đến 15V.
- Tụ C1 từ chân 5 xuống mass là cố định.

- Khi thay đổi điện trở R1, R2 và giá trị tụ C sẽ thu được dao động có tần số và
độ rộng xung theo ý muốn theo công thức:
T=0.7 (R1+2R2) C1

f=
Trong đó:
T: Thời gian của một chu kỳ tồn phần tính bằng (s)
f: Tần số dao động tính bằng Hz
R1, R2: điện trở
C: Tụ điện

1.2.3. Bộ đếm.
1.2.2.1. Phần tử JK- FF.
Q

J
JK-FF
K
Hình 1.6. Sơ đồ khối của FF-JK


13
Là phần tử có hai đầu vào điều khiển và hai đầu ra. Đầu vào J đóng vai trị
thiết lập, đầu vào K đóng vai trị xố.
JK = 00 FF giữ nguyên trạng thái cũ.
JK = 01 FF luôn chuyển đến trạng thái 0.
JK = 10 FF luôn chuyển đến trạng thái 1.
JK = 11 FF đảo trạng thái.
Bảng 1.1. Bảng trạng thái của FF-JK
J

0
0
0
0
1
1
1
1

K
0
0
1
1
0
0
1
1

Qn
0
1
0
1
0
1
0
1

Qn+1

0
1
0
0
1
1
1
0

1.2.2.2. IC74HC73N.

Hình 1.7. IC74HC73N
Sơ đồ và chức năng các chân IC74HC73N.

Hình 1.8. Sơ đồ chân IC74HC73N
Chức năng của các chân IC 7473:
+ Chân 4 (chân Vcc) đây là chân cấp nguồn Vcc để cho IC hoạt động nếu lớn
quá IC có thể bị chết và nhỏ quá IC sẽ không làm việc.
+ Chân 11 (chân GND) là chân nối Mass để tạo dòng điện nếu chân này không


14
nối mass hoặc để hở thì IC sẽ khơng làm việc và khi đó dẫn tới mạch sẽ khơng hoạt
động.
+ Chân 3,14,7,10 (chân K1, J1, J2, K2) là các chân tín hiệu vào IC, các chân này
sẽ ln thay đổi trạng thái và khi kết hợp với xung clock nó sẽ cho ra ngõ Q theo ý
muốn của người thiết kế.
+ Chân 1,5 (chân CLK) là chân xung clock của Trigger. Ở đây nó sẽ tích cực ở
sườn xuống của xung nghĩa là nó sẽ làm việc trong khoảng thời gian xung từ mức
cao chuyển xuống mức thấp.

+ Chân 2,6 (chân CLR) là chân Clear có nhiệm vụ xóa trạng thái về 0 ở đây nó
tích cực ở mức thấp nếu ta nối nó xuống mass thì nó sẽ hoạt động cịn nếu nối lên
mức cao nó sẽ khơng hoạt động.
+ Chân 12,9 (chân Q1, Q2) là chân ra ở trạng thái bình thường của Trigger JK.
+ Chân 13,8 (chân đảo) chân ra ở trạng tháo đảo với chân 12,9.
Bảng 1.2. Bảng chân lý IC74HC73N
Ck

J

K

Q

⎍

0

0

Q

⎍

0

1

1

⎍

1

0

0

⎍

1

1


15
1.2.2.3. IC74LS08.

Hình 1.9. IC 74LS08
Sơ đồ và chức năng các chân IC74LS08.

Hình 1.10. Sơ đồ chân của IC74LS08
Điện áp đầu vào cung cấp cho IC 7408 thấp chỉ trong khoảng từ 4.75V đến
5,25V, IC hoạt động tốt nhất ở điện áp 5V. Cấu tạo bên trong IC 7408 có bốn cổng
logic AND, mỗi cổng có 2 ngõ vào và 1 ngõ ra.
IC7408 có 14 chân, chân 14 cấp nguồn +V, chân 7 nối Mass (Ground) và các
chân còn lại là các cổng AND.
1.2.4. Khối giải mã.
Khối giải mã sử dụng IC 74LS47 được dùng rất phổ biến trong thiết bị điện tử.

Hình 1.11. IC74LS47N
Đây là IC khá đơn giản dùng để chuyển tín hiệu từ số nhị phân ở ngõ vào sang
led 7 đoạn.
IC 74LS47 là loại IC giải mã BCD sang led 7 đoạn. Mạch giải mã BCD sang
led 7 đoạn là mạch giải mã phức tạp vì mạch phải cho nhiều đầu ra lên cao hoặc


16
xuống thấp (tùy vào loại đèn led là anode hay catot chung) để làm các đèn cần thiết
sáng nên các số hoặc ký tự. IC 7447 hoạt động ở mức thấp.

Hình 1.12. Sơ đồ chân IC 74LS47N
IC 7447 là IC giải mã giành riêng cho LED 7 thanh anode chung. IC
7447 chuyển đổi từ mã BCD sang mã LED 7 đoạn anode chung.
Chân 16 cấp nguồn Vcc cụ thể ở đây là 5V nếu quá 5V IC này sẽ bị chết.
Chân 8 là chân nối GND (mass)
Các chân 1,2,6,7 là các chân tín hiệu vào ứng với B, C, D, A.
Các chân 15,14,13,12,11,10,9 là các chân ra, các chân này sẽ được nối với led
7 thanh và được nối như hình trên.
Chân thứ 3 LT (Lamp test) như tên gọi của nó chân 3 này là chân kiểm tra led
7 đoạn nếu ta cắm chân này xuống mass thì bộ giải mã sẽ sáng cùng lúc với 7 đoạn.
Chân này chỉ phục vụ để kiểm tra xem có led nào bị hỏng hay không và trong thực
tế không sử dụng nó.
Chân 4 BI/RB0 ln ln được kết nối với mức cao nếu kết nối với mức thấp
thì tồn bộ led sẽ không sáng bất chấp trạng thái đầu vào là gì.
Chân 5 RBI kết nối với mức cao.
1.2.5. Khối hiển thị.
Sử dụng led 7 thanh

Hình 1.13. Led 7 thanh

Trong các thiết bị, để báo trang thái hoạt động của thiết bị cho với thông số chỉ
là các dãy số đơn thuần, thường người ta sử dụng "Led 7 thanh".


17

Hình 1.14. Sơ đồ cấu trúc Led 7 thanh Cathode chung

Hình 1.15. Sơ đồ cấu trúc Led 7 thanh Anode chung
Có hai loại Led 7 thanh là Anot chung và Katot chung. Vì IC 74LS47 có đầu ra
tích cực mức thấp nên ở đây ta sử dụng Led 7 thanh loại Anot chung.
Cấu tạo:
- Chân 3, 8 nối với Vcc.
- Chân 5: hiển thị dấu chấm thập phân.
- Các chân 1(e), 2(d), 4(c), 6(b), 7(a), 9(f), 10(g) được nối với các chân tương
ứng của IC 74LS47.
Các từ mã đầu vào của BCD quyết định số được hiển thị, nhưng do cấu trúc
của các Led a, b, …g mà giá trị đầu ra bộ giải mã được xác định sao cho:
- Mức logic thấp 0 (L): Led sáng.
- Mức logic cao 1 (H): Led tắt.


18
Bảng 1.3. Bảng giải mã IC7447 cho led 7 thanh
A
0
0
0
0
0

0
0
0
1
1

Mã BCD
B
C
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0

D
0
1
0
1
0
1
0
1
0
1

a
0
1
0
0
1
0
1
0
0
0

b
0
0
0
0
0

1
1
0
0
0

Led 7 thanh
c
d
e
0
0
0
0
1
1
1
0
0
0
0
1
0
1
1
0
0
1
0
0

0
0
1
1
0
0
0
0
1
1

f
0
1
1
1
0
0
0
1
0
0

g
1
1
0
0
0
0

0
1
0
0

Hiển
thị
0
1
2
3
4
5
6
7
8
9

Như vậy 1 số từ 0 đến 9 có thể hiển thị bằng 1 led 7 đoạn như hình dưới đây:

Hình 1.16. Hiển thị 0 đến 9
Ngồi cách hiển thị các số đơn giản các con sô thập phân từ 0 đến 9. Led 7 đoạn là
nền toảng để con người phát triển ừn dụng của nó rộng rãi hơn. Như có thể hiển thị
chữ viết hình ảnh với cách hoạt động phức tạp hơn.


19
CHƯƠNG 2. THIẾT KẾ MẠCH ĐẾM THUẬN TỪ 0 ĐẾN 9.
2.1. Thiết kế mạch đếm thuận từ 0 đến 9.
Để thiết kế bộ đếm thuận từ 0 đến 9 dùng JK-FF quy trình gồm các bước sau:

• Lập đồ hình trạng thái
• Xác định số FF
• Lập bảng mã hóa và bảng kích
• Tối ưu phương trình
• Vẽ sơ đồ mơ phỏng trên phần mềm Proteus
2.1.1. Đồ hình trạng thái.
0000

0001

0010

0011

0100

1001

1000

0111

0110

0101

Hình 2.1. Đồ hình trạng thái
2.1.2. Xác định số FF.
- Vì hệ đếm có Kđ = 10 nên phải sử dụng 4 FF.
- Chọn 4 JK-FF.

2.1.3. Lập bảng mã hóa và bảng kích.
Bảng 2.1. Bảng mã hóa mạch đếm đồng bộ thuận từ 0 đến 9 sử dụng JK-FF
Q3Q2Q1Q0
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001

Q3Q2Q1Q0
0001
0010
0011
0100
0101
0110
0111
1000
1001
0000

J3K3
0X
0X
0X

0X
0X
0X
0X
1X
X0
X1

J2K2
0X
0X
0X
1X
X0
X0
X0
X1
0X
0X

J1K1
0X
1X
X0
X1
0X
1X
X0
X1
0X

0X

J0K0
1X
X1
1X
X1
1X
X1
1X
X1
1X
X1


20
Tối thiểu các hàm kích sử dụng bìa Karnaugh:

Bảng 2.2. Bảng tối thiểu của J1
J1
Q1Q0 00 01
Q3Q2
00
0 1
01
0 1
11
X X
10
0 0

=> J1=Q3’. Q0

11 10
X
X
X
X

X
X
X
X

Bảng 2.3. Bảng tối thiểu của K1
K1
Q1Q0 00 01 11 10
Q3Q2
00
0 X 1 X
01
0 X 1 X
11
X X X X
10
0 X X X
Bảng 2.4. Bảng tối thiểu của J2
J2
Q1Q0 00 01 11 10
Q3Q2
00

01
11
10
=> J2=Q0.Q1

0
X
X
0

0
X
X
0

1
X
X
X

0
X
X
X

=>

K1=Q0

21
Bảng 2.5. Bảng tối thiểu của K2
K2
Q1Q0
Q3Q2
00
01
11
10
=> K2=Q0.Q1

00 01 11 10
X
0
X
X

X
0
X
X

X
1
X
X

X
0
X

X

Bảng 2.6. Bảng tối thiểu của J3
J3
Q1Q0
Q3Q2
00
01
11
10
=> J3=Q2.Q1.Q0

00 01 11 10
0
0
X
X

0
0
X
X

0
1
X
X

0
0

X
X

Bảng 2.7. Bảng tối thiểu của K3
K3
Q1Q0 00 01 11 10
Q3Q2
00
01
11
10
=> K3=Q0

X
X
X
0

X
X
X
1

X
X
X
X

X
X

X
X

Từ các hàm J, K ở trên ta có phương trình CLK cho từng FF như sau:
CLK=CLK0=CLK1=CLK2=CLK3.
Từ bảng kích nhận thấy J0=K0=1 (Vì tất cả các giá trị đều =1&X).


22
2.2. Danh mục linh kiện.
Bảng 2.8. Danh mục linh kiện
Tên linh kiện

Số lượng

Đơn giá (đồng)

Tổng (đồng)

IC 74LS73
IC NE555
IC 74LS08
IC 74LS47
Tụ 0.47uF
Điện trở 6.8kΩ
Điện trở 1MΩ
Điện trở 330Ω
Led 7 thanh
Tổng

2
1
1
1
1
10
10
10
1
37

7000
4000
5000
12000
300
200
200
200
3000
31900

14000
4000
5000
12000
300
2000
2000
2000

3000
44300


23
2.3. Sơ đồ thực hiện mạch đếm.

Hình 2.2. Sơ đồ thực hiện mạch đếm thuận từ 0 đến 9
2.4. Sơ đồ mạch mơ phỏng.

Hình 2.3. Mạch mơ phỏng đếm thuận từ 0 đến 9
2.5. Sơ đồ mạch nguyên lý.
Hình 2.4. Mạch nguyên lý bộ đếm thuận từ 0 đến 9


24
2.6. Sơ đồ mạch in.

Hình 2.5. Mạch in bộ đếm thuận từ 0 đến 9