Thiết kế, kiểm tra tương thích EMI của mạch nguồn sử dụng bộ buck converter

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

BÁO CÁO GIỮA KÌ
NHĨM 22
Thiết kế, kiểm tra tương thích
EMI của mạch nguồn sử dụng bộ
buck converter
TRẦN VĂN TIẾN – 20174262
VŨ VĂN TUẤN – 20174324
NGUYỄN KHẮC QUÂN – 20174125
VÕ HOÀNG THI - 20174231
NGUYỄN NHẬT MINH - 20174057

Ngành Kỹ thuật Điều khiển & Tự động hóa
Chun ngành Kỹ thuật đo và Tin học cơng nghiệp

Giảng viên hướng dẫn:
Viện:
Mơn học:
Mã lớp:

TS. Lê Minh Thùy
Điện
Tương thích điện từ (EMC)
124767

Chữ ký của GVHD


HÀ NỘI, 6/2021
PHÂN CƠNG CƠNG VIỆC

Các thành viên trong nhóm sẽ cùng làm việc, đóng góp ý kiến với nhau
nhưng sau đây là bảng cơng việc mà người đó sẽ phụ trách chính:
Cơng việc
Thiết kế mạch ngun lý, mơ phỏng, đo nhiễu EMI
của mạch buck converter và mạch hạn chế nhiễu
EMI trên LTSpice
Tìm hiểu về các loại nhiễu EMI của mạch buck
converter, tìm hiểu các giải pháp hạn chế nhiễu EMI
Vẽ mạch in PCB, tìm hiểu các quy tắc layout PCB
sao cho hạn chế được EMI của mạch buck converter,
chuẩn bị báo cáo

Thành viên phụ trách
Minh, Tiến

Tuấn, Thi
Quân

CHẤM ĐIỂM THÀNH VIÊN TRONG NHÓM
Thành viên
Trần Văn Tiến
Vũ Văn Tuấn
Nguyễn Khắc Quân
Võ Hoàng Thi
Nguyễn Nhật Minh

MSSV
20174262
20174324
20174125

20174231
20174057

Điểm số
100%
100%
100%
100%
100%


LỜI MỞ ĐẦU
Trong khoảng thời gian 1 học kì vừa qua, dưới sự giảng dạy và hướng dẫn
nhiệt tình của cô Lê Minh Thùy và anh Nguyễn Thanh Hùng, chúng em đã biết
thêm nhiều kiến thức bổ ích về mơn học tương thích điện từ EMC
(Electromagnetic Compatibility). Và nay nhóm em xin trình bày về đề tài thiết
kế, kiểm tra tương thích EMI của mạch nguồn sử dụng bộ buck converter. Nội
dung được chia thành 3 chương chính là:
Chương 1: Mục tiêu thiết kế
Chương 2: Tổng quan về EMI trong bộ chuyển đổi Buck Converter
Chương 3: Giải pháp đề xuất
Do thời gian nghiên cứu còn chưa dài và kiến thức còn nhiều hạn chế nên
bản báo cáo này chắc chắn cịn nhiều thiếu sót. Chúng em rất mong nhận được sự
góp ý và chỉnh sửa của cơ và anh để có thể hồn thiện tốt hơn.
Nhóm chúng em xin chân thành cảm ơn.


MỤC LỤC
CHƯƠNG 1. MỤC TIÊU THIẾT KẾ...............................................................1
1.1

Mục tiêu thiết kế........................................................................................1

1.2

Thông số thiết kế.......................................................................................1

1.3

Chuẩn EMC cần đạt được.........................................................................1

CHƯƠNG 2. TỔNG QUAN VỀ EMI TRONG BỘ CHUYỂN ĐỔI BUCK
CONVERTER.....................................................................................................2
2.1

Giới thiệu về bộ chuyển đổi buck converter..............................................2

2.2

EMI trong bộ chuyển đổi buck converter..................................................3
2.2.1

Nhiễu Differential-mode (DM)...................................................3

2.2.2

Nhiễu Common-mode (CM)......................................................4

2.2.3

Ringing tại nút Switch (SW) của mạch buck..............................4

CHƯƠNG 3. GIẢI PHÁP ĐỀ XUẤT................................................................6
3.1

Thêm snubber trên mỗi phần tử đóng cắt..................................................6

3.2

Hạn chế DM và CM noise.........................................................................8

3.3

3.2.1

Giới thiệu về LISN.....................................................................8

3.2.2
cần đạt

Mô phỏng nhiễu DM và CM, cách hạn chế và so sánh với chuẩn
10

Một vài quy tắc cơ bản layout PCB để hạn chế EMI...............................13
3.3.1

Tụ Cin, Cout................................................................................13

3.3.2

Cuộn cảm L..............................................................................13

NHẬN XÉT........................................................................................................14
DANH MỤC TÀI LIỆU THAM KHẢO..........................................................15


DANH MỤC HÌNH VẼ

Hình 1.1 Chuẩn CISPR 22: EN 55022 - CLASS B CONDUCTED EMI LIMIT
[2].......................................................................................................................... 1
Hình 2.1 Sơ đồ ngun lý mạch buck cơ bản [1]..................................................2
Hình 2.2 Một mơ hình mạch buck converter vịng kín [1]....................................3
Hình 2.3 Đường đi của dòng nhiễu IDM và ICM trong bộ buck converter [2]...........3
Hình 2.4 Vị trí nút SW của mạch buck converter..................................................4
Hình 2.5 Hình dạng đồ thị SW node ngồi thực tế [2]..........................................5
Hình 3.1 Mạch buck converter với linh kiện thực tế.............................................6
Hình 3.2 Dạng đồ thị điện áp nút SW của mạch buck...........................................6
Hình 3.3 Mạch buck converter sau khi thêm kí sinh gây ra bởi layout..................7
Hình 3.4 Dạng đồ thị điện áp nút SW của mạch buck khi có ringing....................7
Hình 3.5 Thêm mạch snubber trên nút SW...........................................................7
Hình 3.6 Dạng đồ thị điện áp nút SW sau khi thêm snubber.................................8
Hình 3.7 Hình ảnh sơ đồ một LISN [2].................................................................8
Hình 3.8 Dụng cụ setup thực tế để đo EMI của mạch buck converter [2].............9
Hình 3.9 Mơ hình LISN 50µH tương đương theo chuẩn CISPR 22......................9
Hình 3.10 Mạch buck converter với LISN ở 2 đường dây nguồn........................10
Hình 3.11 Mơ phỏng nhiễu input với LISN.........................................................10
Hình 3.12 Mạch buck với tụ kí sinh khi nối với chassis ground..........................11
Hình 3.13 Điện áp ở đầu ra của 2 LISN, VP (đầu ra LISN đường nguồn +), VN
(đầu ra LISN đường nguồn -)..............................................................................11
Hình 3.14 Đồ thị điện áp nhiễu VDM đo được......................................................11

Hình 3.15 Đồ thị điện áp nhiễu VCM đo được......................................................12
Hình 3.16 Pi filter ở input...................................................................................12
Hình 3.17 Mạch buck với bộ lọc EMI hồn chỉnh..............................................12
Hình 3.18 Đồ thị dạng điện áp VP và VN sau khi có EMI filter...........................13
Hình 3.19 Layout PCB........................................................................................13


CHƯƠNG 1. MỤC TIÊU THIẾT KẾ

1.1 Mục tiêu thiết kế
Các bộ chuyển đổi DC-DC converter tạo ra nhiễu bởi các switch (thường
là MOSFET cơng suất) đóng cắt ở tần số cơ bản cao. Điều này dẫn đến thời gian
tăng và giảm nhanh các xung dòng điện tần số cao chứa một lượng đáng kể năng
lượng sóng hài phụ.
Từ đó, chúng em sẽ làm việc để đề xuất ra phương án hạn chế ảnh hưởng
của nhiễu EMI từ mạch buck của chúng em, đảm bảo mạch hoạt động ổn định và
đạt được giá trị nhiễu chấp nhận được theo quy định của CISPR.
Ở đây, nhóm em sẽ chỉ xét đến phần conducted emission của EMI chứ
không xét đến radiated emission.
1.2 Thông số thiết kế

1.3 Chuẩn EMC cần đạt được
Chuẩn EMC nhóm chúng em chọn để tuân thủ là CISPR 22: EN 55022 CLASS B CONDUCTED EMI LIMIT. Đây là một chuẩn cho khu dân cư,
thương mại và công nghiệp nhẹ. Mức noise quy định được mơ tả ở hình 1.1 phía
dưới

Hình 1.1 Chuẩn CISPR 22: EN 55022 - CLASS B CONDUCTED EMI LIMIT [2]

Vì tần số , nên conducted emission của mạch buck nhóm em phải khơng
vượt q giá trị là 66dBµV, tương ứng với khoảng 2mV.

CHƯƠNG 2. TỔNG QUAN VỀ EMI TRONG BỘ CHUYỂN ĐỔI BUCK
CONVERTER

2.1 Giới thiệu về bộ chuyển đổi buck converter
Bộ chuyển đổi DC-DC là một mạch điện tử có chức năng chuyển đổi
nguồn một chiều (DC) từ mức điện áp này sang mức điện áp khác. Nó là một loại
bộ chuyển đổi năng lượng điện. Mức công suất từ rất thấp (pin nhỏ) đến rất cao
(truyền tải điện cao áp).
Bộ chuyển đổi buck là bộ chuyển đổi DC-DC có tác dụng giảm điện áp từ
đầu vào (nguồn cung cấp) đến đầu ra (tải) của nó. Nó là một loại nguồn
switched-mode power supply (SMPS) thường chứa ít nhất hai phần tử bán dẫn
(một diode và một transistor, mặc dù các bộ chuyển đổi buck hiện đại thường
thay thế diode bằng một transistor thứ hai được sử dụng để synchronous
rectification) và ít nhất một phần tử lưu trữ năng lượng, tụ điện, cuộn cảm hoặc
cả hai kết hợp với nhau. Để giảm độ gợn sóng điện áp, các bộ lọc làm bằng tụ
điện (đôi khi kết hợp với cuộn cảm) thường được thêm vào đầu ra của bộ chuyển
đổi như vậy (bộ lọc phía tải) và đầu vào (bộ lọc phía nguồn cung cấp).

Hình 2.2 Sơ đồ nguyên lý mạch buck cơ bản [1]

Bộ chuyển đổi chuyển mạch (chẳng hạn như bộ chuyển đổi buck) cung
cấp hiệu suất năng lượng lớn hơn nhiều so với bộ ổn áp tuyến tính, là các mạch
đơn giản hơn làm giảm điện áp bằng cách tiêu tán điện năng dưới dạng nhiệt,
nhưng khơng tăng dịng điện đầu ra.
Bộ chuyển đổi Buck có thể có hiệu suất cao (thường cao hơn 90%), làm
cho chúng hữu ích cho các tác vụ như chuyển đổi điện áp cung cấp chính (số
lượng lớn) của máy tính (thường là 12 V) xuống điện áp thấp hơn cần thiết của
USB, DRAM và CPU (5V, 3.3V hoặc 1.8V).

Hình 2.3 Một mơ hình mạch buck converter vịng kín [1]

2.2 EMI trong bộ chuyển đổi buck converter
So với các loại nguồn sử dụng ổn áp tuyến tính khác, những bộ chuyển
đổi DC-DC converter mặc dù có hiệu suất tốt hơn nhưng cũng gây ra nhiều nhiễu
EMI hơn rất nhiều do các phần tử đóng cắt ở tần số cao. Vì vậy, bài tốn tìm ra
nhiễu EMI và giải quyết nó cũng rất được quan tâm. Sau đây, nhóm em sẽ trình
bày về các nhiễu EMI trong bộ chuyển đổi buck converter và chương sau sẽ mô
phỏng cách hạn chế để mạch có thể hoạt động ổn định và đáp ứng với chuẩn đã
đề ra.

Hình 2.4 Đường đi của dịng nhiễu IDM và ICM trong bộ buck converter [2]

2.2.1

Nhiễu Differential-mode (DM)

Nhiễu DM là dòng nhiễu chạy ở các đường dây nguồn với chiều ngược
nhau.
Biểu hiện của nhiễu DM là gây ra bởi biến thiên dòng điện di/dt, tạo ra từ
trường, ảnh hưởng bởi dịng, trở kháng thấp, và diện tích vịng kín nhỏ.


2.2.2

Nhiễu Common-mode (CM)

Nhiễu CM là dòng nhiễu chạy ở cả hai đường dây nguồn (cùng chiều

nhau), dòng điện trở về thông qua chassis GND.
Biểu hiện của nhiễu CM là gây ra bởi biến thiên điện áp dv/dt, tạo ra điện
trường, ảnh hưởng bởi áp, trở kháng cao, và diện tích vịng kín lớn có thể gây ra
radiated EMI.
2.2.3

Ringing tại nút Switch (SW) của mạch buck

Hình 2.5 Vị trí nút SW của mạch buck converter

Dạng sóng của nút SW có lẽ là một trong những tác động lớn nhất đến
EMI. Biến thiên dv/dt trên nút SW này càng nhanh và tần số chuyển mạch càng
nhanh thì chúng ta càng gặp nhiều vấn đề ở các tần số cao hơn.
Trước khi test EMI, nên kiểm tra tín hiệu Switch Node và hình dạng tín
hiệu. Những gì sẽ thấy rất thường xun là ringing. Đây là ringing rất lớn. Khi sử
dụng máy phân tích phổ, sẽ thấy loại biên độ đỉnh này từ ringing của nút SW như
hình phía dưới. Vì vậy, hãy cố gắng giảm ringing này.
Một điều nữa là ringing bắt nguồn từ đâu ? Ringing đến từ diode lowside,
có điện dung ký sinh trong thời điểm diode lowside tắt, và FET highside được
bật. Sau đó, chúng ta có một điện cảm vòng lặp ký sinh trên tụ đầu vào tần số cao
với nguồn đất. Vì vậy, đây là vịng lặp đầu vào về cơ bản để nút SW ring mà cần
phải tối ưu hóa. Chúng ta sẽ xem xét điều này sau.


Hình 2.6 Hình dạng đồ thị SW node ngồi thực tế [2]

Đồ thị SW node khi có ringing khơng cịn là một xung vuông như so với
lý thuyết.

CHƯƠNG 3. GIẢI PHÁP ĐỀ XUẤT
Chương này sẽ trình bày về các giải pháp đề xuất của nhóm chúng em, và
cách thức thực hiện, kết quả mô phỏng trên phần mềm LTSpice sẽ được đề cập
đến. Ngồi ra, nhóm cũng sẽ trình bày một vài quy tắc layout PCB cơ bản trên
phần mềm Altium để hạn chế EMI trong các mạch buck converter.
3.1 Thêm snubber trên mỗi phần tử đóng cắt
Hình 3.1 dưới đây là mạch buck converter với linh kiện thực tế, khi mà
mosfet M1 có Rds,on và diode D1 cũng có Ron và điện áp phân cực thuận.

Hình 3.7 Mạch buck converter với linh kiện thực tế

Khi đó, dạng đồ thị điện áp nút SW sẽ gần như một xung vuông lý tưởng
với rise time, fall time tương đối nhỏ như hình 3.2 phía dưới:

Hình 3.8 Dạng đồ thị điện áp nút SW của mạch buck

Khi ta thêm điện cảm, điện dung kí sinh gây ra bởi layout (hình 3.3), khi
nhìn vào nút SW chúng ta sẽ thấy bắt đầu có nhiễu, cụ thể ở đây là ringing (hình
3.4) chứ khơng phải xung vng đẹp như ở trên. Đây là điều bình thường xảy ra
ngồi thực tế.


Hình 3.9 Mạch buck converter sau khi thêm kí sinh gây ra bởi layout

Hình 3.10 Dạng đồ thị điện áp nút SW của mạch buck khi có ringing

Vậy, phải làm gì để hạn chế nhiễu này? Ở đây, ta sẽ sử dụng mạch snubber
(hình 3.5), cơ bản là 1 tụ điện mắc nối tiếp với 1 điện trở trên nút SW này.
Snubber là một thiết bị bảo vệ mạch điện chống lại xung đột điện áp, hiệu ứng
dao động sót lại. Từ đó, nó giúp lọc đa số các sóng hài bậc cao, điện áp ra nút

SW ít nhiễu hơn (hình 3.6). Tuy nhiên, tradeoff ở đây là sẽ đánh đổi một phần
năng lượng mất mát nhỏ trên điện trở của snubber.

Hình 3.11 Thêm mạch snubber trên nút SW


Hình 3.12 Dạng đồ thị điện áp nút SW sau khi thêm snubber

3.2 Hạn chế DM và CM noise
3.2.1

Giới thiệu về LISN

Mạng ổn định trở kháng đường dây (LISN) là một thiết bị được sử dụng
trong conducted và radiated radio-frequency emission and susceptibility test, như
được quy định trong các tiêu chuẩn kiểm tra tương thích điện từ (EMC)/ EMI
khác nhau (ví dụ, bởi CISPR, Ủy ban Kỹ thuật Điện Quốc tế, CENELEC, Ủy ban
Truyền thơng Liên bang Hoa Kỳ, MIL-STD).

Hình 3.13 Hình ảnh sơ đồ một LISN [2]

LISN là một bộ lọc thông thấp thường được đặt giữa nguồn điện AC hoặc
DC và EUT (thiết bị được thử nghiệm) để tạo ra trở kháng đã biết và cung cấp
cổng đo nhiễu tần số vơ tuyến (RF). Nó cũng cách ly các tín hiệu RF khơng
mong muốn khỏi nguồn điện. Ngồi ra, LISN có thể được sử dụng để dự đốn
conducted emission để chẩn đoán và kiểm tra trước khi tuân thủ.


Hình 3.14 Dụng cụ setup thực tế để đo EMI của mạch buck converter [2]

Hình 3.15 Mơ hình LISN 50µH tương đương theo chuẩn CISPR 22

Ở đây, nhóm chúng em dùng phần mềm LTSpice để mơ tả mơ hình tương
đương của LISN (hình 3.9) theo chuẩn CISPR 22, dùng để xác định nhiễu DM và
CM như hình 3.10:


Hình 3.16 Mạch buck converter với LISN ở 2 đường dây nguồn

Từ đó chúng ta cũng mơ phỏng được nhiễu từ input như hình 3.11:

Hình 3.17 Mơ phỏng nhiễu input với LISN

3.2.2 Mô phỏng nhiễu DM và CM, cách hạn chế và so sánh với
chuẩn cần đạt
3.2.2.1. Mô phỏng
Thực tế thì mạch buck converter cịn được nối với chassis ground (hình
3.12), và ở đó có tụ kí sinh (giả sử có giá trị là 1pF). Từ đó, ta lấy điện áp output
để kiểm tra EMI của 2 LISN, ta có dạng đồ thị như hình 3.13:


Hình 3.18 Mạch buck với tụ kí sinh khi nối với chassis ground

Hình 3.19 Điện áp ở đầu ra của 2 LISN, VP (đầu ra LISN đường nguồn +), VN (đầu ra
LISN đường nguồn -)

Từ đó, ta sẽ tính được điện áp nhiễu gây ra bởi nhiễu DM, được tính bằng
cơng thức: . Ta thấy biên độ điện áp có thể lên tới 250mV (hình 3.14), tương ứng
với 108dBµV, vượt xa tiêu chuẩn đã chọn là 66dBµV.

Hình 3.20 Đồ thị điện áp nhiễu VDM đo được

Tiếp theo, điện áp gây ra bởi nhiễu CM sẽ được tính bởi cơng thức:
. Biên độ điện áp nhiễu VCM lúc đó lớn nhất là 16mV (hình 3.15), tương ứng
84dBµV, cũng lớn hơn tiêu chuẩn đã chọn là 66 dBµV.


Hình 3.21 Đồ thị điện áp nhiễu VCM đo được

3.2.2.2. Cách hạn chế
Để giảm ảnh hưởng của dòng DM, ta sẽ thêm pi filter ở input (hình 3.16).

Hình 3.22 Pi filter ở input

Và cuối cùng, để hạn chế ảnh hưởng của nhiễu CM, ta sẽ thêm common
mode choke ở đầu vào, mạch buck cùng EMI filter hoàn chỉnh sẽ như hình 3.17:

Hình 3.23 Mạch buck với bộ lọc EMI hồn chỉnh


Hình 3.24 Đồ thị dạng điện áp VP và VN sau khi có EMI filter

Qua hình 3.18, ta thấy biên độ điện áp VP và VN tối đa chỉ còn cỡ dưới
100µV, trong khi tiêu chuẩn tối đa cho mức điện áp nhiễu là 66dBµV, tức khoảng
2mV. Vì vậy, mạch của nhóm chúng em đã đạt chuẩn EMI yêu cầu theo tính tốn
mơ phỏng.
3.3 Một vài quy tắc cơ bản layout PCB để hạn chế EMI
3.3.1



Đặt Cin gần nhất có thể với kết nối của MOSFET với Vin và GND.
Giảm tối thiểu diện tích vịng kín tạo bởi các cực của Cin và MOSFET.
3.3.2




Tụ Cin, Cout

Cuộn cảm L

Đặt cuộn cảm L gần với MOSFET (nút SW) và nối cực tính của cuộn cảm
với nút SW.
Giảm diện tích khu vực SW để giảm coupling điện trường.

Hình 3.25 Layout PCB


NHẬN XÉT
Sau q trình mơ phỏng nhiễu EMI và hạn chế nhiễu EMI, nhóm đã đạt
được kết quả giới hạn tiêu chuẩn yêu cầu của CISPR 22: EN 55022 - CLASS B
CONDUCTED EMI LIMIT.
Qua project giữa kì lần này, nhóm đã học được rất nhiều điều về EMI, đặc
biệt là liên quan đến các bộ nguồn chuyển đổi DC-DC converter. Những kiến
thức trên lớp của cô TS. Lê Minh Thùy và các anh trợ giảng đã được áp dụng vào
để giải quyết bài tốn EMI. Nhóm cũng hiểu rõ hơn về những vấn đề EMI trong
thiết kế mạch buck converter, nhiễu CM, DM, ringing tại nút SW và cách giảm
thiểu, hạn chế nó. Ngồi ra, nhóm cịn tìm hiểu được những quy tắc layout PCB
để giảm tối đa ảnh hưởng của EMI trong mạch buck converter.

Một lần nữa xin cảm ơn cô TS. Lê Minh Thùy và anh Nguyễn Thanh
Hùng trợ giảng đã truyền cho chúng em những kiến thức bổ ích về EMC, những
kĩ năng giải quyết bài tốn về EMC, khả năng tra cứu, tìm tịi những tài liệu,
sách, báo, … liên quan tới EMC. Cảm ơn các thành viên trong nhóm đã nỗ lực,
chăm chỉ, làm việc với nhau và hồn thành đúng thời hạn cơng việc được giao
trong suốt học kì vừa qua.


DANH MỤC TÀI LIỆU THAM KHẢO

[1] Robert W. Erickson, Dragan Maksimović, "Fundamentals of Power
Electronics", Third Edition, Springer, 2020.
[2] Texas Instruments, "Understanding EMI and mitigating noise in DC/DC
converters", TI training & videos.
[3] EN5502, 2010, "Information technology equipment - Radio disturbance
characteristics - Limits and methods of measurement".
[4] K. S. Kostov, H. Nee and M. Priecinsky, "The input impedance of common
mode and differential mode noise separators," 2013 IEEE Energy Conversion
Congress and Exposition, 2013, pp. 1688-1695, doi:
10.1109/ECCE.2013.6646910.
[5] K. Mainali and R. Oruganti, "Conducted EMI Mitigation Techniques for
Switch-Mode Power Converters: A Survey," in IEEE Transactions on Power
Electronics, vol. 25, no. 9, pp. 2344-2356, Sept. 2010, doi:
10.1109/TPEL.2010.2047734.
[6] Henry W. Ott, "Electromagnetic Compatibility Engineering", Wiley, 2009.