Tài liệu Thiết kế mạch quang báo dùng KIT VXL, chương 5 pdf

Chương 5: Thiết kế mạch giải mã đòa chỉ
Bộ nhớ và Vi xử lí giao tiếp qua 13 đường đòa chỉ . Để việc truy
xuất đòa chỉ được chính xác tránh nhầm lẫn thì ta phải thiết kế
mạch giải mã đòa chỉ.
Việc thực hiện giải mã đòa chỉ theo tuần tự các bước sau:
 Lập bảng đồ đòa chỉ
 Sơ đồ khối
 Sơ đồ mạch
 Giải thích
Bản đồ giải mã đòa chỉ của bộ nhớ:Trang sau
Như vậy ta thấy rằng các chân A
15
- A
13
thay đổi ứng với 8
trạng thái ngõ ra. Ở đây ta chỉ chọn 3 ngõ ra là 74LS138 là O
0
,
O
1
và O
2
, các ngõ ra còn lại không dùng đến đều được bỏ trống.
Các ngõ ra này đều được lần lượt nối đền CS\ của EPROM
1
,
EPROM
2
và RAM
Tuy nhiên, để 74138 làm việc theo đúng yêu cầu thì ta
phải nối chân G

1
lên Vcc, còn chân G
2
\, G
3
\ xuống mức thấp. Để
phân biệt được việc giải mã bộ nhớ hay IO thì vi xử lí còn có
thêm chân IO/M\. Chân này có hai trạng thái làm việc, khi ở
mức logic thấp nghóa là Vi xử lí yêu cầu việc giải mã kiểu bộ
nhớ, còn khi ở mức logic cao nghóa là Vi xử lí yêu cầu giải mã
kiểu IO.
Sơ đồ mạch giải mã kiểu bộ nhớ:
Hình 2 .3
2 .THIẾT KẾ KHỐI GIAO TIẾP XUẤT NHẬP :
Khối IO là bộ phận giao tiếp giữa Vi xử lí với các thiết bò
bên ngoài, cụ thể là bàn phím và màn hình quang báo. Khối này
thực hiện việc xuất hay nhập tùy thuộc vào từ điều khiển do Vi
xử lí gởi ra.
a . Đặt vấn đề:
Mạch quang báo giao tiếp bên ngoài gồm bàn phím và
màn hình quang báo (Matrận led), do đó ta dùng hai vi mạch
giao tiếp là 8255A với hai chức năng khác nhau:
IC 8255-I dùng để quét phím và IC còn lại dùng để xuất
dữ liệu ra Ma trận Led.
IC 8255A giao tiếp với Vi xử lí bằng 8 byte cao có đòa chỉ
từ A8 - A15. Khi được thiết kế làm thiết bò I/O, do đó việc giải
mã cũng phức tạp hơn giải mã kiểu bộ nhớ. Tương tự như bộ
nhớ, IC 8255A cũng có đòa chỉ rõ ràng khi vi xử lí cần truy xuất
tới.
b. Thiết kế chi tiết :

Lý thuyết :
IC 8255A thứ nhất được thiết kế kiểu I/O nên IC này giao
tiếp với Vi xử lí thông qua 3 bus chính là Bus dữ liệu, Bus điều
khiển, Bus đòa chỉ. Trong đó, Bus đòa chỉ dùng từ A
15
- A
8
của Vi
xử lí, trong đó hai chân A
0
, A
1
của IC 8255A được nối vào A
8
,
A
9
của Vi xử lí , các chân còn lại từ A
10
- A
15
được đưa qua mạch
giải mã đòa chỉ để chọn đúng IC cần truy xuất .
Các đường dữ liệu D
7
- D
0
cũng được nối trực tiếp AD
7
-

AD
0
của Vi xử lí , đồng thời nối song song với tất cả các bus dữ
liệu của bộ nhớ
Vì được thiết kế kiểu I/O nên Bus dữ liệu của IC 8255A là
Bus hai chiều , đọc ra hay viết vào đều phụ thuộc vào hai chân
RD\ , WR\ giữa Vi xử lí vớ 8255A.
IC 8255A giao tiếp với Vi xử lí bằng hai chân A
0
, A
1
và
khi truy xuất I/O thì Vi xử lí sử dụng các đường từ A
8
- A
15
. Như
vậy , ngoài hai chân A
8
, A
9
đã nối vào A
0
, A
1
thì các chân còn
lại từ A
10
- A
15

sẽ được đưa vào mạch giải mã đòa chỉ .
Vì chỉ có hai đường đòa chỉ nên IC 8255A chỉ sử dụng 4
đường đòa chỉ, do đó nhóm thiết kế như sau :
 IC 8255A thứ nhất dùng để quét phím có đòa chỉ từ 00
H
- 03
H
.
Trong đó :
Port A có đòa chỉ là 00
H
Port B có đòa chỉ là 01
H
Port C có đòa chỉ là 02
H
Thanh ghi điều khiển có đòa chỉ là 03
H
Từ điều khiển gởi ra thanh ghi điều khiền của IC này là ;
CW = 92
H
 IC 8255A thứ hai dùng để quét Ma trận có đòa chỉ từ 10
H
đến
13
H
Trong đó :
Port A có đòa chỉ là 10
H
Port B có đòa chỉ là 11
H

Port C có đòa chỉ là 12
H
Thanh ghi điều khiển có đòa chỉ là 13
H
Từ điều khiển gởi ra thanh ghi điều khiển của IC này là :
CW = 80
H
Từ các yêu cầu trên , ta xây dựng bảng đồ đòa chỉ như sau :
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
8255I 00 0 0 0 0 0 0 0 0
03 0 0 0 0 0 0 1 1
8255I
I
10 0 0 0 1 0 0 0 0
13 0 0 0 1 0 0 1 1

Dựa vào bản đồ đòa chỉ ta chọn các chân A
15
- A
10
để giải
mã , tương tự như trên ta dùng IC 74LS138 để giải mã , vì có 6
ngõ vào trong khi đó 74LS138 chỉ có 5 chân (một chân G
1
đã
nối vào IO/M\ của Vi xử lí ) . Do đó, việc kết nối các chân này
được thực hiện như sau :
Ba chân A
12
- A
10
lần lượt nối vào ngõ A , B , C của IC
74LS138 .
Chân A
13
nối vào G
2
\ của IC 74LS138 .
Chân A
14
và A
15
được đưa qua cổng OR , sau đó đầu ra của
cổng OR được nối vào chân G
2
\ của IC 74LS138 .

Ngõ ra O
0
và O
1
được nối lần lượt vào CS\ của 8255A thứ
nhất và 8255A thứ hai .
Sơ đồ mạch cụ thể :
Hình 2.4
Hoạt động của mạch như sau :
Khi A
12
A
11
A
10
= 000 thì mạch sẽ chọn IC 8255A thứ nhất ,
khi đó tùy thuộc vào A
9
A
8
(nối vào A
1
A
0
) mà Vi xử lí sẽ chọn
Port nào . Để 74LS138 hoạt động giải mã theo đúng yêu cầu thì
cả A
13
A
14

A
15
= 000
H
.
Khi A
10
A
11
A
12
= 001
H
thì Vi xử lí sẽ chọn IC 8255A thứ
hai .