Tải bản đầy đủ (.pdf) (9 trang)

Tài liệu Cấu trúc máy tính P6 docx

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (173.47 KB, 9 trang )

Tổ chức cấu trúc máy tính C3 Bộ nhớ / S31



Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh
CHƯƠNG 3
Bộ nhớ


Tổ chức cấu trúc máy tính C3 Bộ nhớ / S32



Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh
121
Các đại lượng đặc trưng
Giá thành
Thời gian truy xuất t
A

Chu kỳ truy xuất t
M

- Phụ thuộc công nghệ
chế tạo và cơ chế tru
y
xuất
- Là khoảng thời gian
mà CPU phải đợi sau


khi khời động các tín
hiệu yêu cầu đọc.
Tốc độ truy xuất b
A
= 1/t
A

Tốc độ chuyển dữ liệu b
M
= 1/t
M

Thời gian tối thiểu
được tính giữa hai lần
truy xuất.
- Được tính theo
bit/s hay word/s.
- Còn được gọi là
băng thông.
t
A
thường dùng trong thiết kế để xác định số wait-state của CPU

b
M
thường dùng để xác định lưu lượng truy xuất

Tổ chức cấu trúc máy tính C3 Bộ nhớ / S33




Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh
ð
Bộ nhớ DRO (Destructive Readout)
Đọc hủy
Ghi phục hồi
DRO
Đệm NDRO
Bộ nhớ DRAM (Dynamic RAM)
Cần làm tươi
Bộ nhớ volatile
Mất nội dung do cách đọc
Mất nội dung sau một thời gian
Mất nội dung do bật nguồn
Bộ nhớ bán dẫn
Bộ nhớ từ là
nonvolatile
Flash ROM là bộ nhớ bán dẫn nonvolatile

Tổ chức cấu trúc máy tính C3 Bộ nhớ / S34



Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh
- Cho phép chương trình
sử dụng hết không gian
bộ nhớ.
- Cần có bộ nhớ phụ

(đĩa).
- Có chiến lược lật trang.
Không gian bộ nhớ
- Là vùng bộ nhớ CPU
quản lý được.
- Dung lượng tùy thuộc
số bit địa chỉ.

16 bit = 65536 địa chỉ
20 bit = 1M địa chỉ
24 bit = 16M địa chỉ
32 bit = 4G địa chỉ
0
4096
8191
0
4095
65535
64K không gian bộ nhớ
4K bộ nhớ thực
Kỹ thuật lật trang
Tổ chức cấu trúc máy tính C3 Bộ nhớ / S35



Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh
Giao tiếp giữa CPU và bộ nhớ
CPU
Bộ nhớ

Tuyến dữ liệu
Tuyến địa chỉ
Mạch
giải mã
địa chỉ
Chọn bộ nhớ
Tuyến điều khiển
(cài địa chỉ, chọn bộ nhớ, đọc, ghi)
Tổ chức cấu trúc máy tính C3 Bộ nhớ / S36



Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh
Bộ nhớ
Mạch
giải mã
địa chỉ
Bank 0
Bank 1
Bank 2
Bank 3
0000
07FF
0000
07FF
0000
07FF
0000
07FF

0000
1FFF
Tuyến địa chỉ
07FF
0800
0FFF
1000
17FF
1800
00 0000 0000
08 0000 1000
10 0001 0000
18 0001 1000
A
11
A
12

Tổ chức cấu trúc máy tính C3 Bộ nhớ / S37



Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh

Địa chỉ A
15
A
14
A

13
A
12
A
11

A
10

A
9

A
8

A
7

A
6

A
5

A
4

A
3


A
2

A
1

A
0

0000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0001 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
. . .
07FF 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1
0800 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
0801 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1
. . .
0FFF 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1
1000 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
1001 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1
. . .
17FF 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1
1800 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0
1801 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1
. . .
1FFF 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

2 bit chọn 4 bank
vào mạch giải mã
11 bit = 2 K
trực tiếp vào từng bank

Tổ chức cấu trúc máy tính C3 Bộ nhớ / S38



Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh
A5
A3
A6
A10
A0
A1
A5
A6
A0A0
RD
RD
D0
D7
A8
A1
MREQ
A2
D6
WR
D6
A9
A3
A10
D3

D1
A4
D7A7
D0
D5
D0
A7 D7
WR
D3
A4
A8
A8
WR
A8
D4
A6
A3
A1
A0
A2
D1
A7
D2
D2
D6
A9
D4
A9
WR
D0

D2A2
D3
D6
A12
RD
D2
D1
A4
A7 D7
A1
A9
D3
A6
A3
RD
D5
A11
D5
A10
D1
D4
A5
A5
A4D4
A10
D5
A2
U2A
74LS139
2

3
1
4
5
6
7
A
B
G
Y0
Y1
Y2
Y3
U6
HM6116/SO
8
7
6
5
4
3
2
1
23
22
19
18
20
21
9

10
11
13
14
15
16
17
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
CS
OE
WE
D0
D1
D2
D3
D4
D5
D6
D7
U4

HM6116/SO
8
7
6
5
4
3
2
1
23
22
19
18
20
21
9
10
11
13
14
15
16
17
A0
A1
A2
A3
A4
A5
A6

A7
A8
A9
A10
CS
OE
WE
D0
D1
D2
D3
D4
D5
D6
D7
U3
HM6116/SO
8
7
6
5
4
3
2
1
23
22
19
18
20

21
9
10
11
13
14
15
16
17
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
CS
OE
WE
D0
D1
D2
D3
D4
D5
D6

D7
U5
HM6116/SO
8
7
6
5
4
3
2
1
23
22
19
18
20
21
9
10
11
13
14
15
16
17
A0
A1
A2
A3
A4

A5
A6
A7
A8
A9
A10
CS
OE
WE
D0
D1
D2
D3
D4
D5
D6
D7
Tổ chức cấu trúc máy tính C3 Bộ nhớ / S39



Khoa Công nghệ thông tin Đại học Bách khoa tp.HCM
Biên soạn : Nguyễn Xuân Minh

×