Thiết kế và mô phỏng các phàn tử nhớ cơ bản

THIẾT KẾ VÀ MÔ
PHỎNG CÁC PHẦN TỬ
NHỚ CƠ BẢN


CÁC PHẦN TỬ NHỚ CƠ BẢN (FLIP
FLOP)

FF là mạch có khả năng lật lại trạng thái ngõ ra tuỳ
theo sự tác động thích hợp của ngõ vào, điều này có
ý nghĩa quan trọng trong việc lưu trữ dữ liệu trong
mạch và xuất dữ liệu ra khi cần.


CÁC PHẦN TỬ NHỚ CƠ BẢN
■D – FLIP FLOP


CÁC PHẦN TỬ NHỚ CƠ BẢN
■JK – FLIP FLOP


CÁC PHẦN TỬ NHỚ CƠ BẢN
■RS – FLIP FLOP


CÁC PHẦN TỬ NHỚ CƠ BẢN
■T – FLIP FLOP


Các bước thiết kế

■Bước 1: xác định yêu cầu thiết kế, xác định các
đầu vào và đầu ra, kiểu dữ liệu của đầu vào và
đầu ra
■Bước 2: Lập bảng trạng thái của FF cần thiết kế.
■Bước 3: Viết mã VHDL,
■Bước 4: Mô phỏng kết quả.


Công cụ
■Sử dụng câu lệnh if trong cấu trúc behavior:
If điều_kiện1 then
câu lệnh1 ;
Elsif điều_kiện 2 then
câu lệnh2;
…….
Else
Câu lệnh n;
End if;


Ví dụ thiết kế D - FF
■Bảng trạng thái

■Code mơ tả bảng trạng
thái:
■
■
■
■
■

■
■
■
■
■
■
■

Process(clk, reset,D)
Variable Q_tam : std_logic;
Begin
if reset = ‘1’ then Q_tam := ‘0’;
else
if clk’event and clk =‘1’ then
Q_tam := D;
end if;
end if;
Q(0) <= Q_tam;
Q(1) <= not(Q_tam);
End process;


Phương pháp mô phỏng
■Dựa vào bảng trạng thái thời gian tối thiểu
nên mơ phỏng = 3*số trạng thái
■Đặt tín hiệu đầu vào cho mỗi biến là 1 xung
vuông sao cho chu kỳ xung clk (đầu vào
đếm) là 1s . Đặt tín hiệu reset là xung
vng có chu kỳ = thời gian mô phỏng và
thời gian reset = 0 chiếm khoảng 80% chu

kỳ.
■Tín hiệu vào dữ liệu đặt chu kỳ >= 1,2s cho


Ví dụ mơ phỏng D FF
■Bảng trạng thái có 2 dịng  thời gian
mơ phỏng tối thiểu = 6s
■Biến clk có chu kỳ = 1s
■Biến reset có chu kỳ = 6s duty cycle =
90%
■Biến D có chu kỳ = 1,5s