THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE VÀ MATLAB

Mục Lục
Mục Lục....................................................................................................................................1
1.Tổng quan..............................................................................................................................3
1.1.Bộ chuyển đổi Digital to Analog...................................................................................3
1.1.1 . Các loại chuyển đổi tín hiệu số sang tín hiệu tương tự........................................5
1.1.2.Thông số của DAC...............................................................................................11
1.1.3.Lý thuyết về bộ Delta Sigma................................................................................13
1.1.4.Integrator...............................................................................................................16
1.1.5.Sample and Hold...................................................................................................19
1.2.Delta Sigma modulator................................................................................................19
1.2.1.Delta Sigma...........................................................................................................19
1.2.2.Bitstream...............................................................................................................21
2.Methodology........................................................................................................................21
3.Tools....................................................................................................................................23
3.1.Simulink.......................................................................................................................23
3.1.1.Khởi động Simulink. ...........................................................................................24
3.1.2.Sử dụng.................................................................................................................24
3.2.Cadence Design Environment.....................................................................................26
3.2.1.Transistor level schematic. ..................................................................................28
3.2.2.Symbol creation....................................................................................................30
3.2.3.Simulation.............................................................................................................31
3.2.4.Virtuoso Layout Editor. ....................................................................................34
4.THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE.........................................37
4.1. Mở đầu.......................................................................................................................37
4.2. Modulator bậc 1.........................................................................................................37
4.3. Thiết kế Digital Delta Sigma Mdulator bậc 1...........................................................39
4.3.1. Thiết kế khối logic..............................................................................................40
4.4. Thiết kế bộ analog low pass filter...............................................................................64
4.4.1. Operational Amplifier (Op-amp).........................................................................64
4.4.2. Integrator ............................................................................................................69
4.4.3. Sample and hold..................................................................................................74

5. THIẾT KẾ VÀ MÔ PHỎNG TRÊN MATLAB...............................................................74
5.1. Chức năng của một số khối sử dụng..........................................................................74
5.1.1. Constant..............................................................................................................74
5.1.2. Scope...................................................................................................................74
5.1.3. Unit delay. ..........................................................................................................75
5.1.4. Sum....................................................................................................................76
5.1.5. Integrator.............................................................................................................76
5.1.6. Sample and hold...................................................................................................77
5.1.7. Product.................................................................................................................78
5.2. Bộ chuyển đổi DAC sử dụng Delta Sigma. ..............................................................80
1
THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE VÀ MATLAB
Hình ảnh
Hình1. 1 Sự tương quan giữa DAC và ADC...........................................................................4
Hình1. 2 DAC dùng điện trở có trọng số nhị phân..................................................................6
Hình1. 3 DAC R/2R ladder......................................................................................................7
Hình1. 4 DAC với dòng điện ở ngõ ra.....................................................................................9
Hình1. 5 Bộ chuyển đổi dòng thành điện thế........................................................................10
Hình1. 6 DAC với mạng điện trở hình thang.......................................................................11
Hình1. 7 Bộ Delta Sigma 3 bits.............................................................................................14
Hình1. 8 Ngõ ra mạch tích phân tại thời gian t.....................................................................17
Hình1. 9Mạch tích phân lý tưởng..........................................................................................18
Hình4. 1 Sơ đồ khối bộ converter..........................................................................................37
Hình4. 2 Sơ đồ khối của Delta Sigma bậc một.....................................................................38
Hình4. 3 Sơ đồ Schematic của bộ Delta Sigma 8bit.............................................................39
Hình4. 4 Schematic cổng NOT..............................................................................................41
Hình4. 5 Symbol cổng NOT..................................................................................................41
Hình4. 6 Dạng sóng cổng NOT.............................................................................................42
Hình4. 7 Layout cổng NOT...................................................................................................42
Hình4. 8 Kết quả check LVS cổng NOT...............................................................................43

Hình4. 9 Vtriple của cổng NOT.............................................................................................44
Hình4. 10 Schematic cổng NOR...........................................................................................45
Hình4. 11 symbol cổng NOR.................................................................................................45
Hình4. 12 Simulation cổng NOR...........................................................................................46
Hình4. 13 Layout cổng NOR.................................................................................................46
Hình4. 14 Kết quả check LVS cổng NOR.............................................................................47
Hình4. 15 schematic cổng NAND.........................................................................................48
Hình4. 16 symbol cổng NAND..............................................................................................49
Hình4. 17 simulation cổng NAND........................................................................................49
Hình4. 18 Layout cổng NAND..............................................................................................50
Hình4. 19 Kết quả check LVS của cổng NAND...................................................................51
Hình4. 20 Symbol cổng NAND3...........................................................................................52
Hình4. 21 schematic cổng NAND 3......................................................................................53
Hình4. 22 simulation của cổng NAND 3...............................................................................53
Hình4. 23 Layout cổng NAND 3...........................................................................................54
Hình4. 24 schematic cổng XOR............................................................................................55
Hình4. 25 symbol cổng XOR.................................................................................................55
Hình4. 26 simulation cổng XOR............................................................................................56
Hình4. 27 Layout cổng Xor...................................................................................................56
Hình4. 28 kết quả check LVS................................................................................................57
Hình4. 29 Giản đồ Karnough của Full Adder.......................................................................58
Hình4. 30 Schematic của mạch Full-Adder...........................................................................59
Hình4. 31 Symbol của mạch Full-Adder...............................................................................59
2
Hình4. 32 simulation mạch Full-Adder.................................................................................60
Hình4. 33 Layout mạch Full-Adder.......................................................................................60
Hình4. 34 LVS mạch Full-Adder...........................................................................................61
Hình4. 35 Schematic mạch Full-Adder 10bits.......................................................................61
Hình4. 36 Symbol của Flip-Flop D........................................................................................62
Hình4. 37 Schematic của Flip-FlopD....................................................................................63

Hình4. 38 Simulation của Flip-Flop D..................................................................................63
Hình4. 39 Sơ đồ khối OpAmp hai tầng.................................................................................64
Hình4. 40 Schematic của OpAmp hai tầng............................................................................65
Hình4. 41 Symbol của OpAmp..............................................................................................66
Hình4. 42 Mạch khuếch đại đảo dấu.....................................................................................66
Hình4. 43 Simulation mạch khuếch đại đảo dấu...................................................................67
Hình4. 44 Schematic mạch khuếch đại không đảo dấu.........................................................68
Hình4. 45 Simulation mạch khuếch đại không đảo dấu........................................................69
Hình4. 46 Mạch tích phân......................................................................................................69
Hình4. 47 Mạch tích phân sử dụng điện trở hồi tiếp song song với tụ C............................70
Hình4. 48 Schematic mạch Integrator...................................................................................71
Hình4. 49 Kết quả mô phỏng.................................................................................................72
Hình4. 50 Schematic mạch Integrator kết hợp mạch khuếch đại đảo...................................73
Hình4. 51 Kết quả mô phỏng.................................................................................................73
1. Tổng quan
1.1. Bộ chuyển đổi Digital to Analog.
Hầu hết các tín hiệu vật lý đều nằm trong thế giới tương tự bởi vì cuộc sống
thực là thế giới tương tự. Khi đó việc xử lý tín hiệu đều được thực hiện trong
miền tương tự.Việc xử lý tín hiệu trong miền tương tự đôi lúc gặp rất nhiều khó
khăn. Song song với xử lý tín hiệu tương tự, xử lý và phân tích tín hiệu số ngày
càng phát triển dựa trên lý thuyết xử lý tín hiệu số. Vì thế nhiều phương pháp
nghiên cứu việc chuyển đổi qua lại từ hai miền tín hiệu được đưa ra.
Một thiết bị, một hệ thống trong thực tế dù lớn hay nhỏ chỉ hoạt động được
khi ta cung cấp điện cho nó. Và khi ngừng cung cấp điện thì nó không hoạt động
được. Điều đó chứng tỏ máy móc hoạt động chỉ ở hai mức điện thế. Đó là các
mức nhị phân. Kết quả hoạt động của các thiết bị đó để được kiểm tra phải
3
thông qua con người. Việc giao tiếp với con người thì các thiết bị đó phải đưa
các mức nhị phân đó ra các tín hiệu tương tự. Hay nói khác hơn ta cần phải có
chế độ chuyển đổi các mức tín hiệu, tín hiệu số sang thế giới thực của con

người, tín hiệu tương tự.
Hình1. 1 Sự tương quan giữa DAC và ADC
Bộ chuyển đổi tín hiệu từ số sang tương tự (DAC hoặc D-to-C) là thiết bị
chuyển đổi từ tín hiệu số (thường là số nhị phân) sang tín hiệu tương tự(dòng,
thế hoặc điện tích). Bộ chuyển đổi DAC là chuyển đổi nhanh giữa thế giới số và
tín hiệu thực tế ở dạng tương tự. Phương pháp chuyển đổi đơn giản nhất là cách
sử dụng các thành phần như: điện trở, tụ điện, nguồn dòng, nguồn thế cho các bộ
chuyển đổi DAC.
Bộ chuyển đổi Sigma delta có độ lợi cao được sử dụng phổ biến trong các
ứng dụng chuyển đổi số sang tương tự hoặc ngược lại là tương tự sang số, được
giới thiệu hơn 4 thập kỉ trước. Phương pháp chuyển đổi delta sigma DAC dựa
trên nguyên tắc giải quyết thời gian giao tiếp đối với độ phân giải biên độ mà nó
dùng để chuyển đổi một tín hiệu số sang độ phân giải cao hơn nhưng độ chính
xác không cao đối với tín hiệu analog. Độ chính xác cao đòng nghĩa với việc có
bao nhiêu ngõ vào cho bộ delta sigma. Càng nhiều bit thì độ chính xác càng cao
nhưng nó đưa ra tín hiệu không chính xác. Chúng ta sử dụng mạch lọc tương tự
để chuyển đổi từ bistream sang tín hiệu tương tự. Mạch lọc tương tự là phương
4
pháp tối ưu cho việc thu nhỏ xuống mức transistor. Bộ chuyển đổi bậc cao và
mạch lọc tương tự có thể loại bỏ được nhiễu và cho ngõ ra với độ chính xác cao
của mạch chuyển đổi tương tự sang số sử dụng bộ Delta Sigma.
1.1.1 . Các loại chuyển đổi tín hiệu số sang tín hiệu tương tự.
1.1.1.1. Điều chế bằng độ rộng xung.
Đây là kiểu chuyển đổi DAC đơn giản nhất. Sử dụng nguồn dòng cố định
hoặc nguồn thế cố định đưa vào switched. Sau đó đưa qua bộ lọc thấp qua với
sự giới hạn về thời gian phụ thuộc vào các giá trị số đưa vào, các công nghệ này
được ứng dụng rộng rãi trong động cơ bước.
1.1.1.2. DAC dùng điện trở có trọng số nhị phân.
Bao gồm một điện trở và một nguồn dòng cho mỗi bit DAC trước khi được
đưa vào một bộ khuếch đại đảo. Các đầu vào có điện thế lần lượt từ 0V->5V.

5
Hình1. 2 DAC dùng điện trở có trọng số nhị phân.
Điện thế Vout được tính theo công thức của mạch khuếch đại đảo:
1 1 1
( )
2 4 8
OUT D C B A
V V V V V
= − + + +
Dấu (-) được hiểu đây là bộ khuếch đại đảo. Ta chỉ quan tấm đến các mức
điện thế ngõ ra tương ưng với từng giá trị của chuỗi tín hiệu số đưa vào.
Giá trị ở ngõ ra :
Giá trị tín hiệu số đầu vào Giá trị tương tự ở
ngõ ra
D C B A Vout
(volts)
0 0 0 0 0V
0 0 0 1 -0.625V (LSB)
0 0 1 0 -1.250V
0 0 1 1 -1.875V
0 1 0 0 -2.500V
6
0 1 0 1 -3.125V
0 1 1 0 -3.750V
0 1 1 1 -4.375V
1 0 0 0 -5.000V
1 0 0 1 -5.625V
1 0 1 0 -6.250V
1 0 1 1 -6.875V
1 1 0 0 -7.500V

1 1 0 1 -8.125V
1 1 1 0 -8.750V
1 1 1 1 -9.375V(MSB)
Với bộ chuyển đổi DAC dùng điện trở có trọng số nhị phân độ chính xác
thường không cao do sự khác biệt quá lớn giữa các trị số LSB và MSB, hoặc
do các điện trở chênh lệch quá lớn. Khi ta dùng đến DAC 8-bits thì độ chính
xác có sự khác biệt rất lớn.
1.1.1.3. DAC R/2R ladder.
DAC R/2R được đưa ra để khắc phục những hạn chế của DAC mạng điện
trở có trọng số nhị phân. Các điện trở chỉ biến thiên trong khoảng từ 1K đến
2K.
Hình1. 3 DAC R/2R ladder
7
Với DAC loại này thì dòng ngõ ra phụ thuộc vào 4 vị trí của chuyển
mạch, đầu vào nhị phân B0, B1, B2, B3 chi phối trạng thái của các chuyển
mạch này. Dòng điện được đưa qua bộ chuyển đổi dòng điện để đưa ra điện
thế cần thiết Vout. Điện thế được tính theo :
8
REF
OUT
V
V B
−
= ×
Giá trị ngõ ra:
Giá trị đầu
vào
V
OUT
1 MSB V

REF
/2
2 V
REF
/4
3 V
REF
/8
4 V
REF
/16
5 V
REF
/32
6 V
REF
/64
7 V
REF
/128
8 V
REF
/256
9 V
REF
/512
10 V
REF
/1024
11 V

REF
/2048
12 V
REF
/4096
N LSB V
REF
/2
N
1.1.1.4. DAC với dòng điện ở ngỏ ra.
Trong các hệ thống điều khiển số đôi khi ta sử dụng dòng điện để điều khiển.
Nên một loại DAC có ngõ ra là dòng điện được sử dụng. Với loại này gồm có 4
chuyển mạch điều khiển. Ngõ ra phụ thuộc vào các giá trị logic nhị phân ở ngõ
vào.
8
Hình1. 4 DAC với dòng điện ở ngõ ra.
Như trong mạch, các dòng điện phụ thuộc vào giá trị V
REF
ở ngõ vào và giá
trị các điện trở. Các điện trở tăng theo cơ số 2 nên ta tính được dòng điện ở ngõ
ra I
OUT
:
0 0 0
3 0 2 1 0
2 4 8
OUT
I I I
I B I B B B
= × + × + × + ×

Với
0
REF
V
I
R
=
Giá trị dòng điện của ngõ ra DAC có thể được chuyển sang DAC có ngõ ra
là điện thế (giống như các bộ chuyển đổi: DAC dùng điện trở có trọng số nhị
phân, DAC R/2R ladder)bằng cách sử dụng bộ khuếch đại thuật toán.
9
Hình1. 5 Bộ chuyển đổi dòng thành điện thế.
Điện thế ngõ ra của bộ chuyển đổi dòng điện sang điện thế được tính bằng
công thức:
OUT OUT F
V I R= − ×
1.1.1.5. DAC với mạng điện trở hình chữ T.
Trong loại DAC loại này bao gồm: hai loại điện trở R và 2R mắt thành 4 cực
hình T mắt nối tiếp, các S3, S2, S1, S0 là các chuyển mạch, và một bộ khuếch
đại thuật toán (sử dụng opamp). V
REF
là điện áp chuẩn cho toàn giai của DAC. 4
bits B3, B2, B1, B0 là các bits nhị phân được đưa vào mạch. Khi Bi mở mức 1
thì Si sẽ được nối lên V
REF
, khi Bi ở mức 0 thì Si được nối đất.
Ta cho lần lượt các giá trị ngõ vào Bi nối lên hai mức logic 1 và logic 0. Áp
dụng phương pháp chồng chập ta được ngõ ra :
3 2 1 0
3 2 1 0

4
( 2 2 2 2 )
2
REF
OUT
V
V B B B B= − + + +
Biểu thức trên áp dụng cho DAC với 4 bit ở ngõ vào. Ta có thể mở rộng cho
DAC điện trở hình T với N ngõ vào.
10
1 2 1 0
1 2 1 0
( 2 2 ... 2 2 )
2
N N
REF
OUT N N
N
V
V B B B B
− −
− −
= − + + + +
Hình1. 6 DAC với mạng điện trở hình thang.
Với chuyển đổi loại này thường hay xảy ra sai số chuyển đổi là do sự sai
lệch với điện áp chuẩn tham chiếu V
REF
.
Sai số chuyển đổi với sự sai lệch về điện áp chuẩn được tính bởi công thức:
1 2 1 0

1 2 1 0
1
( 2 2 ... 2 2 )
2
N N
N N REF
N
V B B B B V
− −
− −
∆ = − + + + + ∆
1.1.2. Thông số của DAC.
Độ phân giải (resolution).
Độ phân giải của biến đổi DAC được định nghĩa là thay đổi nhỏ nhất có thể
xả ra ở đầu ra tương tự khi dữ liệu số vào thay đổi.
11
Độ phân giải của DAC phụ thuộc vào số bit. Do đó ta thường ấn định độ
phân giải dựa vào số bit. Số bit càng lớn thì độ phân giải càng cao.
Ta có công thức tính độ phân giải là:
ĐỘ PHÂN GIẢI
(2 1)
fs
N
A
K= =
−
Với
fs
A
là đầu ra cực đại(toàn thang), N là số bit đầu vào.

Độ chính xác(accuracy).
Có hai phương pháp cơ bản để đánh giá độ chính xác đó là: Sai số toàn thang
và sai số tuyến tính được biểu diễn ở dạng phần trăm đầu ra cực đại của bộ
chuyển đổi.
• Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá trị
lý tưởng, được biểu diễn ở dạng phần trăm.
• Sai số tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so
với bậc thang lý tưởng.
Điều quan trọng của bộ DAC là độ phân giải và độ chính xác phải tương
thích với nhau.
Sai số lệch(offset error).
Theo lý tưởng thì ngõ ra của DAC sẽ là 0V khi tất cả ngõ vào số toàn là bit
0. Tuy nhiên trên thực tế thì điện thế ra của trường hợp này là rất nhỏ được gọi
là sai số lệch. Sai số này sẽ được cộng dồn vào các đầu ra DAC dự kiến trong
tấc cả các trường hợp còn lại.
12
Thời gian ổn định (settling time)
Thời gian ổn định là thời gian cần thiết để đầu ra DAC đi từ zero đến bậc
thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bit
toàn 1. Trên thực tế thời gian ổn định là thời để đầu vào DAC ổn định trong
phạm vi
1
2
±
kích thước bậc thang của giá trị cuối cùng.
Trạng thái đơn điệu (monotonic).
DAC có tính chất đơn điệu nếu đầu ra của nó tăng khi đầu vào nhị phân tăng
dần từ giá trị này lên giá trị kế tiếp. Nói cách khác là đầu ra bậc thang sẽ không
có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang.
1.1.3. Lý thuyết về bộ Delta Sigma.

Phần này mở rộng về kiến trúc, hoạt động, lý thuyết và cấc thành phần của
Delta Sigma DAC.
Mạch cộng Delta.
Mạch cộng loại này được dùng cho tính toán sự khác biệt giữa DAC ngõ vào
và DAC ngõ ra.
13
Tín hiệu hồi tiếp Delta về bộ cộng Delta phụ thuộc vào ngõ ra của DAC, với
các bits ra là 1 hoặc 0. Nếu ngõ ra là 0, thì Delta cho kết quả là N+2, với tấc cả
là bits 0. Nếu ngõ ra là 1, thì bộ Delta là các bit 1 bổ sung của vị trí cao nhất N
bit, sign-extended trở thành N+2 bits. Các giá trị bổ xung là 2 bits 1 nối vào
nhau giống như giá trị MSBs đối với gia trị N bits 0.
Giá trị của DAC ngõ vào là một số không dấu. Thật vậy, khi ngõ ra của hai
bộ cộng miêu tả số có dấu, đó là sign-extended.
Hình1. 7 Bộ Delta Sigma 3 bits
Thành ra, ngõ ra của bộ cộng delta và bộ cộng Sigma là số có dấu. Một ví dụ
đơn giản, khi ngõ vào là trường hợp 3-bits, ngõ ra của mạch cộng là 5 bits. Khi
ngõ vàoDAC là 0, thì ngõ ra luôn luôn là 0V.
Mạch cộng Sigma.
Mạch cộng này được sử dụng cho việc tính tổng ngõ ra của bộ cộng Delta và
giá trị hiện tại của bộ thanh ghi register. Ngõ ra của bộ cộng Sigma được lưu
14
trong dãy thanh ghi Sigma. Giá trị MSB của dãy thanh ghi Sigma được lấy làm
giá trị ngõ ra của bộ DAC(DAC
OUT
).
Delta Sigma
Hoạt động của bộ Delta Sigma có thể được phát triển với một ví dụ 3-bits.
Bảng bên dưới là các bước cho một trường hợp đưa ra giá trị của Bitstream, khi
giá trị ngõ vào của DAC là 3
011

.
Table 1
TIME
t
0
t
1
t
2
t
3
t
4
t
5
t
6
t
7
∆
24 0 0 24 0 0 24 0
OUT
∆
27 3 3 27 3 3 27 3
∑
16 11 14 17 12 15 18 13
OUT
∑
11 14 17 12 15 18 13 16
OUT

DAC
0 0 1 0 0 1 0 1
Bảng trên cho ta thấy được giá trị ngõ ra của bộ Delta Sigma.Tại thời gian t
0

giá trị của
∑
là 10000. Bitstream là chuỗi số từ thời gian t
0
đến t
7
được xác định
trong thời gian 1s.

Tỉ số trong một farm thời gian là:
3
8
FS×
Bảng giá trị của bộ chuyển đổi DAC 3BITS:
15
Table 2
IN
DAC
OUT
DAC
BITSTREAM
t 1 2 3 4 5 6 7 8
ANALOG OUTPUT
VOLTAGE(FS=V
CC

)
V(S)
0
000
0 0 0 0 0 0 0 0 0
1
001
0 0 0 0 0 0 0 1
1
8
FS×
2
010
0 0 0 1 0 0 0 1
2
8
FS×
3
011
0 0 1 0 0 1 0 1
3
8
FS×
4
100
0 1 0 1 0 1 0 1
4
8
FS×
5

101
0 1 0 1 1 0 1 1
5
8
FS×
6
110
0 1 1 1 0 1 1 1
6
8
FS×
7
111
0 1 1 1 1 1 1 1
7
8
FS×
Từ bảng trên ta có thể tính được giá trị của ngõ ra của bộ chuyển đổi DAC
sử dụng bộ chuyển đổi Delta Sigma như sau:
8 8
OUT cc
n n
V FS V= =
Với n là vị trí của bit đưa vào trong bộ chuyển đổi DAC.
1.1.4. Integrator.
Mạch tích phân là mạch mà dạng sóng ngõ ra tại thời điểm bấc kỳ có giá trị
bằng với tổng điện tích phía dưới dạng sóng tín hiệu vào tính tại thời điểm đang
xét. Giả sử ngõ vào mạch tích phân là là tín hiệu DC ở mức E(volt) được đưa
16
vào mạch tích phân tại thời điểm t = 0. Đồ thị dạng sóng DC theo thời gian là

một đường nằm ngang song song với trục hoành tại mức E volt. Điện áp ngõ ra
là một đoạn dốc V
0
(t) = Et.
Hình1. 8 Ngõ ra mạch tích phân tại thời gian t
Khi tín hiệu vào mạch tích phân thực tế là tín hiệu DC thì tín hiệu ra sẽ tăng
tuyến tính theo thời gian và sẽ đạt đến điện thế ngõ ra cao nhất có thể có của
mạch khuếch đại và quá trình tích phân sẽ dừng lại.
Nếu điện áp vào xuống mức âm trong một khoảng thời gian nhất định thì
điện tích dương đã tích lũy trước đó trừ đi điện tích trong khoảng thời gian
xuống mức âm sẽ làm giảm điện thế ở mức ra.
Do đó, ngõ vào phải có mức dương và âm theo chu kỳ để tránh cho ngõ ra
của mạch tích phân đạt đến mức giới hạn âm hoặc mới giới hạn dương.
Một dạng của mạch tích phân sử dụng mạch khuếch đại thuật toán như .
Mạch khuếch đại có tụ C hồi tiếp nên là mạch khuếch đại đảo.
17
Hình1. 9Mạch tích phân lý tưởng
Khi đó, biểu diễn dạng sóng của mạch tích phân điện áp V giữa thời điểm 0
và thời điểm t ở ngõ ra của mạch là:
0( )
1
0
1
t
t in
V V dt
R C
−
=
∫

Ngõ ra là tích phân của ngõ vào, nhân với hằng số
1
1
R C
. Nếu mạch này dùng
cho việc tích hợp dạng sóng DC ngõ ra sẽ là một dốc xuống theo chiều âm.
0
1
t
E
V
R C
−
=
Như hình đưa trên. Khi dòng vào là 0V, theo định luật Kirchhoff về dòng
điện ta có :
1
0
c
i i+ =
Mặc khác,i
1
là dòng vào từ nguồn qua R
1
. i
c
là dòng hồi tiếp qua tụ. Ta tính
được dòng qua tụ:
0
C

dv
i C
dt
=
Vì vậy.
18
0
1
0
in
v dv
C
R dt
+ =
Hay
0
1
1
in
dv
V
dt R C
−
=
Lấy tích phân hai vế ta có:
0( )
1
0
1
t

t in
V V dt
R C
−
=
∫
1.1.5. Sample and Hold.
Chức năng chính của mạch S/H là lấy mẫu của tín hiệu ngõ vào và giữ tín
hiệu lấy mâu cho ngõ ra của nó trong một chu kỳ thời gian. Thông thường, sự
lấy mẫu tại một khoảng thời gian nhất định, nên tốc độ lấy mẫu của mạch có thể
được xác định.
Hoạt động của S/H có thể được chia ra thành hai giai đoạn là: lấy mẫu và
giữ. Khoảng thời gian cần là không bằng. Trong thời gian giữ, ngõ ra của mạch
bằng với giá trị ngõ vào của tiền lấy mẫu. Trong thời gian lấy mẫy, ngõ ra của
mạch có thể track ngõ vào, có thể gọi trường hợp của mạch này là mạch Track-
and-Hold, hoặc có thể được thiết lập một số giá trị cố định. Trong một số mạch,
ngõ ra của mạch được giữ toàn chu kì của clock lấy mẫu.
1.2. Delta Sigma modulator.
1.2.1. Delta Sigma.
Đặc trưng quan trọng trong chuyển đổi tương tự sang số (DAC) là độ chính
xác(resolution). Bộ chuyển đổi Sigma Delta (SDM) đưa ra một phương pháp
chuyển đổi tín hiệu tương tự sang tín hiệu số (DAC) với độ chính xác cao.
19
Một bộ chuyển đổi DAC sử dụng Delta Sigma bao gồm: tổng các bits tín
hiệu số đưa vào, bộ lọc tương tự, vòng hồi tiếp số, bộ cộng sigma, bộ cộng delta
và mạch so sánh. Trong thực tế, chúng ta không có thiết bị chuyên dụng nào
được sử dụng trong bộ điều chế Delta Sigma. Bộ chuyển đổi đó do chúng ta
thiết kế sao cho phù hợp với các xử lý tín hiệu để có thể đưa ra được tín hiệu
mong muốn. Bộ điều chế Delta Sigma có thể được sử dụng trong bộ chuyển đổi
delta sigma, được đưa ra như việc loại bỏ nhiễu lượng tử(giống như mạch lọc)

do sự hồi tiếp của vòng lặp số. Với những bộ chuyển đổi delta sigma bậc cao,
các tín hiệu nhiễu lượng tử được đưa vào dãi tần số và lớn hơn sự cách ly giữa
chuyển đổi dữ liệu và nhiễu lượng tử.
Hình 2. 1 Sơ đồ khối của bộ Delta Sigma
Bộ điều chế Delta Sigma là thành phần quan trọng nhất của bộ chuyển đổi
tín hiệu số sang tín hiệu tương tự sử dụng Delta Sigma. Bộ Delta Sigma đưa ra
chuỗi bitstream. Các mức giá trị của bitstream diễn tả mức tín hiệu ngõ vào. Bộ
chuyển đổi Delta Sigma được sử dụng để giảm nhiễu bằng việc sử dụng các bộ
điều biến Delta Sigma bậc cao. Các bậc cao hơn hai có thể được xây dựng
nhưng các bậc đó không thể tạo ra một cách đơn giản bằng cách liên kết các bậc
20
đầu tiên. Vì lí do đó, nếu sử dụng nhiều hơn hai vòng hồi tiếp số sẽ làm cho hệ
thống không ổn định.
1.2.2. Bitstream.
Bitstream có thể được chú ý như tín hiệu số hoặc tín hiệu tương tự. Bitstream
là một tín hiệu một bits nối tiếp với tốc độ của bits lớn hơn so với tốc độ của dữ
liệu: Minh họa của mạch được giới thiệu trong chương sau. Đặc tính cơ bản là
mức giá trị trung bình biểu diễn giá trị trung bình của tín hiệu ở ngõ vào. Mức
điện thế cao được biểu diễn cao nhất và mức thấp được biểu diễn thấp nhất có
thể của giá trị ngõ ra.
• Giá trị tương tự ở ngõ ra: ở múc cao hoặc thấp trong Bitstream biểu
diễn giá trị cao nhất hoặc thấp nhất của giá trị tín hiệu số ngõ ra.
• Giá trị số ở ngõ ra: ở mức cao hoặc mức thấp trong chuỗi Bitstream
biểu diễn giá trị cao nhất hoặc thấp nhất của giá trị tín hiệu số ngõ ra.
2. Methodology
Thiết kế một bộ Delta Sigma với 8 bits ở ngõ vào, giá trị điện thế
V
CC
=FS=1.8V.
Đối với bộ Delta Sigma 8-bits. Ta đưa 8-bits vào ngõ vào của bộ Delta

Sigma. Như phần lý thuyết ở trên ta có thể tính được giá trị của chuỗi Bitstream,
ngõ ra của bộ Delta Sigma. Đưa giá trị vào DAC 8bits là: 8
00000010
.
TIME
t0 t1 t2 t3 ……. t253 t254 t255 t256
∆
1536 0 0 0 ……. 0 0 0 0
21
OUT
∆
1538 2 2 2 …….. 2 2 2 2
∑
1024 514 516 518 …….. 1016 1018 1020 1022
OUT
∑
514 516 518 520 ……. 1018 1020 1022 1024
OUT
DAC
0 0 0 0 ……. 0 0 0 1
Ta có thể tính tương tự cho các giá trị khác của ngõ vào 8bits để cho ra được
giá trị của Bitstream tương ứng.
Ta có công thức tính điện thế ngõ ra của bộ chuyển đổi DAC :
256 256
OUT CC
n n
V FS V= =
Ví dụ: Ta chọn ngõ và là 8
0000 0010.
Chuỗi Bitstream khi đó sẽ có hai bit 1.

Các giá trị ở ngõ ra :
V
OUT
=
2
256
FS
IN
DAC
OUT
DAC
BITSTREAM
t 1 2 3…254 255 256
ANALOG OUTPUT
VOLTAGE(FS=V
CC
)
V(S)
0
0000 0000
0 0 0 ……..0 0 0 0
1
0000 0001
0 0 0 ……..0 0 1
1
256
FS×
22
2
0000 0010

0 0 0 ……..0 0 1
2
256
FS×
3
0000 0011
0 0 0 ……..0 0 1
3
256
FS×
……… ………….. ………………
254
1111 1110
0 1 1 ……..1 1 1
254
256
FS×
255
1111 1111
0 1 1 ……..1 1 1
255
256
FS×
3. Tools.
Việc thiết kế một IC luôn trải qua nhiều công đoạn. Với mỗi công đoạn khác ta
đều có các công cụ hỗ trợ. Việc hỗ trợ của các công cụ giúp chúng ta có thể hoàn
thành công việc nhanh hơn, chính xác hơn và có thể mô phỏng được các yêu cầu
thiết kế. Sau đây là một số công cụ chính được sử dụng trong luận văn này:
Simulink, Composer schematic editor, Virtuoso Layout Editor…
3.1. Simulink

Simulink là một phần mềm dùng để mô hình hóa, mô phỏng và phân tích một hệ
thống động. Simulink cung cấp cho ta hệ thống tuyến tính, hệ phi tuyến, các mô hình
trong thời gian liên tục hay gián đoạn hay một hệ lai bao gồm cả liên tục và gián đoạn.
Hệ thống cũng có nhiều tốc độ khác nhau có nghĩa là các phần khác nhau lấy mẫu và
cập nhật số liệu khác nhau.

Để mô hình hóa Simulink cung cấp một giao diện đồ họa để xây dựng mô hình như
là một sơ đồ khối sử dụng các thao tác “nhấn và kéo ” chuột. Với giao diện này bạn có
thể xây dựng mô hình như ta xây dựng trên giấy. Đây là sự khác xa các bản mô phỏng
23
trước mà nó yêu cầu ta đưa vào các phương trình vi phân và các phương trình sai phân
bằng một ngôn ngữ hay chương trình.
Simulink cũng bao gồm toàn bộ thư viện các khối như khối nhận tín hiệu, các
nguồn tín hiệu, các phần tử tuyến tính và phi tuyến, các đầu nối. Ta cũng có thể thay
đổi hay tạo ra các khối riêng của mình. Các mô hình đều có thứ bậc, bạn có thể xây
dựng mô hình theo cách từ dưới lên hay từ trên xuống. Bạn có thể xem hệ thống ở mức
cao hơn, khi đó ta clik đúp vào khối để xem chi tiết mô hình. Cách này cho phép ta
hiểu sâu sắc tổ chức của mô hình và tác động qua lại của các phần mềm như thế nào.
24auk hi tạo ra được mô hình, ta cũng có thể mô phỏng nó trong Simulink hay bằng
nhập lệnh trong cửa sổ lệnh của Matlab. Các Menu đặc biệt thích hợp cho các công
việc có sự tác động qua lại lẫn nhau, trong khi sử dụng dòng lệnh hay được dùng để
chạy một loạt các mô phỏng. Sử dụng các bộ Scope và các khối hiển thị khác ta có thể
xem kết quả trong khi đang chạy mô phỏng. Hơn nữa bạn có thể thay đổi thông số và
xem nó có gì thay đổi một cách trực tiếp.
3.1.1. Khởi động Simulink.
Có nhiều cách để mở chương trình hoạt động Simulink.
• Kích vào biểu tượng trên thanh công cụ của Matlab.
• Gõ lệnh Simulink trên cửa sổ lệnh của Matlab.
3.1.2. Sử dụng.
Giao diện khi mới khởi động Simulink :

24
Hình 3. 1 Giao diện mới khởi động Simulink
Các thao tác cơ bản
• Tạo cửa sổ mô hình mới: File/New/Model.
• Mở các mô hình có sẵn : File/Open.
• Lưu trữ một file mô hình(có đuôi là *.mdl): File/Save hoặc File/Save As.
• Soạn thảo: sao chép, di chuyển, đánh dấu, xóa, tạo subsystems, nối 2 khối,
di chuyển đường nối…
25