tiểu luận môn điện tử số đề tài TÌM HIỂU CÁC HỌ CỔNG LOGIC, THIẾT KẾ VÀ MÔ PHỎNG MẠCH GIẢ ĐỊNH CÂN HÀNH LÝ KHI LÀM THỦ TỤC CHO HÀNH KHÁCH

HỌC VIỆN HÀNG KHÔNG VIỆT NAM
KHOA ĐIỆN TỬ VIỄN THÔNG HÀNG KHÔNG

ĐIỆN TỬ SỐ
Giảng viên: Thầy Nguyễn Minh Tùng
Đề tài tiểu luận:
TÌM HIỂU CÁC HỌ CỔNG LOGIC, THIẾT KẾ VÀ
MƠ PHỎNG MẠCH GIẢ ĐỊNH CÂN HÀNH LÝ KHI
LÀM THỦ TỤC CHO HÀNH KHÁCH

Họ tên: Phạm Văn Thắng
Mã số sinh viên: 1953020040
Lớp: 19ĐHĐT01
Tên học phần: Điện Tử Số
Mã học phần: 011100010102

THÀNH PHỐ HỒ CHÍ MINH, NĂM 2021


HỌC VIỆN HÀNG KHÔNG VIẸT NAM
KHOA ĐIỆN TỬ VIỄN THÔNG HK

CỘNG HÒA XÃ HỘI CHỦ NGHĨA VIỆT NAM

Độc lập - Tự do - Hạnh phúc

NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN
..........................................................................................
..........................................................................................
..........................................................................................
..........................................................................................

..........................................................................................
..........................................................................................
Phần đánh giá:


Ý thức thực hiện:



Nội dụng thực hiện:



Hình thức trình bày:



Tổng hợp kết quả:
Điểm bằng số:

Điểm bằng chữ:

(Quy định về thang điểm và lấy điểm tròn theo quy định của trường)
Tp. Hồ Chí Minh, ngày

tháng

năm 2021

GIÁO VIÊN HƯỚNG DẪN

(Ký và ghi rõ họ tên)

LỜI NÓI ĐẦU


Từ thời xa xưa đến nay, con người giao tiếp với nhau chủ yếu qua ngơn
ngữ nói và ngơn ngữ hình thể. Những gì họ giao tiếp, thu nhận và truyền đạt cho
nhau được gọi là thông tin. Những thông tin này có thể ở dạng âm thanh, hình
ảnh, ký hiệu,…Ngày nay với sự phát triển mạnh mẽ và vượt bậc của công nghệ,
những thông tin mà chúng ta truyền đạt đi hoặc thu nhận được khơng cịn bị giới
hạn bởi không gian và thời gian nữa. Những thông tin này có thể được truyền đi
xa và có thể lưu giữ được là nhờ vào các thiết bị điện tử. Những thông tin được
truyền dẫn qua các thiết bị điện tử dưới dạng tín hiệu điện áp và dịng điện. Các
tín hiệu này được phân làm 2 loại: tín hiệu liên tục và tín hiệu gián đoạn. Tín
hiệu liên tục là tín hiệu có sự thay đổi giá trị của một đại lượng tham chiếu nào
đó theo thời gian. Tín hiệu gián đoạn với đặc trưng là tín hiệu số chỉ bao gồm 2
mức điện áp: cao (hoạt động) và thấp (không hoạt động). Với sự phát triển của
thời đại kỹ thuật số, hầu hết các board mạch điện tử đều sử dụng các IC số được
điều khiển bằng các mức điện áp logic quy định, nhằm giúp tối ưu hóa và bố cục
hóa lệnh điều khiển. Một người kỹ sư điện tử cần nắm vững về tính năng, đặc
điểm cũng như cách thức hoạt động của các họ IC số hiện nay để giúp củng cố
kiến thức và nâng cao tay nghề trong lĩnh vực thiết kế, sửa chữa điện tử.


MỤC LỤC
CHƯƠNG 1: CẤU TẠO MẠCH ĐIỆN CỔNG LOGIC......................................1
1.1. Tìm hiểu về mạch điện cổng logic............................................................1
1.1.1. Các họ IC cổng logic..........................................................................1
1.1.2. Các loại vi mạch.................................................................................2
1.2. Mạch logic tổ hợp TTL.............................................................................2

1.2.1. Các chủng loại IC họ TTL..................................................................2
1.2.2. Đặc điểm và thông số của các chủng IC họ TTL...............................3
1.3. Cấu tạo mạch điện cổng NAND TTL.......................................................6
1.3.1. Sơ đồ nguyên lý..................................................................................6
1.3.2. Nguyên lý hoạt động..........................................................................6
1.4. Cấu tạo mạch điện cổng logic có cực thu để hở (open collector).............7
1.4.1. Sơ đồ nguyên lý..................................................................................7
1.4.2. Nguyên lý hoạt động..........................................................................7
1.4.3. Ưu điểm – Khuyết điểm của mạch.....................................................7
1.5. Cấu tạo mạch điện cổng logic có ngõ ra ba trạng thái..............................8
1.5.1. Sơ đồ nguyên lý..................................................................................8
1.5.2. Nguyên lý hoạt động..........................................................................8
1.6. Tìm hiểu về khả năng tỏa ra (Fan out)......................................................9
1.6.1. Khái niệm về “Fan out”......................................................................9
1.6.2. Ví dụ minh họa...................................................................................9
CHƯƠNG 2: THIẾT KẾ MẠCH CÂN HÀNH LÝ...........................................10
2.1. Yêu cầu đề bài:.........................................................................................10
2.2. Hướng giải quyết bài toán........................................................................10
2.3. Sơ đồ khối của mạch thiết kế...................................................................11
2.4. Chức năng của từng khối thiết kế.............................................................12
2.4.1. Khối nguồn cấp 5V............................................................................12
2.4.2. Khối tạo xung vuông.........................................................................13
2.4.3. Khối xử lý mạch cân hành lý.............................................................14
2.4.4. Khối mạch đếm tuần hoàn từ 5 đến 30..............................................15


2.4.5. Khối xử lý – giải mã hiển thị led 7 đoạn...........................................16
2.4.6. Khối giả định cân hành lý..................................................................18
2.4.7. Khối hiển thị số Kg và đèn báo hiệu.................................................18
2.5. Những thông tin quan trọng.....................................................................19

CHƯƠNG 3: MÔ PHỎNG MẠCH TRÊN PROTEUS......................................20
3.1. Khi chưa cân hành lý (khi nhả nút nhấn ra).............................................20
3.2. Khi cân hành lý (khi nhấn giữ nút nhấn)..................................................20
CHƯƠNG 4: KẾT LUẬN...................................................................................23


CHƯƠNG 1: CẤU TẠO MẠCH ĐIỆN CỔNG LOGIC
1.1.

Tìm hiểu về mạch điện cổng logic

1.1.1.

Các họ IC cổng logic

Hầu hết toàn bộ vi mạch kỹ thuật số được chế tạo các linh kiện lưỡng cực
hoặc các linh kiện hiệu ứng trường. Các họ cổng logic khác nhau có tên
gọi và ký hiệu khác nhau.
Các họ cổng logic xây dựng dựa trên việc tích hợp các linh kiện lưỡng
cực bao gồm:



Diode logic (DL)



Resistor transistor logic (RTL)



Diode transistor logic (DTL)



Transistor transistor logic (TTL)



Emitter coupled logic (ECL)



Integrated injection logic (I2L)

Các họ cổng logic xây dựng dựa trên việc tích hợp các linh kiện hiệu ứng
trường bao gồm:



PMOS (sử dụng mosfet kênh P)



NMOS (sử dụng mosfet kênh N)



CMOS (sử dụng cả 2 loại mosfet kênh N và kênh P)

Một họ cổng logic được xây dựng dựa trên việc tích hợp cả 2 loại linh
kiện lương cực và hiệu ứng trường là: Bi - MOS
Ba họ logic DL, RTL và DTL là một trong những họ cổng logic được chế
tạo đầu tiên và có tầm quan trọng đối với lịch sử phát triển của điện tử số.
1


Tuy nhiên cho đến nay 3 cổng logic này dần trở nên lỗi thời và ít được sử
dụng khi có xuất hiện của họ cổng logic TTL. Họ cổng PMOS và I 2L chủ
yếu được sử dụng trong các mạch tích hợp quy mơ lớn.
Ngày nay, các họ cổng logic được sử dụng rộng rãi và phổ biến là: TTL,
CMOS, ECL, NMOS và Bi – MOS. Trong đó, 2 họ cổng đứng đầu về khả
năng ứng dụng cao là TTL và CMOS.

1.1.2.

Các loại vi mạch

Vi mạch với tên gọi thông dụng là chip hay IC (Integrated Circuit) là
mạch tích hợp các linh kiện bán dẫn hay thụ động trong một khối thiết kế
nhất định để thực hiện một hoặc một số chức năng nhất định. Vi mạch
được phân loại dựa trên mật độ tích hợp của vi mạch đó, bao gồm:



Small – scale Integration (SSI): có mật độ tích hợp nhỏ với các IC ít hơn
12 cổng logic.



Medium - scale Integration (MSI): có mật độ tích hợp lớn hơn với các IC
từ 12 đến 99 cổng.



Large - scale Integration (LSI): có mật độ tích hợp lớn hơn MSI.



Very large - scale Integration (VLSI): có mật độ tích hợp có thể đạt
10.000 cổng.



Ultra large – scale Integration (ULSI): với hơn 100.000 cổng trong 1 IC.



Giga – scale Integration (GSI): có mật độ tích hợp trên 1 triệu cổng.

 Xã hội ngày càng phát triển kéo theo cơng nghệ tích hợp IC cũng phát
triển với tốc độ rất nhanh. Bằng chứng là việc các IC hiện nay được chế
tạo với kích thước rất nhỏ nhưng có mật độ tích hợp vơ cùng lớn.

1.2.

Mạch logic tổ hợp TTL

1.2.1.

Các chủng loại IC họ TTL
2


Các chủng loại IC họ TTL được chế tạo từ việc tích hợp các transistor
lưỡng cực (BJT). Các chủng loại IC họ TTL được phân biệt dựa vào các
ký tự đầu của ký hiệu. Có 2 dạng ký hiệu là: 74xxx và 54xxx. Đối với loại
74xxx hoạt động trong dải nhiệt độ từ 0  700C, được sử dụng rộng rãi
và phổ biến. Đối với loại 54xx có dải nhiệt độ hoạt động rộng hơn từ -55
 1250C, được ứng dụng trong các môi trường đặc biệt chẳng hạn như
trong quân đội. Các chủng loại IC họ TTL bao gồm:

 Standard TTL: là dạng IC họ TTL chuẩn. Ký hiệu: 74 và 54.
 Low

power TTL: là dạng IC họ TTL công suất thấp. Ký hiệu: 74L và

54L.

 High

power TTL: là dạng IC họ TTL công suất cao. Ký hiệu: 74H và

54H.

 Schottky TTL: là dạng IC họ Schottky TTL có ưu điểm giảm thời gian trễ
của mạch bằng cách ngưng không cho các transistor cấu tạo rơi vào trạng
thái bão hòa sâu. Ký hiệu: 74S và 54S.

 Low power schottky TTL: là dạng IC họ Schottky TTL có cơng suất thấp.

Ký hiệu: 74LS và 54LS.

 Advanced Schottky TTL: là dạng IC họ Schottky TTL được cải tiến về
công suất tiêu tán lẫn tốc độ chuyển mạch. Ký hiệu: 74AS và 54AS.

 Advanced low power

Schottky TTL: : là dạng IC họ Schottky TTL cải

tiến có cơng suất thấp. Ký hiệu: 74ALS và 54ALS.

 Fast TTL: là dạng IC họ TTL nhanh dùng cơng nghệ tích hợp mới. Ký
hiệu: 74F và 54F.

1.2.2.

Đặc điểm và thông số của các chủng IC họ TTL

 Đặc điểm
3




Các IC họ TTL chỉ cho phép cấp nguồn 5V, dao động từ 4.5V 
5.5V.



Các mức điện áp vào – ra quy định trạng thái logic cho mạch được thể

hiện như hình 1.1:

Hình 1.1: Các mức điện áp vào ra của họ TTL
Đối với đầu vào: điện áp từ 0  0.8V được quy định là mức logic 0.
điện áp từ 2  5V được quy định là mức logic 1.
Đối với đầu ra:

điện áp từ 0  0.4V được quy định là mức logic 0.
điện áp từ 2.4  5V được quy định là mức logic 1.

Các mức điện áp nằm ở khoảng giữa là các khoảng điện áp treo, không
xác định được mức logic.



Các IC thuộc họ TTL khi kết nối trong mạch nếu ngõ vào nào không
được kết nối tín hiệu thì mặc định ngõ vào đó có mức logic 1. Đây được
coi là ngõ vào thả nổi.

 Thơng số
 Dịng điện và điện áp:
Gồm các mức điện áp và dòng điện được ký hiệu như sau:
VIH(min): là mức điện áp đầu vào tối thiểu để đạt mức logic 1.
VIL(max): là mức điện áp đầu vào tối đa để đạt mức logic 0.
VOH(min): là mức điện áp đầu ra tối thiểu để đạt mức logic 1.
4


VOL(max): là mức điện áp đầu ra tối đa để đạt mức logic 0.
IIH: là dòng điện ngõ vào ở mức logic 1.

IIL: là dòng điện ngõ vào ở mức logic 0.
IOH: là dòng điện ngõ ra ở mức logic 1.
IOL: là dòng điện ngõ ra ở mức logic 0.
 Công suất tiêu thụ:
Lượng công suất tiêu thụ của một IC được tính bằng dịng điện I CC lấy
từ nguồn VCC. Ta có cơng thức xác định cơng suất tiêu thụ như sau:
P = ICC x VCC
 Thời gian trì hỗn (delay):
Bất kì một tín hiệu logic nào khi đi qua một mạch điện ln có tình
trạng bị delay.

Hình 1.2: Thời gian trễ lan truyền
Ta có:
tpLH: là thời gian delay khi chuyển trạng thái từ mức logic 0 lên 1
tpHL: là thời gian delay khi chuyển trạng thái từ mức logic 1 xuống 0



Lề nhiễu:
Lề nhiễu có thể hiểu nơm na là các mức điện áp không mong muốn
xuất hiện trong mạch, do tác động từ các điện từ trường phát sinh trong
mạch hoặc bị tác động từ bên ngoài.
5


Hình 1.3: Lề nhiễu
Ta có:

VNL: lề nhiễu mức thấp
VNH: lề nhiễu mức cao

Công thức xác định:
VNL = VIL(max) – VOL(max)
VNH = VOH(min) – VIH(min)

1.3.

Cấu tạo mạch điện cổng NAND TTL

1.3.1.

Sơ đồ nguyên lý

Hình 1.4: Sơ đồ nguyên lý cổng NAND họ TTL (bên trái) và sơ đồ mạch tương
đương của transistor Q1 (bên phải)
Ở hình 1.4 chỉ minh họa mạch cổng NAND TTL 2 đầu vào là A và B. Có
thể mắc thêm nhiều đầu vào với cách mắc tương tự A, B

1.3.2.

Nguyên lý hoạt động
6


 Q1

sẽ ở trạng thái ON khi một trong 2 diode D 2 và D3 được phân cực

thuận. Khi Q1 ON  Q2 OFF do cực B của Q2 không có dịng chạy vào.
Khi Q2 OFF  cực C của Q2 có mức điện áp cao  Q3 ON. Đồng thời do

Q2 OFF nên Q4 cũng OFF do không được phân cực. Như vậy, Y sẽ cho ra
mức điện áp cao.

 Q1 sẽ ở trạng thái OFF khi cả 2 diode D2 và D3 bị phân cực nghịch. Lúc
này Q2 sẽ ON vì dịng điện từ Vcc đi qua R1 và D4 phân cực cho cực B
của Q2. Khi Q2 ON kéo hết dòng điện về mass làm Q 3 OFF, đồng thời làm
Q4 ON. Như vậy, Y sẽ cho ra mức điện áp thấp.

 Bảng trạng thái hoạt động:

1.4.

Cấu tạo mạch điện cổng logic có cực thu để hở (open collector)

1.4.1.

Sơ đồ nguyên lý

Hình 1.5: Sơ đồ nguyên lý mạch TTL hở cực thu
Mạch hình 1.5 tương tự như mạch hình 1.4 chỉ có điều đặc biệt là ta gỡ bỏ
Q3, lúc này cực C của Q4 bị hở mạch mêm ta gọi mạch trên là mạch hở cực thu.
Đối với trường hợp này nếu ta cho mạch hoạt động thì đầu ra khơng thể có mức
7


logic cao được. Do đó cần kết nối một điện trở kéo lên nguồn Vcc là R P để khắc
phục tình trạng đó.

1.4.2.

Ngun lý hoạt động

Ta chỉ xét ở Q4 vì Q1 và Q2 hoạt động giống như đã nói ở cổng NAND
TTL (hình 1.4).

 Khi Q4 ON sẽ kéo hết tồn bộ dịng điện về mass nên ngõ ra sẽ cho mức
điện áp thấp.

 Khi Q4 OFF thì điện áp ra sẽ có mức cao và chính bằng Vcc.
1.4.3.

Ưu điểm – Khuyết điểm của mạch

Ưu điểm:



Giải quyết được vấn đề chia sẻ đường dây chung của các ngõ ra bằng
việc cho phép kết nối các ngõ ra của nhiều cổng logic khác nhau. Khi tất
cả các đầu vào có mức logic cao thì đầu ra sẽ cho mức logic cao. Ngược
lại khi chỉ có 1 đầu vào có mức logic thấp thì đầu ra sẽ cho mức logic
thấp.

Hình 1.6: Sơ đồ kết nối các ngõ ra của mạch TTL hở cực thu
Dựa vào hình 1.6, các điểm ra nối chung hoạt động như 1 cổng AND ảo.



Ứng dụng việc dùng trở kéo lên nguồn điện thế cao để chế tạo ra các IC
dùng cho các tải đặc biệt.

Nhược điểm: Mạch hoạt động còn bị ảnh hưởng bởi giá trị điện trở R P.
Điện trở RP phải có giá trị đủ nhỏ để khi có dịng tải thì điện áp ngõ ra
8


khơng nhỏ hơn VOH(min). Bên cạnh đó, giá trị điện trở R P cũng phải đủ lớn
để giới hạn được dòng qua Q4 khi Q4 dẫn, đảm bảo ngõ ra mức thấp
không lớn hơn VOL(max).

1.5.

Cấu tạo mạch điện cổng logic có ngõ ra ba trạng thái

1.5.1.

Sơ đồ ngun lý

Hình 1.7: Sơ đồ mạch cổng đảo họ TTL có 3 trạng thái ra

1.5.2.

Nguyên lý hoạt động

Khi ENABLE = 1: diode D1 sẽ bị phân cực nghịch. Mạch lúc này hoạt
động như một cổng đảo bình thường: khi input = 1  Q1 OFF  Q2 ON
 Q3 OFF và Q4 ON  Y = 0; khi input = 0  Q1 ON  Q2 OFF  Q3
ON và Q4 OFF  Y = 1.
Khi ENABLE = 0: diode D1 dẫn làm cực thu của Q2 ghim áp ở mức thấp.
Điều này dẫn đến Q3 và Q4 khóa  đầu ra ở trạng thái tổng trở cao.
Bảng chân lý:

9


1.6.

Tìm hiểu về khả năng tỏa ra (Fan out)

1.6.1.

Khái niệm về “Fan out”

Fan out là hệ số tải hay còn được gọi là khả năng tỏa ra được định nghĩa
là số lượng ngõ vào tối đa của một IC có thể nối với ngã ra của một IC
cùng loại mà vẫn đảm bảo mạch hoạt động ổn định.

1.6.2.

Ví dụ minh họa

Cho một cổng logic TTL có các thơng số sau:
IOH(max) = 1 (mA)
IOL(min) = 20 (mA)
IIH(max) = 50 ( μA)
IIL(min) = 2 (mA)

-

Khả năng tỏa ra ở mức cao:
−3

I OH
1.10
Fan – out H = I =
= 20
50.10−6
IH

-

Khả năng tỏa ra ở mức thấp:
I OL

20

Fan – out L = I = 2 = 10
IL
 Để an toàn khi sử dụng mạch ta chọn giá trị Fan – out nhỏ hơn là 10.

CHƯƠNG 2: THIẾT KẾ MẠCH CÂN HÀNH LÝ
2.1. Yêu cầu đề bài:
Thiết kế mạch giả định cân hành lý khi làm thủ tục cho hành khách:
Mạch sẽ hiển thị ngẫu nhiên trong khoảng 5 Kg đến 30 Kg.
Mạch sẽ thể hiện thông báo số cân nặng của hành lý vượt quá 15 Kg.
2.2. Hướng giải quyết bài toán

10


Giả định nút nhấn (button) trong mô phỏng trên Proteus hoạt động như
một cái cân (a scale) với nguyên lý sau:

- Khi có vật nặng đặt lên cân tương ứng với việc ta tác động lực đặt lên
nút nhấn trong mạch thiết kế (nhấn giữ nút nhấn).
- Khi vật nặng được bỏ xuống khỏi cân tương ứng với việc nút nhấn bật ra
(thả nút nhấn).
Có 2 hướng giải quyết bài toán:
- Hướng thứ 1: sử dụng vi điều khiển để lập trình hiển thị led 7 đoạn và
đèn báo. Hướng giải quyết này sẽ giúp tối ưu hóa linh kiện ta sử dụng và
khiến việc thiết kế, cài đặt mạch trở nên dễ dàng hơn. Tuy nhiên vì mơn
học này là mơn điện tử số, chúng ta đang tìm hiểu về cấu tạo và chức
năng hoạt động của từng linh kiện, từng cổng logic rời rạc cụ thể. Do đó
để thể hiện được độ hiểu sâu và vận dụng cao những gì đã học trong mơn
học này em quyết định thực hiện hướng thứ hai.
- Hướng thứ 2: Vận dụng các cổng logic và các IC số để cài đặt mạch.
Cách này sẽ tốn nhiều linh kiện hơn hướng 1, tuy nhiên nó sẽ đánh giá
được một cách khách quan và chi tiết trong cách vận hành mạch.
Cách giải quyết bài tốn:
- Vì u cầu thứ nhất buộc ta phải hiển thị một số ngẫu nhiên từ 5 đến 30
nên điều đầu tiên cần làm là thiết kế một mạch đếm cho đếm lên từ 5 đến
30 rồi quay lại chu kỳ đếm.
- Vì yêu cầu là hiển thị ngẫu nhiên nên ý tưởng ở đây là khi ta chưa nhấn
nút tức là chưa có vật nặng đặt lên cân thì hiển thị lên led 7 đoạn số 00.
Lúc này ta vẫn cho xung đếm chạy bình thường. Tiếp theo, khi nhấn nút
tức là khi cân hành lý thì sẽ dừng xung cấp cho mạch đếm bằng cách cho
xung cấp không dao động (nối VCC), lúc này mạch sẽ ngừng đếm và ta sẽ
giải mã hiển thị số đếm tương ứng trên led 7 đoạn.

11


- Yêu cầu thứ 2 là báo hiệu khi số cân lớn hơn 15. Lúc này chỉ cần sử

dụng các cổng so sánh hoặc IC so sánh để thực hiện và hiển thị báo hiệu
bằng việc làm sáng led.
2.3. Sơ đồ khối của mạch thiết kế

Hình 2.1: Sơ đồ khối mạch giả định cân hành lý cho hành khách
Dấu mũi tên (→) trên sơ đồ khối thể hiện sự tác động của khối này đến
khối kia. Sơ đồ khối thể hiện một cách tường minh và bao quát cách vận hành
mạch. Sơ đồ hình 2.1 là sơ đồ khối theo logic, không hề tuân theo một quy định
khoa học nào cụ thể.
2.4. Chức năng của từng khối thiết kế
12


Hình 2.2: Tổng quan về các khối thiết kế trên proteus
Mạch gồm 7 khối cơ bản bao gồm: khối nguồn cấp 5V, khối tạo xung
vuông, khối xử lý mạch cân hành lý, khối mạch đếm tuần hoàn từ 5 đến 30, khối
xử lý – giải mã hiển thị led 7 đoạn, khối giả định cân hành lý và khối hiển thị số
Kg và đèn báo hiệu. Cùng đi tìm hiểu chức năng của từng khối:
2.4.1. Khối nguồn cấp 5V

Hình 2.3: Sơ đồ nguyên lý khối nguồn cấp 5V
Ở khối nguồn cấp 5V ta đi tiến hành hạ áp và chỉnh lưu từ nguồn điện
xoay chiều 220V có tần số f = 50 Hz.

 Đầu tiên, ta hạ áp từ 220VAC xuống cịn 9VAC thơng qua máy biến áp.

13


 Tiếp theo, vì điện áp 9V sau khi hạ áp còn là điện áp xoay chiều nên tiến

hành chỉnh lưu về dạng một chiều thơng qua cầu diode.

 Tín hiệu điện áp sau khi chỉnh lưu ta cho qua một tụ lọc C 1 = 2200uF để
sang phẳng điện áp thành một chiều rồi sau đó cho qua IC 7805 để ghim
áp ra tại 5V. Tụ C2 = 2200uF và C3 = 100nF có tác dụng lọc nhiễu cho
mạch một lần nữa để đảm bảo dạng sóng ra ghim áp tại điện áp một chiều
5V.
2.4.2. Khối tạo xung vng

Hình 2.4: Sơ đồ nguyên lý khối tạo xung vuông
Ta sử dụng IC555 để tạo ra xung vng có D% = 50% và f = 1KHz.

 Nguồn cấp cho IC555 là nguồn 5V (VCC) được tạo ra ở mạch nguồn.
 Diode D1 có tác dụng ngăn dịng điện nạp cho tụ C4 đi qua R2.
 Diode D2 có tác dụng dẫn dòng điện xả của tụ C4 đi về mass. Gắn thêm D2
để tạo sự cân bằng giữa 2 nhánh nạp và xả cho tụ C4  tạo ra D% = 50%.

 Muốn tạo xung vng có tần số 1KHz thì thời gian nạp và thời gian xả
của tụ điện C4 phải bằng nhau.

 Ta có cơng thức tính chu kỳ của dạng sóng vng:
14


1

1

T = ln(2).(R1 + 2R2).C4 = f = 1000 = 0.001 (s)
Chọn C4 = 1 (uF)

0,001

 R1 + 2R2 = ln ( 2 ) .1 . 10

−6

≈ 1443 (Ω)

(1)

Mà để tạo ra D% = 50% tức là thời gian nạp và xả của tụ phải bằng nhau.
Ta thiết kế mạch sử dụng 2 diode để khi nạp: dòng điện sẽ đi qua R1 và D1
nạp vào tụ C4 và khi xả: dòng điện xả qua R2 qua D2 về mass.
Do đó giá trị R1 phải bằng R2.

(2)

Từ (1) và (2)  R1 = R2 ≈ 470 (Ω)
Như vậy: để tạo ra dạng sóng vng chuẩn 5V, f = 1KHz và D% = 50% ta cài
đặt các thông số sau:
R1 = R2 = 470 (Ω)
C4 = 1 (uF)
Tụ C5 là tụ lọc nên chọn loại 104: C5 = 100 (nF)
2.4.3. Khối xử lý mạch cân hành lý

Hình 2.5: Sơ đồ nguyên lý khối xử lý mạch cân hành lý

15

 Ở khối này ta tiến hành đi chọn xung CLK cấp cho “khối mạch đếm tuần
hoàn từ 5 đến 30” bằng việc sử dụng Mux 4 – 1 là IC chọn kênh
74LS153.

 Sử dụng thêm 2 con Flip-Flop JK để đếm xung lên đồng bộ và quy định
kênh chọn cho 2 chân A (chân 14) và B (chân 2) của IC 74LS153.

 Tín hiệu vào “THE SCALE” được lấy từ “khối giả định cân hành lý” (sẽ
được nói sau) có 2 mức logic 0 và 1.
Khi THE SCALE = 0  2 flip-flop sẽ ở trạng thái reset, lúc này 2 đầu ra
Q của 2 flip flop sẽ cho mức 0  qua cổng AND cho mức 0. Lúc này dù
xung kích “CLOCK” có tác đơng như thế nào thì 2 đầu Q ra của 2 flipflop vẫn ở mức 0. Do đó, IC chọn kênh 74153 sẽ chọn kênh 0 tức là chọn
xung CLK ra chính là xung CLOCK.
Khi THE SCALE = 1  chân reset sẽ bị vơ hiệu và flip-flop nhận xung
kích CLOCK. Khi 2 đầu ra Q ở mức 1 hết thì qua cổng AND sẽ cho mức
1. Lúc này cổng OR ra sẽ luôn có mức 1 làm 2 flip-flop dừng đếm. Do đó,
IC chọn kênh sẽ chọn kênh 3 tức là cho đầu ra CLK = 1.
2.4.4. Khối mạch đếm tuần hoàn từ 5 đến 30

Hình 2.6: Sơ đồ nguyên lý khối mạch đếm tuần hoàn từ 5 đến 30
16


Vì mạch đếm đến 30 nên cần tối thiểu 5 Flip-Flop JK mắc theo kiểu mạch
đếm lên không đồng bộ. Ở đây ta có 2 điều cần giải quyết: thứ nhất là làm sao
để mạch đếm bắt đầu từ 5? Thứ 2 là làm sao để mạch đếm tới 30 rồi quay về 5?

 Ở vấn đề thứ nhất: Dựa vào hình 2.6, từ trái qua phải ta gọi tên lần lượt
các Fip-Flop từ Flip-Flop 0 đến Flip-Flop 4, các chân của Flip-Flop cũng
tương ứng với số thứ tự này. Để mạch đếm bắt đầu từ 5 thì buộc Q 0 = Q2

= 1 và Q1 = Q3 = Q4 = 0. Để thực hiện được điều này ta mắc R3 và C6 như
trên hình. Ngay tại thời điểm khi vừa khởi động mạch, vì tụ C 6 dẫn điện
về mass hết nên điểm ra lấy giữu R 3 và C6 có mức 0. Mức 0 này sẽ được
cấp tương ứng vào các chân SET của Flip-Flop 0 và Flip-Flop 2. Đồng
thời, mức 0 này cũng được cấp vào các chân RESET của Flip-Flop 1,3 và
4 để mạch đếm bắt đầu từ 5. Sau khi khởi động mạch một thời gian ngắn
thì do tính chất của tụ là khi nạp đầy sẽ ngăn dịng qua nó nên điểm ra có
mức logic 1 và cho 5 Flip-Flop đếm lên bình thường.

 Ở vấn đề thứ hai: để mạch đếm từ 30 quay về 5 thì số trung gian chuyển
đổi là số 31 tức 31 sẽ là tín hiệu để mạch đếm về 5. Khi mạch đếm tới 31
thì 5 đầu ra Q của 5 Flip-Flop đều ở mức 1 hết. Ta có 5 đầu ra Q vào cổng
NAND 5 đầu vào để tín hiệu lấy sau cổng NAND là mức 0. Lúc này tín
hiệu sau cổng NAND cùng với tín hiệu ra lấy giữa R 3 và C6 đi qua một
cổng AND để cấp cho các chân SET: S 0, S2 và các chân RESET: S1, S3, S4
đếm về 5. Tín hiệu ta cần cấp cho các chân SET và RESET phía trên là
mức 0 để đếm 5 nên cho 2 tín hiệu kích đếm 5 qua cổng AND, vì chỉ cần
1 tín hiệu có mức 0 mạch sẽ đếm 5.
2.4.5. Khối xử lý – giải mã hiển thị led 7 đoạn

17


Hình 2.7: Sơ đồ nguyên lý khối xử lý – giải mã hiển thị led 7 đoạn
Một điều đặc biệt là khi mã BCD lớn hơn 9 thì khơng cịn đúng nữa, do
đó việc hiển thị Led 7 đoạn sẽ bị sai. Ta xét các điều kiện sau:

 Khi mạch đếm < 10 thì cộng 5 bit đếm từ khối mạch đếm cho 0.
 Khi mạch đếm > 9 và < 20 thì cộng 5 bit đếm cho 6.
 Khi mạch đếm > 19 và < 30 thì cộng 5 bit đếm cho 12.

18


 Khi mạch đếm = 30 thì cộng 5 bit đếm cho 18.
Sử dụng IC cộng 4 bit 7483 để thực hiện cộng. Năm cổng OR 3 đầu vào
dùng để chọn lọc ra hệ số cộng tương ứng (0 hoặc 6 hoặc 12 hoặc 18).
Nhằm phục vụ việc hiển thị led 7 đoạn là 00 khi cân chưa có vật tác động
(chưa nhấn nút) thì ta sử dụng 6 cổng AND để thực hiện điều đó.
Dùng 2 IC4511 để tiến hành giải mã mã BCD sang led 7 đoạn.

Lực tác động
xuống

2.4.6. Khối giả định cân hành lý

Hình 2.8: Sơ đồ nguyên lý khối giả định cân hành lý
Tín hiệu “THE SCALE” đã được nói đi nói lại ở các khối trên được tạo ra
từ “Khối giả định cân hành lý”. Khi chưa nhấn nút sẽ xuất mức 0 và khi nhấn
nút sẽ xuất mức 1.
2.4.7. Khối hiển thị số Kg và đèn báo hiệu

19


Hình 2.9: Sơ đồ nguyên lý khối hiển thị số Kg và đèn báo hiệu

 Led 7 đoạn sẽ hiển thị giá trị tương ứng: hiện 00 khi chưa nhấn nút và
hiện ngẫu nhiên từ 5 đến 30 khi nhấn nút.

 Xét các điều kiện > 15 bằng các cổng logic trên hình 2.9. Điều đặc biệt là

tại sao khơng nối thẳng tín hiệu ra từ U42 ra led mà phải mắc như trên?
Trả lời: khi ta nhấn nút để dừng xung đếm, có thể lúc đó xung cần một
khoảng thời gian để dần chậm lại và phẳng ở mức 1 nên số hiển thị có thể
bị dao động  Đèn báo sẽ nhấp nháy không ổn định. Xử lý kỹ thuật bằng
cách mắc như trên để khi nhấn nút mà mạch cịn dao động thì cho dù số
có lớn hơn 15 đèn vẫn không sáng. Khi số đếm dừng hẳn thì tụ sẽ được
nạp và cho đầu ra lấy giữa R5 và C7 mức 1  LED – YELLOW sáng.
2.5. Những thơng tin quan trọng
Khi mắc mạch ngồi thực tế cần thêm các trở hạn dòng tương ứng ở các
đầu led 7 đoạn và led báo.
Có thể trên mơ phỏng ta sử dụng nhiều cổng logic làm cho mạch trở nên
rối ren nhưng khi cài đặt mạch ngoài thực tế thì có thể sử dụng các IC tích
hợp các cổng logic để thay thế  làm tiết kiệm diện tích mạch thiết kế.
Thực tế có thể thay thế led báo bằng còi báo hiệu âm thanh khi cân nặng
vượt quá 15 Kg cũng là một ý tưởng hay và tiện trong việc nhận biết.
20