BTL Nghiên cứu vi mạch 74LS373

Đề Tài:

Nghiên cứu vi mạch 74LS373


MENU
A:Vi mạch 74LS373.............................................................................................2
1:Giới thiệu:......................................................................................................2
2:Chức năng:.....................................................................................................3
3:Đặc điểm:.......................................................................................................5
4.Cấu tạo:..........................................................................................................6
5:Hoạt động:.....................................................................................................7
B.Mạch giải mã địa chỉ.........................................................................................9
1.Giới thiệu.......................................................................................................9
2. Chức năng...................................................................................................10
3. Phân loại.....................................................................................................11
4. Hoạt động:...................................................................................................11
5. Thiết kế:......................................................................................................11

Khái quát nội dung:
Vi mạch 74LS373
-Khái quát vi mạch
-Chức năng
-Đặc điểm
-Cấu tạo
-Hoạt động

A:Vi mạch 74LS373

Mạch giải mã địa chỉ
-Giới thiệu

-Chức năng
-Phân loại
-Hoạt động
-Thiết kế


1:Giới thiệu:
Sơ đồ chân vi mạch 74LS373

Vi mạch 74LS373 là loại vi mạch chốt truyền qua 8 bit cùng đệm 3 trạng thái.Thường
được dùng để tách và chốt địa chỉ,phân kenh,đệm BUS cho CPU.

2:Chức năng:

Tách và
chốt địa
chỉ

Làm
cổng
I/O

Chức
năng

Phân kênh
và đệm
BUS cho
CPU

• Nhằm mục đích giảm số chân của vi mạch CPU =>dồn kênh tín hiệu trên cùng
một chân =>74LS373 sẽ tách và tái tạo lại tín hiệu gốc cho các BUS độc lập (Bus
địa chỉ và bus dữ liệu).


• Tác dụng phân kênh và đệm BUS:
 Các Bus địa chỉ và dữ liệu dùng chung.
 Nâng cao khả năng tải của Bus.
• 74LS373 là 1 trong các chip MSI thường dùng làm cổng I/O.
• Khi số lượng cổng ít và cố định.Cách mắc mạch sẽ quyết định cho chip làm cổng
ra hay cổng vào và địa chỉ của nó.
Hoạt động của IC 74LS373 trong CPU 8088

 74LS373 là 1 trong các chip MSI thường dùng làm cổng I/O
 Khi số lượng cổng ít và cố định. Cách mắc mạch sẽ quyết định cho chip làm
cổng ra hay cổng vào và địa chỉ của nó
Sử dụng IC 74LS373 làm cổng ra.


3:Đặc điểm:
• Vi mạch 74LS373 là loại vi mạch chốt truyền qua 8 bít cùng đệm 3 trạng
thái.Đệm và chốt được điều khiển độc lập bằng các đầu vào điều khiển khác nhau
là:
- OC(Output Control):điều khiển cổng đệm
- LE(Latch Enable):điều khiển mở chốt
 /OC(Output Control):điều khiển cổng đệm
 LE(Latch Enable):điều khiển mở chốt
• Mức trễ: 19ns
• Dịng cung cấp: 24mA
Bảng chân lý của IC 74LS373

MODE activities
Kích hoạt và đọc
thanh ghi
Chốt và đọc thanh
ghi
Chốt và không cho
ra

OC
L
L
L
L
H
H

Input
G
H
H
L
L
L
L

Internal Register
DN
L
H
L

H
L
H

L
H
L
H
L
H

Output
Q0->Q7
L
H
L
H
(Z)
(Z)


Giá trị tuyệt đối
Cung cấp điện áp
Điện áp đầu vào
Nhiệt độ lưu trữ

Phạm vi hoạt động trong nhiệt độ không khí

7v
7v

-65 độ C -150 độ C

DM54LS

-55 độ C tới +125 độ C

DM74LS

0 độ tới +70 độ C

Điều kiện vận hành khuyến nghị 74LS373.
Symbol
Vcc
VIH
VIL
IOH
IOL
tW
tSU
tH
TA

Parameter

DM54LS373

Supply Voltage
High Level Input Vontage
Low Level Input Vontage
High Level Output Current

Low Level Output Current
Pulse Width
Enable High
(Note 2)
Enable Low
Data Setup Time (Notes 1&2)
Data Hold Time (Notes 1&2)
Free Air Operating Temperature

Min
4.5
2

Nom
5

DM74LS373

Max
5.5

Min
4.75
2

0.7
-1
12

Max

5.25
0.8
-2.6
24

15

15

15

15

5↓
20↓
-55

5↓
20↓
0

125

Nom
5

70

Note 1: The symbol ( ↓ ) indicates the falling edge of the clock pulse is used for
reference.

Note 2: TA = 25◦C and Vcc = 5V

4.Cấu tạo:
Sơ đồ cấu tạo IC 74LS373

• Vi mạch vao gồm các vi mạch chốt và các vi mạch cổng 3 trạng thái

Units
V
V
V
mA
mA
ns
ns
ns
◦C


• Vi mạch này thường được dùng để chốt địa chỉ trong máy PC/XT và chốt dữ liệu
trong các ứng dụng ghép nối máy tính
• Có 2 đường tín hiệu điều khiển là /OE và LE.
Kích thước vật lý


5:Hoạt động:
• Để phân kênh cho bộ vi xử lí 8088 người ta dùng hai vi mạch chốt 74LS373,một
chốt phân kênh và cho các tín hiệu AD7-AD0,một chốt phân kênh cho các tín
hiệu A19.S6-A16/S23.Sơ đồ ghép nối như sau:

• Muốn nâng cao khả năng tải của các bus để đảm nhận việc ni các mạch bên
ngồi,các tín hiệu vào ra CPU phải được khuyếch đại thông qua các mạch đệm
một chiều hoặc hai chiều với các đầu ra thường hoặc đầu ra ba trạng thái.
• Đệm bus cho 8088:Các chốt 74LS373 cũng đóng vai trị bộ đệm bus cho các bus
được phân kênh.


Đệm bus cho vi xử lý 8088

B.Mạch giải mã địa chỉ
1.Giới thiệu
 Mục đích của giải mã địa chỉ là để xác định được ô nhớ hay thiết bị ngoại vi
mà CPU cần làm việc.
 Khối giải mã địa chỉ có nhiều đầu vào chân địa chỉ có thể kết hợp một số tín
hiệu điều khiển và có một hoặc nhiều đầu ra giải mã địa chỉ.


 Tín hiệu đầu ra của bộ giải mã địa chỉ có thể là mức thấp (LOW) hoặc mức cao
(HIGH).
2. Chức năng
 Chức năng đầu tiên của bộ giải mã là tạo ra tín hiệu kích hoạt RAM, ROM hay
các cổng giao tiếp cần thiết cho hoạt động tại một thời điểm của hệ thống.
 Giải mã địa chỉ có chức năng đảm bảo rằng tại một thời điểm chỉ một thiết bị
được cho phép trao đổi dữ liệu thống qua BUS dữ liệu.
 Trường hợp 1: khi cần xác định tầm địa chỉ hoạt động của một bộ nhớ hoắc
ngoại vi => cần có mạch giải mã địa chỉ:
3FFh

X+1024

1 KB

Giải mã
địa chỉ

1KB

000h
X
Không dùng giải mã địa chỉ
Sử dụng giải mã địa chỉ
 Trường hợp 2:Khi bộ nhớ (ROM hoặc RAM) hoặc ngoại vi có dung lượng lớn
được kết hợp từ nhiều bộ nhớ hoặc ngoại vi có dung lượng nhỏ lại với nhau =>
cần có mạch giải mã địa chỉ để nhằm xác định chính xác địa chỉ của từng bộ
nhớ hoặc của từng ngoại vi trên toàn bộ không gian nhớ:
4 KB

4 KB

2 KB
800h -FFFh
4 KB
000h-FFFh

Giải mã
địa chỉ
2KB
000h – FFFh

Không dùng giải mã địa chỉ

Sử dụng giải mã địa chỉ

3. Phân loại
 Dựa vào thành phần mạch giải mã:
- Sử dụng mạch Logic cơ bản (AND, NAND, OR, NOR và biến tần)


-

Sử dụng mạch giải mã có sẵn (mạch giải mã ROM, 74-139 mạch giải
mã vào 2 ra 4, 74-138 mạch giải mã vào 3 ra 8…)
- Sử dụng các mảng Logic lập trình (GAL,PAL)
 Dựa vào quy mơ (số lượng bit địa chỉ được dùng) của mạch giải mã:
- Giải mã toàn phần (Full address decoding): mỗi ngoại vi được gán cho
một địa chỉ duy nhất. Tất cả các bit địa chỉ được dùng để định nghĩa vị
trí được tham chiếu.
- Giải mã một phần (Partial address decoding): không phải tất cả các bit
được dùng cho việc giải mã địa chỉ. Các ngoại vi có thể đáp ứng cho
trên 1 địa chỉ. Phương pháp làm giảm độ phức tạp trong mạch giải mã
địa chỉ. Thông thường các hệ thống nhỏ sử dụng giải mã một phần.
4. Hoạt động:
 Nguyên tắc của bộ giải mã địa chỉ:
- Tín hiệu điều khiển: IO/M dùng để phân biệt đối tượng mà CPU chọn
làm việc là bộ nhớ hay thiết bị vào ra.
- Tín hiệu địa chỉ là các bit địa chỉ có quan hệ nhất định đến việc chọn vỏ
ở đầu ra.
- Thông thường khi thiết kế mạch giải mã người ta thường tính dơi ra để
dự phịng, sao cho sau này có thể tăng thêm dung lượng bộ nhớ.
 Giải mã địa chỉ bằng các mạch Logic:

- Ví dụ mạch giải mã đơn giản cho EPROM 2761-1 dung lượng 2Kx8 có
địa chỉ nằm trong khoảng FF800h-FFFFFh.
- Số chân địa chỉ trong CPU 8088 là 20 chân đánh số từ A0 đến A19.
Trong mạch giải mã này, EPROM dung lượng 2KB => sử dụng 11 bit
địa chỉ thấp từ A0 đến A10 để chọn từ nhớ trong EPROM. Các bit cao
còn lại A11 đến A19 kết hợp với xung IO/M (đã được đảo) để tạo xung
chọn vỏ cho 2KB đặt tại vùng nhớ cao nhất của CPU8088.
5. Thiết kế:
 Mạch giải mã địa chỉ:
- Dùng cổng logic (AND,OR,NOT,…)
- Dùng mạch giải mã (74LS138, 74LS1154,..)
 Quy trình thiết kế:
- Bước 1: Xác định số lượng vi mạch nhớ cần thiết để có được dung
lượng bộ nhớ như yêu cầu.
- Bước 2: Xác định số đường địa chỉ cần thiết cho từng vi mạch nhớ.
- Bước 3: Lập bản đồ nhớ để xác định chính xác (tầm địa chỉ) của từng vi
mạch nhớ trong toàn bộ không gian nhớ.
- Bước 4: Chọn lựa phương án thiết kế mạch giải mã địa chỉ (dùng cổng
logic hay dùng mạch giải mã).
- Bước 5: Thiết kế mạch giải mã theo phương án đã chọn. Lập bảng trạng
thái của mạch giải mã.


 Nếu dùng cổng logic: Dùng bìa karnaugh để đơn giản hóa
trạng thái các ngõ ra => hàm số Boolean của các ngõ ra
mạch giải mã địa chỉ.
 Nếu dùng vi mạch giải mã: So sánh trạng thái bằng vi
mạch giải mã với bảng trạng thái của mạch giải mã =>
thiết kế mạch.
-

Bước 6: Kết nối mạch giải mã vào hệ thống.