BTL NGHIÊN CỨU TÌM HIỂU VỀ CPU 8086 CỦA INTEL VÀ NGUYÊN LÝ LÀM VIỆC THÔNG QUA CÁC CHÂN TÍN HIỆU

TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI
Page | 0

BỘ CÔNG THƯƠNG
***************************

Báo Cáo Bài Tập Lớn Mơn
Kiến Trúc Máy Tính
Đề tài:Nghiên cứu tìm hiểu về CPU 8086 của INTEL và
ngun lí làm việc thơng qua các chân tín hiệu
Nhóm Thực Hiện: Nhóm 10
Lớp: KTPM3-K9
Thành viên trong nhóm:
1. HỒNG VĂN CHIẾN
2. NGUYỄN VĂN CHUNG
3. NGUYỄN VĂN ĐẠT
4. PHÙNG VĂN ĐỘ
5. HÀ ĐÌNH ĐỨC

Trang 0


Page | 1

MỤC LỤC
I. Lịch sử ra đời của CPU 8086................................................................................2
II. Tổ chức CPU 8086 của INTEL
1.Tổ chức tổng quát CPU 8086(sơ đồ khối,chức năng các khối)........................3
2.Các thanh ghi và chức năng ............................................................................6
3.Tổ chức bộ nhớ trong......................................................................................7
4.Sự phân đoạn trong bộ nhớ trong....................................................................8

5.Địa chỉ các ngoại vi.........................................................................................9
6.Các chân của vi mạch CPU 8086....................................................................9
III.Ngun lí làm việc thơng qua các chân tín hiệu
1.Các chân mang thơng tin địa chỉ....................................................................14
2.Các chân mang thong tin về dữ liệu...............................................................14
3.Các chân mang tín hiệu trạng thái..................................................................14
4.Các chân tín hiệu điều khiển..........................................................................14
5.Các chân tín hiệu ngắt....................................................................................15
6.Các chân tín hiệu phục vụ DMA....................................................................15
7.Chức năng của các chân ở chế độ MAX........................................................16

Trang 1


BỘ VI XỬ LÝ (CPU) INTEL 8086
I. LỊCH SỬ RA ĐỜI CỦA CPU 8086

Page | 2

Cách đây 30 năm, Intel tung ra bộ vi xử lý 8086, giới thiệu kiến trúc x86, làm nền
tảng cho tất cả các PC bao gồm Windows, Mac hay Linux được sản xuất ngày nay.
Sự ra đời của bộ vi xử lý Intel 8086 năm 1978 là một sự kiện trọng đại đối với ngành
công nghiệp máy tính. Bộ vi xử lý 8086 là trung tâm của bất kỳ máy tính nào, từ
Windows, Mac hay Linux, đó biến Intel từ một cơng ty sản xuất chip bán dẫn nhỏ
thành một tên tuổi nổi tiếng nhất trên thế giới.
Điều ngạc nhiên về sự thành công kỳ diệu của 8086 là rất ít người kỳ vọng về nó khi
8086 cịn đang được “thai nghén”. Lịch sử của bộ vi xử lý cách mạng này là một câu
chuyện kinh điển về một nhóm nhỏ các kỹ sư thiên tài có thể đạt được thành cơng khi
họ được tự do làm công việc nghiên cứu theo những cách sáng tạo.
Khi sự phát triển của 8086 bắt đầu vào tháng 5 năm 1976, các giám đốc điểu hành của

Intel chưa bao giờ tưởng tượng được sự tác động ngoạn mục mà 8086 mang lại. Công
ty xem 8086 như một dự án lấp chỗ trống trong khi công ty đang kỳ vọng vào một bộ
vi xử lý phức tạp và khác biệt là 8800 (tên sau đó là iAPX 432). Trong một kỷ nguyên
mà hầu hết các dũng chip đều sử dụng 8-bit dữ liệu, 8800 đó nhảy vọt lên 32 bit. Khả
năng xử lý đa nhiệm nâng cao và mạch quản lý bộ nhớ có thể được xây dựng tạo thành
CPU, cho phép hệ điều hành chạy ít dịng mã điều khiển hơn.
Nhưng dự án 8800 gặp khó khăn. Dự án này đó vấp phải rất nhiều sự trì hỗn khi các
kỹ sư Intel nhận thấy rằng thiết kế phức tạp của chip rất khó có thể chế tạo với công
nghệ chip hiện thời. Vấn đề của Intel chưa dừng ở đó, Intel bị “chọc sườn” bởi cơng ty
Zilog (cơng ty được thành lập từ những kỹ sư xuất phát từ Intel). Zilog nhanh chóng
chiếm thị phần cho dịng vi xử lý bậc trung với sản phẩm Z80 CPU. Ra đời tháng 7,
năm 1976 Z80 là phiên bản nhái nâng cao của dịng chip Intel 8080 - dịng chip đó
khởi nguồn cho cuộc cách mạng máy tính cá nhân. Intel đã phải đưa ra câu trả lời cho
Z80
Kỹ sư kì cựu của Intel – Stephen Morse là tác giả của những đoạn mã trong 8086.
Các giám đốc điều hành của Intel vẫn duy trì niềm tin vào 8800 nhưng biết rằng công
ty cần câu trả lời cho mối nguy từ Zilog. Họ quay sang Stephen Morse, người kỹ sư
điện tử 36 tuổi, người đó gây ấn tượng với họ về sự nghiên cứu kỹ càng tới các lỗi
trong thiết kế chip 8800. Công ty chỉ định Morse làm kỹ sư duy nhất cho dự án 8086.
“Nếu ban giám đốc Intel có một ý niệm mơ hồ nào đó rằng kiến trúc này sẽ tồn tại cho
rất nhiều thế hệ và trong các bộ vi xử lý… ngày nay thì họ sẽ không bao giờ tin tưởng
giao công việc này cho duy nhất một người” ông Morse hồi tưởng lại.
Bổ nhiệm Morse là một lý do ngạc nhiên khác. Ông ta là kỹ sư phần mềm. Trước đây,
thiết kế CPU ở Intel là miền đất chỉ cho các kỹ sư phần cứng. “Lần đầu tiên, chúng tơi
nhìn các tính năng của bộ vi xử lý từ các khía cạnh của phần mềm. Câu hỏi không phải
Trang 2


là những tính năng gì chúng ta có thể phát triển mà là những tính năng gì chúng ta
muốn để làm cho phần mềm hiệu quả hơn.” Morse nói. Hướng tiếp cận tập trung vào

phần mềm đó chứng minh cho cuộc cách mạng trong ngành công nghiệp này.
Page | 3
Mặc dù 8086 là dự án “con cưng” của Morse, nhưng ông ta không làm việc đơn độc.
Tham gia vào nhóm của Morse là các nhân viên của Intel, bao gồm Bill Pohlman, Jim
McKevitt và Bruce Ravenel, tất cả đó gúp sức đưa 8086 bước ra thị trường vào mùa hè
năm 1978.
Vượt ra ngoài việc chỉ dừng lại ở một số yêu cầu cơ bản, 8086 tương thích với các
phần mềm viết cho 8080 và có khả năng hỗ trợ 128KB bộ nhớ - các nhà lãnh đạo của
Intel không can thiệp vào cơng việc của Morse. “Bởi vì khơng ai mong đợi thiết kế sẽ
tồn tại lâu dài, không rào cản nào ngáng chân công việc của tôi, tôi tự do làm những gì
mình muốn”, ơng nói.

II.TỔ CHỨC BỘ XỬ LÝ INTEL 8086 (CPU 8086)
Bộ Xử Lý (CPU) INTEL 8086

1. Tổ chức tổng quát
CPU 8086 là CPU 16 bit (bus số liệu có 16 dây). Nó được dùng để chế tạo các
máy vi tính đầu tiên của hãng IBM. Thật ra IBM dựng CPU 8088 với đường bus số
liệu ra ngồi là 8 bit.
Cho đến nay, CPU đã khơng ngừng cải tiến và đã trải qua các dạng 80186, 80286,
80386, 80486, 80586 (Pentium), Pentium Pro, Pentium II, PIII, PIV.
Các CPU tương thích từ trên xuống (downward compatible) nghĩa là tập lệnh mới
bao gồm tập lệnh của CPU cũ và thêm nhiều lệnh mới nữa.
Hình ảnh CPU 8086:

Trang 3


Page | 4

Bus Interface
Unit (BIU)

Execution Unit (EU)
Thực hiện lệnh

Giao tiếp Bus

AH

AL

A
X

BH

BL

B
X

CH

CL

C
X

DH

DL

D
X

PC
0

SP

CS

00
0
0

BP

DS

Trang 4

00
0


0
SI

ES

00
0

Page | 5

0
DI

SS

00
0
Điều
khiển
bus

ALU

1

(Bộ làm tính &
luận lý)

2

CU

4

(Bộ điều khiển)

5

Thanh ghi trạng
thái

6

3

Bus ngoại

Hàng
chờ
lệnh

Thanh ghi lệnh

Hình: Sơ đồ khối của CPU 8086
Ta thấy CPU 8086 chia thành 2 bộ phận chính: Bộ phận thực hiện lệnh
(Execution Unit: EU) và bộ phận giao tiếp Bus (Bus Interface Unit: BIU).
Bộ phận thực hiện lệnh EU: Kiểm soát các thanh ghi, giải mã và thi hành lệnh tức
là làm các tác vụ mà lệnh yêu cầu. Như vậy EU làm hầu hết công việc của CPU cổ
điển. Các thanh ghi và đường bus trong EU đều là 16 bit. EU không nối với bus hệ
thống bên ngồi, nó lấy lệnh từ hàng chờ lệnh mà BIU cung cấp. Khi có yêu cầu truy
xuất bộ nhớ hay ngoại vi thì EU yêu cầu BIU làm việc. BIU có thể tái định địa chỉ cho
phép EU truy xuất đầy đủ 1MB (8086 có 20 đường địa chỉ ngoại).
Trang 5

Bộ phận giao tiếp bus (BIU): BIU thực hiện tất cả các tác vụ về bus của EU.
Trong khi EU đang thực hiện lệnh thì BIU lấy lệnh từ bộ nhớ trong và cất giữ vào
trong ô nhớ (gọi là hàng chờ lệnh) bên trong CPU. Do đó, EU khơng phải đợi lấy lệnh
Page | 6
từ bộ nhớ. Đây là một cách đơn giản của cache.

2. Các thanh ghi của 8086
a.
Thanh ghi đa dụng: CPU 8086 có 4 thanh ghi đa dụng 16bit, có thể chia
đơi thành 8 thanh, mỗi thanh 8 bit.


AX (accumulator): là thanh ghi tích luỹ cơ bản, mọi tác vụ vào/ra đều
dùng thanh ghi này, tác vụ dùng số liệu tức thời, một số tác vụ chuỗi ký tự và các lệnh
tính tốn đều dùng thanh ghi AX.


BX (base register): là thanh ghi nền thường dùng để tính tốn địa chỉ ơ

nhớ.


CX (count register): là thanh ghi đếm thường dùng để đếm số lần trong
một lệnh vòng lặp hoặc xử lý chuỗi ký tự.


DX (data register): thường chứa địa chỉ của một số lệnh vào ra, lệnh
tính tốn số học (kể cả nhân và chia).

b.

Thanh ghi con trỏ: Dùng để thâm nhập số liệu trên ngăn xếp.



SP (stack pointer): Thanh ghi con trỏ ngăn xếp.



BP (base pointer): Thanh ghi con trỏ nền dùng để lấy số liệu từ ngăn

xếp.
c.

Thanh ghi chỉ số



SI (source index): Thanh ghi chỉ số nguồn.



DI (destination index): Thanh ghi chỉ số đích.

d.
Thanh ghi đoạn: Được dùng trong mọi tính tốn địa chỉ ô nhớ. Mỗi thanh
ghi đoạn xác định 64 KB ô nhớ trong bộ nhớ trong.


CS (code segment): Thanh ghi đoạn mã lệnh.



DS (data segment): Thanh ghi đoạn dữ liệu.



ES (extra segment): Thanh ghi đoạn thêm. Các phép tính chuỗi dùng DI
đều liên quan đến ES.


SS (stack segment): Thanh ghi đoạn ngăn xếp. Con trỏ SP luôn trỏ tới
đỉnh của ngăn xếp.

Trang 6


e.
Thanh ghi cờ: Phản ảnh kết quả của phép tính toán số học và luận lý, xác
định trạng thái hoạt động của CPU. Các bit trên thanh ghi cờ có ý nghĩa được trình bày
dưới đây.
Page | 7

CF: thể hiện số giữ thoát ra từ bit cao nhất của thanh ghi kết quả sau
một phép tính tốn.


OF: thể hiện việc tính tốn vượt q khả năng của CPU.



AF: thể hiện số giữ thoát ra từ bit thứ 4 (bit 3) của thanh ghi kết quả.



PF: bằng 1 nếu 8 bít thấp của thanh ghi kết quả một phép tính tốn có số
con số 1 chẵn (và ngược lại).


ZF: bằng 1 khi kết quả phép tính bằng 0 (và ngược lại).



DF: cú thể lập trình được, bằng 1 thì SI và DI giảm 1 cho mỗi vũng lặp.



IF: có thể lập trình được, bằng 1 cho phép ngắt.



TF: có thể lập trình được, bằng 1 khi cho phép chương trình chạy từng
bước để phục vụ sửa sai một chương trình.

1
5

1
4

1
3

1
2

1
1

1
0

O

D

9

8

7

6

I

T

S

Z

5

4
A

3

2
P

1

0
C
Để dành dùng
sau
CF cờ số giữ
PF cờ chẳn lẽ
AF cờ số giữ phụ
ZF cờ zero
SF cờ dấu
* TF cờ bẩy
* IF cờ ngắt
* DF cờ hướng
OF cờ tràn

3.

Tổ chức bộ nhớ trong

Bộ nhớ trong được tổ chức thành từng mảng gồm các ô nhớ 8 bit. Các dữ liệu có
thể cất giữ hoặc lấy ra từ bất kỳ ô nhớ nào. Mỗi ô nhớ có một địa chỉ.

Trang 7


Theo qui ước của Intel các dữ kiện 16 bit cất giữ vào ô nhớ với byte cao ở địa chỉ
cao và byte thấp ở ơ nhớ có địa chỉ thấp.
Page | 8 4.

Sự phân đoạn trong bộ nhớ trong

CPU 8086 có khơng gian địa chỉ là 1 MB (ứng với 20 đường dây địa chỉ). Vậy
CPU 8086 có thể quản lý bộ nhớ trong là 220 = 1 MB.
Bộ nhớ 1MB này có thể chia thành nhiều đoạn 64 KB. Các đoạn có thể chồng lên
nhau.
Mỗi địa chỉ ơ nhớ xác định bởi 2 số:
Đoạn 16 bit.
Độ dời (offset).
Địa chỉ cụ thể cũng gọi là địa chỉ vật lý được tính bằng cách dịch trái
thanh ghi đoạn 4 bit (nhân cho 16) rồi cộng vào độ dời.
Vớ dụ: Đoạn CS có giá trị là 1002H, thì địa chỉ vật lý của ơ nhớ K trong đoạn CS
có độ dời 500H (thường viết CS:500H) là:

+

10

020H

Vì 1002H dịch trái 4bit = 10020H

50
0H
10
520H

 Đây là địa chỉ vật lý của ô nhớ K

Trong ví dụ ta thấy đoạn CS có điểm bắt đầu ở địa chỉ vật lý 10020H. Độ dời
500H là khoảng cách từ địa chỉ của điểm bắt đầu của đoạn CS đến ô nhớ K.

ễ nhớ
K

Địa chỉ vật lý của ô nhớ K: 10520H




Địa
chỉ 10020H

Độ dời 500H

Điểm bắt đầu của đoạn CS

Trang 8

Chính BIU quyết định sẽ dùng đoạn nào theo tính chất của số liệu.
Nếu số liệu là mã lệnh thì BIU sẽ dùng đoạn CS.
Page | 9

Nếu số liệu là dữ liệu của chương trình thì BIU sẽ dùng đoạn DS.
Nếu số liệu là dữ liệu nằm trên ngăn xếp thì BIU sẽ dùng đoạn SS.

Nếu dùng các phép tính chuỗi thì thanh ghi DI ln chứa độ dời của ô
nhớ trong đoạn ES.
Lúc khởi động CPU 8086 đến địa chỉ vật lý cao của bộ nhớ trong (đoạn
CS=0FFFFH và độ dời 0) để lấy lệnh. Địa chỉ này ứng với địa chỉ ROM của bộ nhớ
trong.

5.

Địa chỉ các ngoại vi

Các ngoại vi đều có địa chỉ riêng từ 0 đến 64 KB. CPU 8086 dùng các lệnh riêng
biệt để truy xuất ngoại vi và bộ nhớ trong. Muốn truy xuất ngoại vi, BIU chỉ cần đưa
địa chỉ của ngoại vi lên 16 bit thấp của bus địa chỉ (không có đoạn).

6.

Các chân của vi mạch 8086

AD0 … AD15 + AD16 … AD19 là 20 chân của bus địa chỉ, các chân từ AD0 đến
AD15 được đa hợp (multiplex) với bus số liệu, các chân từ AD16 đến AD19 được đa
hợp với các nhiệm vụ về trạng thái thể hiện ở các chân S3, S4, S5, S6.

Trang 9


Page | 10

Hình: Vi mạch –Sơ đồ chân CPU 8086.

Sau chu kỳ máy thứ nhất S3, S4 cho ta biết đoạn nào được dùng để tạo địa chỉ.
S
3

S

ý nghĩa

4
0

0

Đoạn ES

0

1

Đoạn SS

1

0

1

1

Đoạn CS hoặc không đoạn
nào
Đoạn DS

S5 thể hiện trạng thái cờ ngắt (interrupt flag).
S6 được giữ ở trạng thái thấp nếu CPU đang sử dụng hệ thống bus ngoài.
S7 lưu giữ trạng thái của BHE ở chu kỳ máy thứ nhất.
Trang 10


RD : CPU dùng tín hiệu này để đọc số liệu từ ô nhớ hay từ các thiết bị ngoại vi.

Ready: Ơ nhớ hoặc ngoại vi có thể dùng tín hiệu này để báo cho CPU biết nó
Page đang
| 11 sẳn sàng chuyển dữ liệu.
TEST : Khi ta dựng lệnh WAIT thỡ CPU ở trạng thái nghỉ cho đến khi tín hiệu ở

chân này xuống thấp thì CPU mới thi hành lệnh kế sau lệnh WAIT.
INTR: Các ngoại vi tác động vào chân này khi cần ngắt CPU.
NMI (non maskable interrupt): Đây là ngã vào của ngắt không che, ngắt khơng
che có ưu tiên tuyệt đối.
Reset: Khởi động lại hệ thống.
CPU 8086 có hai chế độ vận hành MAX ( MX ) và MIN (MN). Nhiệm vụ của các

chân tương ứng với 2 chế độ vận hành như sau:
MIN
(MN)

MAX (
MX )

HOLD

RQ / GT 0

HALD

RQ / GT1

WR

Lock

M / IO

S2

DT / R

S1

DEN

S0

ALE

QS0

INTA

QS1

 Chế độ MN (hiệu điện thế ở chân

MN / MX

cao)

DEN (data enable): Cho phép số liệu được nhận vào CPU hoặc đưa ra bus số liệu

tuỳ theo tín hiệu ở chân DT / R . Nếu chân DT / R có hiệu thế cao, CPU đưa số liệu ra
bus hệ thống. Nếu DT / R cú hiệu thế thấp, CPU nhận số liệu từ bus hệ thống.
M / IO (memory / input output): Chân này ở trạng thái cao nếu CPU liên hệ với

bộ nhớ. Nó ở trạng thái thấp nếu CPU làm việc với ngoại vi.
HOLD: Các ngoại vi tác động vào chân này nếu muốn sử dụng bus hệ thống.
HLDA (hold acknowledge): CPU dùng tín hiệu này để báo cho ngoại vi biết nó
đang thả nổi bus hệ thống.
Trang 11


ALE (address latch enable): Tín hiệu ở chân này cho biết địa chỉ của ơ nhớ đó
được đưa ra bus hệ thống.

Page | 12 INTA (interrupt latch enable): Đây là tín hiệu cho biết CPU đó cơng nhận ngắt
mà ngoại vi yêu cầu.
WR : Tín hiệu dùng để viết số liệu vào bộ nhớ.

 Chế độ MX (hiệu điện thế ở chân

MN / MX

thấp)

S0, S1, S2 kết hợp, ý nghĩa như sau:
S
0

S
1

S

ý nghĩa

2

0

0

0

Công nhận ngắt

0

0

1

Đọc từ ngoại vi

0

1

0

Viết ra ngoại vi

0

1

1

Trạng thái dừng (HALT)

1

0

0

Tìm lệnh

1

0

1

Đọc bộ nhớ

1

1

0

Viết vào bộ nhớ

1

1

1

Khơng có hoạt động

RQ / GT 0 (request / grant): Ngoại vi tạo một xung thấp ở chân này để báo cho

CPU biết nó cần sử dụng bus hệ thống. CPU báo lại bằng một xung âm cho biết nó đó

thả nổi bus hệ thống.
RQ / GT1 giống như RQ / GT 0 nhưng ưu tiên thấp hơn.

QS0 và QS1 cho biết trạng thái của hàng chờ lệnh như sau:
Q
S0

Q

ý nghĩa

S1
0

0

Chưa có tác vụ

0

1

Byte thứ nhất của lệnh được thực hiện

1

0

Hàng chờ lệnh đó đầy

1

1

Byte kế tiếp của lệnh đang được lấy đi từ hàng
chờ lệnh

LOCK: Đây là tín hiệu báo CPU đang sử dụng bus hệ thống.
GND (ground): là chân mass (0 volt). Vcc là hiệu điện thế nguồn 5 volt.
Trang 12


CPU 8086 phải dùng chung với một số vi mạch khác như: vi mạch điều khiển
bus, vi mạch tạo xung nhịp (clock),… mới tạo thành một máy vi tính.
Page | 13

III. NGUN LÍ LÀM VIỆC THƠNG QUA CÁC CHÂN TÍN HIỆU
1.Các chân mang thông tin địa chỉ
- Vi xử lý 8086 có 20 đường địa chỉ bao gồm từ A0 đến A19 trong đó có 16
đường dây thấp từ A0 đến A15 được ghép kênh với các đường dây dữ liệu từ D0 đến
D15 trên các chân từ AD0 đến AD15; còn 4 đường dây địa chỉ từ A16 đến A19 cũng
được ghép kênh với các tín hiệu trạng thái từ S3 đến S6 trên các chân từ A16/S3 đến
A19/S6. Do đó tại chu kỳ bus địa chỉ các đường dây này được sử dụng để mang thông
tin địa chỉ đưa đến bộ nhớ hoặc các cổng.
2.Các chân mang thông tin về dữ liệu
- Vi xử lý 8086 có 16 đường dây dữ liệu từ Do đến D15 được ghép với kênh 16
đường địa chỉ thấp từ A0 đến A15. Khi hoạt động ở chu kỳ bus dữ liệu thì các đường
Trang 13

dây này mang thông tin từ dữ liệu-là dữ liệu đọc ra hay viết vào bộ nhớ hay thiết bị
vào ra, hay các mã về các loại ngắt từ bộ điều khiển ngắt 8259.
Page 3.Các
| 14 chân mang tín hiệu trạng thái
- 4 đường dây địa chỉ cao nhất từ A16 đến A19 của 8086 cũng được ghép, nhưng
nó chỉ được ghép kênh từ S3 đến S6. Các bit trạng thái này đưa ra dữ liệu cùng thời
điểm được truyền tới các chân AD0-AD15.
- Bit S3 và bit S4 cùng nhau tạo ra 2 bit mã nhị phân để xác định thanh ghi nào
được sử dụng để tạo địa chỉ vật lý để đưa lên bus địa chỉ trong chu kỳ bus hiện tại.
- Đường dây trạng thái S5 phản ánh mức logic của bit cờ cho phép ngắt bên trong
(IEF).
- Tín hiệu READY: có thể được cung cấp bởi thiết bị phát xung bên ngồi hoặc
có thể được cung cấp bởi bộ nhớ hoặc hệ thống vào ra để báo cho CPU khi nó sẵn
sàng cho phép dữ liệu được hồn thành. Có tác dụng kéo dài chu kỳ của đồng hồ.
4.Các chân tín hiệu điều khiển
- Tín hiệu ALE (cho phép chốt địa chỉ) là một xung nâng lên mức 1 để báo cho
mạch ngồi biết có một địa chỉ hợp lệ trên địa chỉ. Tín hiệu này được đưa vào điều
khiển một vi mạch chốt ở bên ngoài để tách các bit từ A0 đến A15 ra khỏi địa chỉ dữ
liệu từ A0-A15.
- Tín hiệu DEN(cho pháp dữ liệu) để báo xem có dữ liệu hợp lệ trên bus không
với mức logic 0. Điều khiển vi mạch đệm trên bus dữ liệu.
- Tín hiệu M/IO báo cho các mạch điện bên ngoài biết bộ nhớ hoặc thiết bị ngoài
đã được nối với bus. Mức 0 báo thiết bị đang được sử dụng bus, mức 1 báo cho bộ nhớ
đang sử dụng bus.
- Tín hiệu DT/R dùng để báo hướng truyền dữ liệu trên bus. Khi DT/R=1 trong
suốt một phần dữ liệu của phần dữ liệu của bus dữ liệu thì bus dữ liệu ở chế độ
truyền.Do đó dữ liệu có thể ghi vào bộ nhớ hoặc đưa ra thiết bị vào/ra. Ngược lại tại
mức 0 chân DT/R báo hiệu bus đang ở chế độ nhận. Hay là bus dữ liệu đang được đọc
ra từ bộ nhớ hoặc cổng vào
- Tín hiệu BHE(cho phép băng cao) dùng để báo đang truy cập băng cao hay

băng thấp của bộ nhớ. BHE=0 là đang truy cập băng cao của bộ nhớ và mức 1 thì
ngược lại.
- Tín hiệu RD cho biết một chu kì đọc và ghi đang tiến hành. CPU chuyển xuống
mức 0 để báo cho thiết bị bên ngoài rằng là ghi hợp lệ hoặc dữ liệu đưa ra đang ở trên
bus. CPU chuyển RD xuống mức 0 để báo hiệu CPU đang đọc dữ liệu từ bộ nhớ hoặc
nhận dữ liệu từ cổng vào ra.
Trang 14


5.Các chân tín hiệu ngắt
- Tín hiệu INTR là một đầu vào của một vi xử lí 8086 và có thể được sử dụng bởi
Page một
| 15 thiết bị ngoài để báo rằng nó đang cần được phục vụ.
- Tín hiệu TEST cũng có quan hệ với giao diện ngắt bên ngồi. Nếu TEST có
mức logic 1thì CPU treo hoạt động của mình và nó chuyển đến trạng thái nghỉ.
- Đầu vào ngắt không che được NMI (Non Maskable Interrupt) khi mức logic
trên NMI chuyển từ 0 lên 1, điều khiển được chuyển đến chương trình con phục vụ
ngắt khơng che được tại thời điểm hoàn thành sự thực hiện của lệnh đang chạy.
- Đầu vào RESET được sử dụng để thiết lập lại phần cứng cho CPU. Chuyển
RESET xuống mức logic 0 dùng để khởi tạo các thanh ghi nội của vi xử lí và khởi tạo
chương trình con phục vụ thiết lập hệ thống.
6.Các chân tín hiệu phục vụ DMA
- Giao diện truy cập bộ nhớ trực tiếp của 8086 ở chế độ MIN bao gồm: 2 tín hiệu
HOLD và HALD. Khi 1 thiết bị ngoài muốn giành quyền điều khiển bus hệ thống để
thực hiện truy cập trực tiếp, nó báo yêu cầu này cho CPU bằng cách chuyển HOLD lên
mức logic 1.

7.Chức năng của các chân ở chế độ MAX
Khi 8086 được thiết lập ở cấu hình MAX nó tạo ra các tín hiệu để thục hiện mơi
trường đa xử lí, đồng xử lí.

Trang 15


Page | 16

*ĐỒNG HỒ HỆ THỐNG

*TÍN HIỆU KHĨA LOCK (Lock Signal)

Trang 16


Nếu đầu của một hệ thống đa xử lí có mức logic 0, mỗi khi một vi xử lí muốn khóa các
vi xử lí khác đang sử dụng bus. Tín hiệu Lock phù hợp với multibus, đây là một chuẩn
công nghiệp cho giao diện các vi xử lí trong một mơi trường vi xử lí.
Page | 17
*CÁC TÍN HIỆU TRẠNG THÁI HÀNG ĐỢI QS,QSo

QS1

QS0

Ý nghĩa

0

0

Không lấy dữ liệu khỏi hàng đợi

0

1

Byte dữ liệu vừa lấy khỏi hàng đợi là byte đầu tiên của một
lệnh

1

0

Hàng đợi rỗng

1

1

Byte dữ liệu vừa lấy ra khỏi hàng đợi là byte tiếp theo của
một lệnh

Trang 17