Thiết kế và mô phỏng Multisim12 mạch lọc thông thấp Bessel bậc 2 và bậc 4

TÍNH TOÁN VÀ MÔ PHỎNG MẠCH LỌC THÔNG THẤP BẬC
2 VÀ BẬC 4
I. MỤC ĐÍCH
- Nghiên cứu sơ đồ nguyên lý của mạch lọc tích cực bậc 2.
- Tính toán, thiết kế mạch lọc tích cực bậc 2 theo các tham sô
cho trước
- Hiểu và có thể thực hành mô phỏng mạch lọc trên phần mềm
Multisim để kiểm chứng kết quả tính toán
II. NỘI DUNG BÀI TẬP LỚN
1. Tính toán, thiết kế mạch lọc tích cực thông thấp bậc
2, bậc 4
Tính toán giá trị các phần tử của mạch lọc khi biết các
tham sô của mạch lọc và loại mạch lọc.
2. Mô phỏng mạch lọc và so sánh với kết quả tính toán
Thực hiện mô phỏng mạch lọc trên Multisim và tiến hành
đo hệ sô khuếch đại trong dải thông, tần sô cắt của mạch lọc.
So sánh với tham sô đầu bài cho ban đầu.
III. THỰC HÀNH THIẾT KẾ
1. Tính toán, thiết kế mạch lọc tích cực thông thấp bậc
2
Bước 1. Cho sơ đồ nguyên lý của mạch lọc thông thấp bậc
2 như Hình 1.


Hình 1

K 0 = ∞ ⇒ U N = U P = U ra

Vì

R3

R3 + R4

Áp dụng định luật Chiếc-Kôp 1 cho nút 1 và nút 2 như trên hình
vẽ, ta có hệ phương trình.
U v − U1 U ra − U1 U1 − U 2
+
−
=0

R
1
jwC
R
1
2
2

U − U1
U 2 − U1 U 2 − 0
−
=0⇒ 2
= jwC1U 2

R
1
jwC
R
2
1
2



R3
 K 0 = ∞ ⇒ U N = U P = U ra
R3 + R4

⇔
U v − U1
+ jwC2 (U ra − U1 ) − jwC1U 2 = 0 ( 1)
 R
1

U1 = ( jwC1R2 + 1)U 2 ( 2 )

U 2 = U ra ( 3)
K0


Thay

U1

từ (2) vào (1) ta được:

U v − ( jwC1R2 + 1)U 2
+ jwC2 (U ra − ( jwC1R2 + 1)U 2 ) − jwC1U 2 = 0
R1
⇔
U v − ( jwC1R2 + 1)U 2 + jwC2 R1 (U ra − ( jwC1R2 + 1)U 2 ) − jwC1U 2 R1 = 0
⇔

2 2
U v + jwC2 RU
1 ra − (1 + jwC1 ( R1 + R2 ) + jwC 2 R1 + j w C1C 2 R1R2 )U 2 = 0 ( 4 )

U2 =

Thay

U ra
K0

từ (3) vào biểu thức (4), ta được:


2 2
U v + jwC2 RU
1 ra − (1 + jwC1 ( R1 + R2 ) + jwC 2 R1 + j w C1C2 R1R2 )

U ra
=0
K0

⇔
2 2
K 0U v + jwK 0C2 RU
1 ra − (1 + jwC1 ( R1 + R2 ) + jwC 2 R1 + j w C1C 2 R1R2 )U ra = 0

⇔
K 0U v − (1 + jwC1 ( R1 + R2 ) + jw(1 − K 0 )C2 R1 + j 2 w 2C1C2 R1R2 )U ra = 0
⇔

U ra
K0
=
U v 1 + jwC1 ( R1 + R2 ) + jw(1 − K 0 )C2 R1 + j 2 w2C1C2 R1R2

Vậy,
Hàm truyền của mạch như sau:
W ( p) =

K0
1 + w0 [C1 ( R1 + R2 ) + (1 − K 0 )C2 R1 )]P + w0 2C1C2 R1R2 P 2

Dạng tổng quát của mạch lọc thông thấp bậc 2 như sau:
W ( p) =

K0
( 1 + a1P + b1P ) ( 1 + a2 P + b2 P 2 )
2

Từ đó ta suy ra:
K0 =

R3
R3 + R4

a1 = w0 [C1 ( R1 + R2 ) + (1 − K 0 )C2 R1 )]
b1 = w0 2C1C2 R1R2

(1.1)
(1.2)

Cho các tham sô của mạch lọc thông thấp bậc 2:
-Loại mạch lọc: Thông thấp
-Kiểu mạch lọc: Bessel
-Tần sô cắt: 10 KHz
- Hệ sô khuếch đại trong dải thông: 5
- Sơ đồ nguyên lý của mạch lọc: cho bởi hình 1
Bước 2 : Tính toán thiết kế các phần tử trong mạch


Theo đầu bài, và tra cứu các tham sô của mạch lọc Bessel
bậc 2, ta có:
a1
b1

=1.367
=0.618

Ta có:
K0 =

R3
R3 + R4

=5

Suy ra chọn:

R3 = 10k Ω

;

R4 = 40k Ω

;

Từ (1) và (2) ta có :
R1

được tính theo công thức :

R1 =

R2 =

a1C2 ± (a1C2 ) 2 − 4b1[C1C2 + (1 − K 0 )C2 2 ]
4π f 0 [C1C2 + (1 − K 0 )C2 2 ]

;

b1
w0 R1C1C2
2

Ta có:
w0 = 2π f 0 = 62831.851

rad/s

Từ công thức (1.3) để , nhận giá trị dương ta chọn :

C1

= 9nF;

Thay

K0

C2

=2nF;

= 5,

C1

= 9nF;

C2

=2nF;,

a1

=1.367;

b1

=0.618

vào (3), ta tính được:
R1 =

R2 =

a1C2 ± ( a1C2 ) 2 − 4b1[C1C2 + (1 − K 0 )C2 2 ]
4π f 0 [C1C2 + (1 − K 0 )C2 2 ]
b1
= 1.899k Ω
w0 R1C1C2
2

;

= 4.579k Ω


Chuẩn hóa linh kiện, ta có :
R1 = 4.6k Ω; R2 = 1.9k Ω;
R3 = 10k Ω; R4 = 40k Ω;
C1 = 9nF ; C2 = 2nF ;

s*Mô phỏng mạch lọc so sánh với kết quả tính tốn
Mơ phỏng mạch lọc trên phần mềm Multisim như hình 2

Hình 2


Đặc tính biên độ tần sô của mạch lọc thông thấp bậc hai
mô phỏng trên Multisim như hình 3, hình 4

Hình 3

Hình 4


* Nhận xét :
Tần sô cắt lý thuyết :

f 0 = 10kHz

Tần sô cắt của mạch :

f c = 10.016kHz

Hệ sô khuếch đại lý thuyết :

K0 = 5

Theo hình 3, hệ sô khuếch đại trong giải thông :
K 0 = 4.999

Vậy hệ sô khuếch đại trong giải thông theo mô phỏng đạt
bằng hệ sô khuếch đại theo lý thuyết yêu cầu.
Tần sô cắt của mạch sấp xỉ bằng tần sô cắt lý thuyết, có
δ (%) =

sai sô tương đôi là :

fc − f0

10.016 − 10
*100 =
*100 = 0.16
f0
10

Độ dốc của đặc tuyến biên độ ngồi dải thơng:


Khi tần sô tăng lên 10 lần thì biên độ tần sô ( độ dôc ngoài
dải thông ) giảm:-1.951-(-41.316)=39.365 (gần bằng -40 dB
theo lý thuyết).
δ (%) =

Sai sô tương đôi:

39.365dB − 40dB
*100 = 1.61
40dB


2. Tính toán, thiết kế mạch lọc tích cực thông thấp
bậc 4
Bước 1 : xác định sơ đồ nguyên lý mạch lọc thông
thấp bậc 4
Để thiết kế mạch lọc thông thấp bậc 4, mắc nôi tiếp mạch
lọc thông thấp bậc 2 thứ nhất với mạch lọc thông thấp bậc 2
thứ hai như hình 2.

Hình 2

Hàm sô truyền mạch lọc thông thấp bậc 4 có dạng:
W ( p) =

K0
( 1 + a1P + b1P ) ( 1 + a2 P + b2P 2 )
2

(*)
Trong đó:
K0 =

R3
R3 + R4

=5

a1 = w0 [C1 ( R1 + R2 ) + (1 − K 0 )C2 R1 )]
b1 = w0 2C1C2 R1R2

a2 = w0C3 ( R5 + R6 );
b2 = w0 2C3C4 R5 R6

(2.1)
(2.2)
(2.3)
(2.4)
(2.5)


Theo yêu cầu có các tham sô của mạch lọc thông thấp bậc 4:

-Loại mạch lọc: Thông thấp
-Kiểu mạch lọc: Bessel
-Tần sô cắt: 10 KHz
- Hệ sô khuếch đại trong dải thông: 5
Bước 2: Tính toán thiết kế các phần tử có trong mạch.
Tra cứu các tham sơ của mạch lọc bessel bậc 4, ta có:
a1 = 1.3397;
b1 = 0.4889;
a2 = 0.7743;
b2 = 0.389;

Ta có:
w0 = 2π f 0 = 62831.851
K0 =

R3
R3 + R4

rad/s

=5

Suy ra chọn:
R3 = 10k Ω; R4 = 40k Ω;

*Tính R1 , R2 , tương tự như tính mạch lọc thơng thấp bậc 2 ở
phần 1.
Từ (2.2) và (2.3) ta có :
R1 =

R2 =

a1C2 ± (a1C2 ) 2 − 4b1[C1C2 + (1 − K 0 )C2 2 ]
4π f 0 [C1C2 + (1 − K 0 )C2 2 ]
b1
w0 R1C1C2

(**)

2

;

Từ công thức (**) để , nhận giá trị dương ta chọn :
C1

Thay

K0

= 9nF;
= 5,

C2

C1

=2nF

= 9nF;

C2

=2nF;,

Vào(**), ta tính được:

a1

=1.367;

b1

=0.618


R1 =

R2 =

a1C2 ± (a1C2 )2 − 4b1[C1C2 + (1 − K 0 )C22 ]
4π f 0 [C1C2 + (1 − K 0 )C2 2 ]

= 3.475k Ω

b1
= 1.979k Ω
w0 R1C1C2
2

*Tính R3 , R4
Từ (2.4), (2.5), ta có:
a2 = w0C3 ( R5 + R6 ) = 0.7743;

(2.4)

b2 = w0 2C3C4 R5 R6 = 0.389

(2.5)

Suy ra:
R5,6 =

a2C4 ± (a2C4 ) 2 − 4b2C3C4
4π f 0C3C4

(***)
Để R3 , R4 thực phải thỏa mãn điều kiện:

Chọn

C3 = 1nF ; C4 = 3nF ;

Thay sô

C3 = 1nF ; C4 = 3nF ; a2 = 0.7743; b2 = 0.389;

được:
R5 = 8.425k Ω; R6 = 3.898k Ω;

Chuẩn hóa linh kiện:
R1 = 3.475k Ω; R2 = 1.979k Ω;

;

R3 = 10k Ω; R4 = 40k Ω;
R5 = 8.425k Ω; R6 = 3.898k Ω;
C1 = 9nF ; C2 = 2nF ;

;

vào công thức (***), ta


C3 = 1nF ; C4 = 3nF ;

;

*Mô phỏng mạch lọc so sánh với kết quả tính tốn

Sơ đồ mạch lọc thông thấp bậc 4


Nhận xét:
Tần sô cắt theo lý thuyết:
Tần sô cắt của mạch :
δ (%) =

Sai sô tương đôi :

f 0 = 10kHz

f c = 9.948kHz
fc − f0
9.948 − 10
*100 =
*100 = 0.52
f0
10

Hệ sô khuếch đại theo lý thuyết :

K0 = 5

Hệ sô khuếch đại trong dải thông :
=>

20log10 K = 13.979

K = 4.999

Vậy hệ sô khuếch đại theo mô phỏng bằng hệ sô khuếch đại
theo lý thuyết


\

Độ dốc đặc tuyến biên độ :
Từ 2 hình trên, ta thấy khi tần sô tăng lên 10 lần thì hệ sô
khuếch đại giải thông giảm: -90.395Db-(-11.47dB)=-78.925dB.

Gần bằng kết quả tính toán độ dôc biên độ tần sô ngoài dải
thông theo lý thuyết là -80dB
*So sánh độ dốc của mạch lọc thông thấp bậc 2 và bậc
4:
Đặc tuyến biên độ tần số mạch lọc thông thấp bậc 2:

Đặc tuyến biên độ tấn số của mạch lọc thông thấp bậc 4:

*Nhận xét:


Quan sát mô phỏng đặc tuyến biên độ tần sô của mạch thông
thấp bậc 2 và bậc 4 ta thấy: độ dôc đặc tuyến biên độ tấn sô
ngoài dải thông bậc 4 lớn hơn bậc 2.