Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực siêu cao tần sử dụng phần mềm thiết kế mạch siêu cao tần và công nghệ gia công mạch dải nghiên cứu thiết kế, chế tạo các bộ chuyển mạch điốt pin
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (1.5 MB, 85 trang )
Bộ KH & CN Bộ quốc phòng
Trung tâm KhKt - CnQs
Viện Rađa
Đề tài độc lập cấp Nhà nớc:
Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động
và tích cực siêu cao tần sử dụng phần mềm thiết kế
mạch siêu cao tần và công nghệ gia công mạch dải.
báo cáo khoa học
Nghiên cứu thiết kế, chế tạo
các bộ chuyển mạch điốt pin
M số: ĐTĐL- 2005/28G
Chủ nhiệm đề tài: TS Nguyễn Thị Ngọc Minh
6715-3
11/01/2007
Hà Nội - 2007
Bản quyền 2007 thuộc Viện Rađa
Đơn xin sao chép toàn bộ hoặc từng phần tài liệu này phải gửi đến Viện trởng Viện Rađa
trừ trờng hợp sử dụng với mục đích nghiên cứu.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
1
mục lục
Công thức tính toán một số đại lợng dùng trong báo cáo. 4
Bảng các từ viết tắt. 4
Mở đầu 5
Chơng I: Tổng quan về các điốt bán dẫn siêu cao tần. 6
1.1. Điốt cao tần. 6
1.1.1. Khái quát về các điốt bán dẫn siêu cao tần. 6
1.1.2. Mạch điện tơng đơng. 7
1.1.3. Hoạt động của điốt ở các tần số siêu cao. 8
1.2. Nghiên cứu một vài loại điốt siêu cao tần thờng gặp. 8
1.2.1. Điốt Tunnel. 8
1.2.2. Điốt biến dung-Varicap. 10
1.2.3. Điốt PIN. 12
1.2.4. Sơ lợc về bộ hạn chế công suất dùng điốt PIN. 14
1.3. Mạch tơng đơng của điốt PIN. 17
1.3.1. Mạch tơng đơng khi thiên áp ngợc. 17
1.3.2. Mạch tơng đơng khi thiên áp thuận. 19
Chơng II: Tổng quan các giải pháp thiết kế chế tạo
bộ chuyển mạch siêu cao tần sử dụng điốt PIN. 20
2.1. Các dạng mắc điốt. 21
2.1.1. Điốt mắc shunt. 21
2.1.2. Điốt mắc nối tiếp. 25
2.2. Tổn hao ở công suất cao. 25
2.3. Các giới hạn của điốt. 28
2.3.1. Mức công suất và tốc độ chuyển mạch. 28
2.3.2. Giới hạn lý thuyết. 29
2.3.3. Tốc độ chuyển mạch của điốt PIN. 30
2.4. Độ lớn công suất xung mà một điốt PIN có thể xử lý. 33
2.5. Độ méo tín hiệu thấp ở chuyển mạch điốt PIN
sử dụng dụng cụ lắp ráp bề mặt (SMD). 40
2.5.1. Các loại méo thờng gặp. 40
2.5.2. Khảo sát điốt PIN. 43
2.6. Dải thông của bộ chuyển mạch điốt PIN. 44
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
2
Chơng III: Tổng quan về mạch dải siêu cao tần. 45
3.1. Mạch dải và các tham số cơ bản của mạch dải. 45
3.1.1. Phân loại mạch dải. 45
3.2. Mạch vi dải. 47
3.2.1. Cấu trúc hình học của đờng truyền vi dải. 47
3.2.2. Tạo phơng thức. 48
3.2.3. Các tham số cơ bản. 49
3.2.4. Sự phân tán trong đờng truyền vi dải. 52
3.3. Các linh kiện cơ bản dùng trong mạch vi dải. 54
3.3.1. Tính toán cho tụ điện. 55
3.3.2. Tính toán cho điện trở. 55
3.3.3. Tính toán cho điện cảm. 56
Chơng IV: Tính toán và thiết kế chế tạo bộ chuyển mạch
điốt PIN. ứng dụng làm bộ hạn chế công suất bảo vệ
máy thu Rađa P-37. 57
4.1. Nguyên tắc thiết kế chuyển mạch. 57
4.1.1. Chuyển mạch SPDT cho dải 0,5 đến 4,0 GHz. 57
4.1.2. Quá trình thiết kế bộ lọc chuyển mạch đa đờng. 59
4.1.3. Những yêu cầu điều khiển cơ bản. 62
4.1.4. Xem xét chuyển mạch. 63
4.1.5. Hạn chế mạch thiên áp. 64
4.2. Bộ hạn chế siêu cao tần bằng bán dẫn. 65
4.2.1. Bộ hạn chế varactor. 66
4.2.2. Bộ hạn chế đíôt PIN. 68
4.2.3. Bộ hạn chế điốt PIN giả tích cực. 70
4.2.4. Bộ hạn chế varactor-PIN. 71
4.2.5. Tổng kết. 71
4.3. Một số mô hình và mạch đã sử dụng trong thực tế. 72
4.3.1. Sơ đồ khối của một bộ hạn chế công suất. 72
4.3.2. Chuyển mạch SPDT- Mô hình chuyển mạch giảm méo. 73
4.3.3. Mở rộng dải thông của bộ chuyển mạch điốt PIN
(SPDT) mắc shunt. 76
4.4. Tính toán thiết kế cho mạch thực tế. 79
4.4.1. Vị trí bộ hạn công suất trong Rađa. 79
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
3
4.4.2. Bộ hạn chế công suất bảo vệ máy thu. 81
4.4.3. Thiết kế khối xung điều khiển. 82
4.4.4. Thiết kế bộ chuyển mạch điốt PIN 85
Kết luận. 86
Tài liệu tham khảo 87
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
4
Công thức tính một số đại lợng dùng trong báo cáo và bảng tần số.
Hệ số phản xạ:
0
0
ZZ
ZZ
L
L
+
=
Hệ số truyền dẫn T:
+
=
1
T
Tổn hao phản hồi (Return Loss - RL):
= lg20RL [dB]
Hệ số tổn hao chèn (Insersion Loss - IL):
]lg[20 TIL
=
[dB]
Hệ số sóng đứng (SWR):
+
=
1
1
SWR
Bảng tần số:
VHF 3 - 30 kHz L 1 - 2 GHz
LF 30 - 300 kHz S 2 - 4 GHz
MF 0,3 - 3 MHz C 4 - 8 GHz
HF 3 - 30 MHz X 8 - 12 GHz
VHF 30 - 300 MHz Ku 12 - 18 GHz
UHF 0,3 - 3 GHz K 18 - 27 GHz
SHF 3 - 30 GHz Ka 27 - 40 GHz
U 40 - 60 GHz
Bảng các từ viết tắt:
cw: Continous Wave: Sóng liên tục.
DUT: Device Under Test: Đối tợng kiểm tra.
IMPATT: IM Pact Avalanche Transit-Time Diode.
MIC: Micro IC.
PCB: Printed Circuit Board: Bo mạch in.
RF: Radio Frequency: Tần số vô tuyến.
SMD: Surface Mount Divice: Dụng cụ lắp ráp bề mặt.
SPDT: Single Pole - Double Throw: Một cực hai đầu ra.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
5
Mở đầu
Ngày nay, khoa học kỹ thuật nói chung và kỹ thuật vô tuyến điện nói
riêng phát triển rất mạnh mẽ. Các thiết bị vô tuyến điện làm việc ở dải sóng siêu
cao tần đợc sử dụng trong các lĩnh vực nh: thông tin sóng ngắn, thông tin tiếp
sức, thông tin vệ tinh, truyền hình, truyền số liệu, rađa, chiến tranh điện tử, đã
có những bớc tiến lớn và có nhiều ứng dụng rộng rãi trong quân sự và đời sống.
Trong khi đó, nớc ta hiện nay sử dụng phổ biến các thiết bị ở dải sóng siêu cao
tần đã lạc hậu so với thế giới. Một vấn đề đặt ra là phải cải tiến nâng cao chất
lợng của các thiết bị đó đáp ứng kịp thời yêu cầu của cuộc sống sản xuất và
chiến đấu hiện đại. Cùng với sự ra đời của nhiều linh kiện bán dẫn chất lợng
cao làm việc ở dải sóng siêu cao tần, cho phép bán dẫn hoá từng bộ phận, từng
khối của thiết bị để nâng cao độ tin cậy, giảm kích thớc, trọng lợng, phải phù
hợp với điều kiện gia công cơ khí ở nớc ta để góp phần nâng cao tính năng cũng
nh khả năng hoạt động cho các thiết bị vô tuyến dân sự và quân sự.
Trong kỹ thuật siêu cao tần có một vấn đề hay gặp là thiết kế các bộ
chuyển mạch tốc độ cao, nó có chức năng dẫn hoặc ngăn tín hiệu đến những
cổng mà chúng ta mong muốn.
Công nghệ vi dải là công nghệ mới, bằng việc sử dụng kỹ thuật bay hơi
trong chân không và kỹ thuật ăn mòn cho phép sản xuất mạch có độ chính xác
cao, dễ sản xuất hàng loạt (bằng phơng pháp tự động), mạch có kích thớc bé
(cả thể tích và trọng lợng), có khả năng tơng thích với quy trình mạch tích
hợp, phạm vi trở kháng đặc trng hợp lý, tổn hao thấp, dải thông tơng đối rộng,
nhng nó có giới hạn về mức công suất tơng đối thấp so với ống dẫn sóng. Vì
vậy, nó thờng đợc ứng dụng nhiều hơn trong các linh kiện thụ động nh: bộ
chuyển mạch, bộ suy hao, bộ lọc, bộ cộng/chia, bộ định hớng và bộ di pha.
Thiết kế, chế tạo bộ chuyển mạch trên mạch vi dải đòi hỏi phải tính
toán các tham số thiết kế và quá trình gia công chính xác. Nếu không tính toán
và thiết kế chính xác thì sẽ không đảm bảo đ
ợc độ cách ly giữa các cổng; cũng
nh làm tăng tổn hao giữa các cổng cần thông suốt; dẫn đến không đạt mức yêu
cầu và thờng làm rối loạn chức năng của hệ thống.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
6
Chơng I: Tổng quan về các điốt bán dẫn siêu cao tần.
1.1 Điốt cao tần:
Trớc hết, chúng ta tìm hiểu xem điốt siêu cao tần có khác gì so với điốt
thờng. Điốt thuộc loại linh kiện tích cực. Các phần tử này có thể đợc sử dụng
với các chức năng khác nhau nh: tách sóng, trộn, tạo năng lợng điều khiển tín
hiệu, nh khả năng điều khiển suy hao bằng điện tử, di pha, và chuyển mạch.
1.1.1 Khái quát về các điốt bán dẫn siêu cao tần:
Điốt bán dẫn siêu cao tần đợc phân thành:
Điốt Varistor là các điốt có điện trở biến đổi.
Điốt Varactor là các điốt có điện dung biến đổi.
Điốt có trở kháng có thể điều khiển đợc (điốt PIN hoặc điốt Plasma).
Điốt có trở kháng âm.
+> Điốt Varistor (bao gồm các điốt có tiếp xúc điểm, điốt nghịch đảo và
đa số điốt có hàng rào Schottky) đợc dùng để tách sóng, biến đổi dới, giải điều
chế, bộ hạn chế tốc độ cao hoặc chỉnh lu.
+> Điốt Varactor do có điện dung phi tuyến thay đổi đợc khá mạnh, tổn
hao nhỏ hơn nhiều so với Varsito nên đợc dùng làm: bộ dao động sóng hài, bộ
điều chế hoặc biến đổi trên, các bộ khuếch đại có tạp âm bé, tạo dao động và tạo
xung.
+> Điốt có trở kháng điều chỉnh đợc: Độ dẫn điện của các điốt này hoàn
toàn tỷ lệ thuận với số lợng các hạt mang điện không cơ bản đợc tích luỹ. Các
điốt này ở dải sóng siêu cao tần có trở kháng tựa tuyến tính, giá trị của nó có thể
điều khiển đợc bằng thiên áp một chiều hoặc thiên áp âm tần ngoài. Chúng
đợc dùng ở đảo mạch siêu cao tần, bộ quay pha, bộ hạn chế công suất, bộ điều
chế siêu cao tần công suất, các bộ suy giảm biến đổi để điều khiển biên độ tín
hiệu.
+> Điốt siêu cao tần có trở kháng âm. Hiện nay chủ yếu dùng để khuếch
đại và tạo dao động siêu cao tần. Có ít nhất 3 loại tuỳ thuộc vào hiệu ứng đờng
hầm (điốt Tunnel), hiệu ứng tạo thành thác lũ khi ion hoá do va chạm và thời
gian bay (đíôt Impatt, điốt Barrit) và hiệu ứng Gunn (điốt Gunn).
Điốt Tunnel do có tập âm bé nhng vì công suất ra rất nhỏ, tần số làm việc
không cao nên đợc dùng chủ yếu làm ngoại sai tại chỗ cho các máy thu ngoại
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
8
1.1.3. Hoạt động của điốt ở các tần số siêu cao:
Giả thiết rằng các tham số kí sinh không đợc phối hợp, tồn tại một tần số
fc mà tại tần số cao hơn fc sụt áp trên r
s
lớn hơn sụt áp trên tiếp giáp R
j
song
song với C
j
. Tại dòng thiên áp thấp và tần số cao thì điện trở tiếp giáp lớn hơn trở
kháng của điện dung tiếp giáp và đíôt đợc mô tả là rs nối tiếp với C
j
. Tần số cắt
là fc=l/(2r
s
C
j
). Để đảm bảo tín hiệu hoạt động tốt tại tiếp giáp chỉnh lu thì ta
chọn tần số cắt lớn hơn nhiều tần số tín hiệu.
Tại các tần số siêu cao thì cần có điện dung tiếp giáp rất nhỏ. Rất nhiều
mạch điện siêu cao tần sử dụng các tuyến và tải 50. Với một tụ điện để có đại
lợng trở kháng lớn hơn 50, tại tần số 10GHz, thì điện dung phải nhỏ hơn
0,3pF. Với trờng hợp này có nghĩa là diện tích tiếp giáp p-n phải rất nhỏ vì điện
dung của nó trên một đơn vị diện tích rất lớn. Diện tích điốt không thể chế tạo
quá nhỏ vì công nghệ chế tạo thông thờng cho giới hạn về kích thớc và diện
tích tiếp điểm nhỏ nhất. Ngoài ra khi giảm diện tích của điốt thì điện trở nối tiếp
tăng lên, do vậy nó có thể ảnh hởng đến đặc tuyến tần số điốt.
Diện tích tiếp giáp nhỏ nhất có nghĩa là thể tích tiếp giáp điốt bằng diện
tích nhân với độ rộng miền diện tích chuyển tiếp cũng nhỏ. Sự tiêu tán thành
nhiệt của tín hiệu trong điốt có thể tích nhỏ sẽ làm tăng nhiệt độ nhiều hơn đối
với một điốt có thể tích lớn hơn. Các điốt siêu cao tần có các chỉ tiêu chịu nhiệt
thấp vì sự tiêu tán nhiệt trong điốt gây nên sự hỏng điốt.
Thiên áp ngợc không tác động lớn đến sự chịu nhiệt. Điện trở tiếp giáp
cao, nếu trở kháng của điện dung miền diện tích tiếp giáp trong điốt lớn hơn r
s
,
thì năng lợng tiêu tán trên r
s
ít. Điện dung miền diện tích đợc thay đổi bằng
cách sử dụng thiên áp ngợc, điện áp này làm thay đổi điện dung do đó ta có điốt
tham số đợc sử dụng nhiều trong các mạch siêu cao tần để tạo ra các trở kháng
phụ thuộc thiên áp.
Có thể làm tác dụng của giá trị điện dung lớn trên đơn vị diện tích dẫn tới
việc chịu nhiệt thấp nếu tăng cách ly trên mỗi mặt của tiếp giáp. Việc này có thể
thực hiện nếu sử dụng một miền cách ly đặt giữa các miền p và n trong loại điốt
PIN.
1.2 Nghiên cứu một vài loại điốt siêu cao tần thờng gặp:
1.2.1. Điốt Tunnel:
Là điốt có tiếp giáp p-n có các mức tạp chất kích thích rất cao, còn gọi là các
điốt p++ _ n++. Tạp chất kích thích gây ra một mật độ điện tử lớn hoặc các trạng
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
12
= 1exp
kT
qU
II
so
I
so
: là dòng bão hoà ngợc.
d: khoảng cách tử mặt tiếp xúc đến điện cực.
D: hệ số khuếch tán hạt dẫn.
N: là nồng độ tạp chất.
U
tx
: là hiệu thế tiếp xúc chuyển tiếp PN.
U: là điện áp ngoài đặt vào.
A: là diện tích mặt tiếp xúc.
1.2.3. Điốt PIN:
Điốt PIN đợc mô tả hình (1.5), ở đó miền cách ly nằm giữa miền p và
miền n là một màng mỏng dạng p hoặc dạng n. Điện tích tích tụ trong các miền
điện tích đợc cách ly với khoảng cách lớn hơn trong tiếp giáp p-n. Vì vậy điện
dung trên một đơn vị diện tích giảm. Với một điện dung cho trớc thì diện tích
cần thiết lớn hơn và làm tăng khả năng chịu nhiệt.
Khi thay đổi thiên áp ngợc trên điốt PIN thì thay đổi độ rộng của miền
điện tích, nhng khi cố định miền I thì điện dung miền tơng đối kém nhạy với
thiên áp ngợc. Tuy nhiên điện trở của miền I biến đổi theo dòng của điốt và điốt
PIN có thể tạo ra điện trở phụ thuộc vào điện áp.
Hình 1.5: Cấu tạo của một loại điốt PIN.
Bảng 1.1
Độ dày Diện tích
Lớp P+
76ì10
-3
cm 2ì10
-3
cm
2
Lớp I
7,6ì10
-3
cm 3,12ì10
-3
cm
2
Lớp N+
10,2ì10
-3
cm 4,5ì10
-3
cm
2
Lớp kim loại
0,127ì10
-3
cm 4,5ì10
-3
cm
2
Lớp đế
10,2ì10
-2
cm 12.9ì10
-3
cm
2
P+
I
N+
Đế đồn
g
Vàn
g
(
Au
)
Chip Silicon
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
13
Dòng trong điốt PIN đợc tạo bởi sự tái hợp hạt mang điện tích trong miền
I. Các ảnh hởng của sự khuếch tán và sự trôi đợc miêu tả theo quy luật của
điốt. Trong bán dẫn, mật độ dòng có thể đợc biểu thị bởi các số hạng của mật
độ điện tử và lỗ trống n
o
, p
o
và độ linh động à
p
và à
h
.
)(
00 hp
qpqnEEJ
à
à
+
== (1.3)
Các đơn giản hoá việc phân tích nếu giả định rằng mật độ điện tử và lỗ
trống bằng nhau ở toàn bộ miền I, cả hai loại hạt mang điện tích có độ linh động
nh nhau, độ linh động lỡng cực
sp
à
là:
hc
hc
sp
àà
à
à
à
+
=
2
(1.4)
và điện trở của miền I đợc xác định theo độ dài (W), diện tích (A) và điện dẫn:
Aqn
W
A
W
R
sp
i
à
0
2
==
(1.5)
Khi xác định điện tích trong miền I, vì giả thiết mật độ hạt mang điện là
hằng số, nên tổng điện tích trong miền I là a
0
= qn
0
AW, với AW là thể tích miền
I, điện tích này đợc duy trì đến trạng thái không đổi bởi lu lợng dòng Io qua
điốt. Nếu dòng thay đổi đột ngột xuống 0 thì điện tích miền I sẽ giảm theo thời
gian so với giá trị ở trạng thái ổn định Q
0
mà Q
t
= Q
0
exp(-t/
r
); ở đó
r
là thời
gian tái hợp. Với trạng thái ổn định thì sự tái kết hợp của các hạt mang đợc cân
bằng với dòng chảy qua. Tốc độ thay đổi của điện tích khi ngắt dòng phải bằng
dòng gốc:
r
t
rr
t
Q
t
Q
t
Q
I
0
0
0
0
0
exp =
=
=
=
=
(1.6)
khi đó tổng điện tích trong miền I là Q
0
= qn
0
AW = I
0
r
từ đó diện tích điốt có
thể sẽ đợc thay vào (1.14):
rsp
i
I
W
R
à
0
2
=
(1.7)
Nếu độ dài khuếch tán của hạt mang là L (độ dài trung bình của các hạt
mang điện khuếch tán trớc khi tái hợp) mà lớn hơn độ dài miền I thì có thể giả
thiết mật độ điện tích là hằng số trong miền I. ở nơi mà độ dài miền I có thể so
sánh với L thì sự thay đổi mật độ hạt mang điện qua miền I và R
i
đợc xác định:
)2/(
)/(
2
)()(
0
00
LWsh
Lxch
qDA
LI
xpxn ==
(1.8)
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
14
)]2/([2)2/(
2
0
LWsharctgLWsh
I
D
R
sp
i
à
=
(1.9)
trong đó D là hệ số khuếch tán hạt mang điện. Trong thực tế sự tái kết hợp
hai loại hạt mang điện có tốc độ khác nhau dẫn đến sự phân phối hạt mang điện
xiên hơn là sự phân phối đối xứng cos(x/L). Sự khuếch tán hạt mang cũng có các
hớng ngang với x. Thờng mô hình hoá có ảnh hởng theo các hệ số của thời
gian sống hiệu dụng của hạt mang điện. Với mạch tơng đơng của dạng điốt
PIN, điện trở miền I nối tiếp với trở kháng tiếp giáp cộng thêm r
s
. Mạch này phù
hợp với tiếp giáp p-n nhng r
s
thay bằng r
s
+R
i
.
Điốt PIN thờng đợc sử dụng trong các mạch điện chuyển mạch siêu cao
tần và các bộ hạn chế công suất.
1.2.4. Sơ lợc về bộ hạn chế công suất dùng điốt PIN:
Thực tế bộ hạn chế công suất là một dạng của bộ chuyển mạch. Các bộ
chuyển mạch có thể đóng ngắt nhiều cổng cao tần với nhau; còn bộ hạn chế công
suất chỉ thực hiện trên hai cổng mà thôi.
Việc sử dụng các điốt PIN để hạn chế công suất siêu cao tần, dùng điốt
PIN nh một bộ bảo vệ siêu cao tần đã đợc nghiên cứu rộng rãi. Các điốt PIN
đã đợc đa vào làm các bộ hạn chế công suất bảo vệ máy thu. Điốt varactor
đợc sử dụng chỉ giới hạn công suất cao tới khoảng 10kW công suất đỉnh, tuy
nhiên, trong thực tế ít khi sử dụng điốt này trong trờng hợp công suất lớn. Bởi vì
kích thớc tiếp giáp của nó nhỏ. Kích thớc tiếp giáp là nhân tố quyết định đến
khả năng xử lý của điốt với lợng lớn công suất.
Điốt PIN điện áp có khả năng xử lý công suất tuyệt vời. Tuy nhiên, loại
điốt này có một lớp I dày và làm cho tốc độ chuyển mạch không nhanh. Có thể
khắc phục nhợc điểm này của điốt PIN bằng cách sử dụng điốt nắn tiếp điểm
tinh thể để cấp dòng thiên áp. Nói chung, điều này đợc thực hiện bằng cách
chèn một mạch ghép vào đờng truyền để tạo dòng tinh thể đủ để điều khiển độ
dẫn của điốt PIN. Nhợc điểm của công nghệ này là tồn tại thời gian giữ chậm
khoảng 100ns, làm cho một lợng lớn công suất lọt đỉnh truyền qua. Trong nhiều
trờng hợp, công suất lọt đỉnh này có thể đợc loại bỏ bằng một tầng thứ hai sử
dụng điốt varactor. Khi tầng thứ hai đợc khử ghép bởi tầng điốt PIN trên hầu
hết độ rộng xung, xử lý công suất không còn là vấn đề nữa. Tuy nhiên một vấn
đề thực sự phức tạp đó là khi lắp đặt và điều chỉnh nhiều tinh thể thiên áp khi cần
sử dụng nhiều điốt PIN.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
15
Điốt PIN hoạt động theo nguyên tắc cơ bản sau:
Điện trở của điốt PIN có thể thay đổi bằng hai cách: đa công suất
siêu cao tần lớn vào hoặc cấp nguồn thiên áp cho điốt. Khi không đợc
cấp nguồn điốt PIN có điện trở lớn và vì vậy nó hoạt động nh một tụ
cao tần có hệ số phẩm chất lớn ở tần số siêu cao. Lúc này tín hiệu nhỏ
đi qua điốt có độ tổn hao 1dB.
Khi đợc cấp nguồn điện trở của điốt PIN nhỏ đi do có điều khiển
dòng thiên áp, lúc này điốt làm việc nh biến trở có giá trị nhỏ. Nếu
dòng thiên áp cấp cho điốt PIN khoảng 100mA thì tín hiệu siêu cao tần
đi qua nó sẽ bị suy giảm đi 34dB. Điốt PIN có thể bảo vệ xung siêu cao
tần lên tới 38MW-às trớc khi bị cháy (P
KW
= 6,4kW).
Trong trờng hợp thứ hai này việc sử dụng điốt bán dẫn nh một phần tử
chuyển mạch cao tần dựa trên sự khác nhau ở đặc tuyến thiên áp ngợc và thiên
áp thuận của điốt. ở tần số cao tần thấp, điốt có trở kháng rất nhỏ khi thiên áp
thuận và trở kháng rất lớn khi thiên áp ngợc. Các thông số khác nhau giữa thiên
áp thuận và thiên áp ngợc thực hiện hoạt động chuyển mạch. Nói chung, việc
thực hiện đợc các điều kiện trên là điều quan trọng thứ hai trong thiết kế
chuyển mạch.
Cần chú ý rằng, bớc đầu chuyển mạch đợc tìm hiểu ở đây sử dụng sự
khác nhau trong phản xạ, hơn là tiêu tán để đạt đợc các chỉ tiêu chuyển mạch.
Công suất tiêu tán trên điốt rất nhỏ, vì vậy cho phép sử dụng các thiết bị nhỏ để
điều khiển công suất tơng đối lớn. Nói cách khác, chuyển mạch bằng điốt là
mạch phản ứng cơ bản với tổn hao là những hiệu ứng thứ hai. Do đó không quá
ngạc nhiên, thấy rằng chuyển mạch giống nh bộ lọc ở nhiều khía cạnh.
Điốt PIN ở tần số cao làm việc nh một biến trở. Biến trở này tuyến tính
và giá trị của nó thay đổi theo dòng thiên áp cấp cho điốt. Giá trị của điện trở
này tỷ lệ nghịch với dòng cấp cho điốt. Công thức sau đây miêu tả mối liên hệ
giữa hai đại lợng trên.
87,0
=
KI
R
(1.10)
trong đó:
R là điện trở của điốt.
I là dòng thiên áp cấp cho điốt [mA].
K là hằng số. K = 20 50.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
16
Giá trị của R thay đổi từ 0,5 đến 10k.
Điện áp đánh thủng của điốt PIN là tơng đối lớn: từ vài trăm vôn đến vài
nghìn vôn. Nhiệt độ cho phép cực đại T
max
150
0
C.
* Nh vậy có 2 cách dùng điốt PIN nh một bộ hạn chế công suất.
Cách thứ nhất: hạn chế một cách tích cực. Trở kháng của điốt và dẫn
theo là tổn hao của nó đợc điều khiển bằng dòng thiên áp một chiều
cấp cho điốt và không phụ thuộc vào công suất siêu cao tần trên toàn
dải tần (Đây chính là bộ chuyển mạch điốt PIN).
Lúc này điốt làm việc nh một chuyển mạch. Nó trở thành một điện trở
nhỏ khi có 1 xung dòng thiên áp đi qua.
Cách thứ hai: hạn chế một cách thụ động. Khi không có cấp nguồn
thiên áp ngoài, ở một mức công suất siêu cao tần nào đó điốt PIN bắt
đầu tạo ra 1 dòng phản hồi trực tiếp và kết quả là điện trở của điốt giảm
tỷ lệ nghịch với dòng tăng. Nh vậy công suất đi đến tải sẽ bị hạn chế
đến một giá trị an toàn. ở đây điốt PIN đóng vai trò nh 1 chuyển
mạch tự động.
Do vậy ta có thể xây dựng đợc sơ đồ khối cơ bản của bộ hạn chế công
suất tích cực kết hợp với bộ hạn chế công suất thụ động sau:
Hình 1.6: Sơ đồ chức năng chi tiết của bộ hạn chế công suất và
bộ khuếch đại tạp thấp.
Nh vậy có thể thấy rằng chúng ta cần phải làm hai nhiệm vụ: thiết kế bộ
hạn chế công suất và mạch điều khiển. Lựa chọn phơng pháp thiết kế trên nền
mạch dải là vì: mạch dải dễ dàng chế tạo và đặc biệt gọn nhẹ hơn nhiều so với sử
Bộ hạn chế công
suất
Bộ khuếch đại
tạp thấp
Mạch điều
khiển nguồn
cho điốt PIN
Xun
g
kích
p
hát
N
g
uồn +5V
N
g
uồn -12V
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
18
1.3.1. Mạch tơng đơng khi thiên áp ngợc:
Sử dụng mạch tơng đơng khi thiên áp ngợc mô tả trong hình (1.7a),
dẫn nạp Y
r
của mạch là:
+
+
+
+
=
c
rco
rj
rco
cos
r
C
ffff
ffC
j
ffff
ffR
Y
222
2
222
2
])/(1[)/(
])/(1[
])/(1[)/(
)/)(/1(
(1.11)
trong đó:
f
2= , rad/s.
1
)2(
=
jsco
CRf
, tần số cắt của điốt.
1
)2(
=
jsr
CLf
, tần số cộng hởng nối tiếp khi thiên áp ngợc.
Đối với một điốt mẫu trong bảng (1.2),
GHzf
co
210
=
và GHzf
r
10= . Nếu
dự đoán nó có thể đợc từ giá trị
co
f cao, hầu hết các ứng dụng đều cho phép sử
dụng dạng xấp xỉ:
+
+
=
c
r
j
r
cos
r
C
ff
C
j
ff
ffR
Y
222
2
)/(1])/(1[
)/)(/1(
(1.12)
Xa hơn nữa, ngoại trừ những ứng dụng đặc biệt, u điểm khi tối thiểu hoá
sự phụ thuộc của các tham số vào tần số. Do đó, nói chung, khi điốt đợc chọn
ngoài khoảng của dải tần liên quan
1
2
<<
r
f
f
, có kết quả gần đúng:
trr
CjGY
+
(1.13)
trong đó:
cjt
cosr
CCC
ffRG
+=
=
2
)/)(/1(
Dạng xấp xỉ này rất hay đợc sử dụng, thậm chí tới mức các nhà sản xuất
điốt chuyển mạch thờng chỉ ra C
t
hơn là các gía trị riêng C
j
và C
c
.
ở điều kiện
r
ff > , có thể thấy trong phơng trình (1.12) dẫn nạp Y
r
mang
dấu âm, mang dấu dơng khi ở tần số thấp hơn. Vì vậy, điốt đợc thiên áp ngợc
c xử nh một điện cảm hơn là điện dung. Rõ ràng, việc thiết kế mạch sẽ khác
nhau ở hai dải tần số.
Trong phần tiếp theo, sẽ sử dụng phơng trình dạng gần đúng (1.13). Việc
phức tạp hoá thêm, kết hợp với biểu thức chính xác cao sẽ không cung cấp một
hiểu biết đáng kể về hoạt động của chuyển mạch. Rõ ràng, trong những ứng
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
19
dụng mà điều kiện của phép xấp xỉ không thoả mãn, cần phải sử dụng biểu thức
có độ chính xác hơn.
1.3.2. Mạch tơng đơng khi thiên áp thuận:
Sử dụng mạch tơng đơng khi thiên áp thuận nh ở hình (1.7b), chúng ta
thu đợc biểu thức dẫn nạp cho trờng hợp này là:
+
+
+
=
2222
)()(
sf
s
c
sf
f
f
LR
L
Cj
LR
R
Y
(1.14)
Cũng nh trên đây, phép kiểm tra chỉ ra rằng phơng trình này có thể đợc
đơn giản hoá bằng cách sử dụng phép xấp xỉ thích hợp.
ở tần số thấp, khi
1
)()(
<<
sc
LC
, chúng ta thu đợc biểu thức trở kháng
khi thiên áp thuận Z
f
bằng phép xấp xỉ hữu dụng là:
sfff
LjRYZ
+=
1
)(
(1.15)
Lấy ví dụ cho điốt mẫu ở bảng (1.2), phép xấp xỉ này có thể đợc tận dụng
đến khoảng 5GHz.
ở tần số cao,
22
)(
sf
LR
<<
, và theo phép xấp xỉ hữu dụng:
+
=
s
c
s
f
f
L
Cj
L
R
Y
1
2
(1.16)
Có thể thấy rằng ở tần số lớn hơn tần số cộng hởng khi thiên áp thuận f
f
, với
1
)2(
=
csf
CLf
(1.17)
Y
f
có tính dung kháng hơn cảm kháng khi nó ở tần số thấp hơn. Tính chất này
tơng tự nh ở trạng thái thiên áp ngợc và chỉ ra rằng, thậm chí ở tần số siêu
cao tần rất cao, có thể dùng điốt bán dẫn trong chuyển mạch.
Đề tài: ĐTĐL- 2005/28G Nghiên cứu thiết kế chế tạo mạch tích hợp thụ động và tích cực SCT
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
22
Chúng ta xem xét các vấn đề của điốt mắc shunt trên đờng tuyền TEM
có trở kháng đặc tuyến Zo. Với yêu cầu mạch đảm bảo tổn hao nhỏ nhất (thiên
áp ngợc) và cách ly lớn nhất (thiên áp thuận) ở tần số fo. Trong số liệu ví dụ
của điốt mẫu nêu trong bảng (1.2) sẽ đợc sử dụng với Zo =50 và fo=2.0GHz.
Để đảm bảo phép đo chất lợng của mạch này (thực sự SPDT đơn thuần hoặc
chuyển mạch ON-OFF), xác định đặc tuyến tổn hao trong dải 1 và 2 octave fo
cho hai trờng hợp tổn hao chèn thấp và cao.
Điều kiện tổn hao chèn thấp (thiên áp ngợc):
Để thực hiện tổn hao nhỏ nhất ở fo, cần thiết đa vào một điện cảm Lp
mắc song song với điốt nh mô tả ở hình (2.3) cộng hởng với tổng điện dung C
t
ở fo. Vì vậy Lp là:
[
]
1
2
0
)2(
=
tp
CfL
(2.1)
ở số liệu ví dụ,
nHL
p
8,7
=
. Trên thực tế, một điện cảm thờng đợc thực
hiện với một đoạn ngắn mạch đờng truyền đặc tuyến mạch thêm phức tạp. Tuy
nhiên, trong ví dụ này, nó sẽ đợc coi nh là một cuộn cảm phù hợp phải có khi
sử dụng.
Có thể thấy rằng, tổn hao chèn
L
, [dB], là kết quả thực tế dẫn nạp của
một điốt mắc shunt
jBGY
+
= :
+
+=
2
0
2
0
22
1log10
BZGZ
L
(2.2)
Rõ ràng,
L
nhỏ nhất khi B =0, nghĩa là, ở trạng thái cộng hởng. Trong
trờng hợp xem xét dới đây G =Gr và
p
t
L
CB
1
=
.
Vì vậy, dẫn nạp trong trờng hợp mắc shunt là:
+=
+=
2
2
0
1
1
tr
p
tr
CjGY
L
CjGY
(2.3)
với
00
2 f
= .
Khi cộng hởng, f =fo, B =0.
2
0
0
2
1log10)(
+=
ZG
f
r
L
(2.4)
sử dụng phần mềm thiết kế mạch SCT và công nghệ gia công mạch dải.
Báo cáo khoa học: Nghiên cứu, thiết kế chế tạo các bộ chuyển mạch điốt PIN
24
Từ biểu thức (2.3) dễ dàng thấy rằng tổn hao chèn
H
, [dB], là kết quả của
trở kháng mắc shunt
jXRZ
+
=
:
+
+
+
+=
2
22
0
2
22
0
)(2)(2
1log10
XR
XZ
XR
RZ
H
(2.6)
Có thể thấy rằng
H
lớn nhất khi X =0, nghĩa là, khi cộng hởng. Trong
trờng hợp đợc xem xét ở dới đây,
f
RR
=
và
s
s
C
LX
1
= . Vì vậy trở kháng
mắc shunt đợc tính:
+=
s
sf
C
LjRZ
1
hoặc
+=
2
2
0
1
sf
LjRZ
(2.7)
Nếu chúng ta tiếp tục với số liệu ví dụ đã nêu ở trên, một tụ nối tiếp
pFC
s
6,12= đợc sử dụng để có cộng hởng ở tần số 2GHz. ở tần số cộng
hởng, X =0, và tổn hao chèn đợc tính bởi:
dB
R
Z
f
H
3,28
2
1log10
2
0
=
+=
ở tần số fo/2, trở kháng trong trờng hợp mắc shunt đợc tính:
3
3
0 s
f
Lj
RZ
=
và
dB
f
HH
8,8)100.1(
2
9
0
=ì=
ở tần số 2fo, chúng ta cũng có
dB
H
8,8)100.4(
9
=ì
. Có thể thấy rằng tổn
hao chèn giảm đáng kể trong dải tần số 2 octave. Để xác định sự thay đổi độ
cách ly trong một dải một octave, chúng ta có thể so sánh tổn hao chèn ở fo với
tổn hao chèn ở
2
0
f
và
0
2 f :
sf
LjR
f
Z
=
2
0
và
dB
H
5,12)1041.1(
9
=ì
ở tần số
0
2 f , chúng ta cũng có dB
H
5,12)1082,2(
9
=ì
. Có thể thấy rằng,
độ cách ly sẽ giảm không đáng kể theo tần số. Đối với mô hình đơn giản đợc
