giới thiệu về phần mềm proteus

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (957.21 KB, 18 trang )

GIỚI THIỆU PHẦN MỀM PROTEUS
Phần mềm Proteus là phần mềm cho phép mô phỏng hoạt động của mạch điện tử bao
gồm phần thiết kế mạch và viết chương trình điều khiển cho các họ vi điều khiển như
MCS-51, PIC, AVR…
Proteus là phần mềm mô phỏng mạch điện tử của Lancenter Electronics, mô phỏng
cho hầu hết các linh kiện điện tử thông dụng, đặc biệt hỗ trợ cho cả các MCU như
PIC, 8051, AVR, Motorola.
Phần mềm bao gồm 2 chương trình: ISIS cho phép mô phỏng mạch và ARES dùng để
vẽ mạch in. Proteus là công cụ mô phỏng cho các loại Vi Điều Khiển khá tốt, nó hỗ
trợ các dịng VĐK 8051, AVR, PIC, dsPIC, ARM ... các giao tiếp I2C, SPI, CAN,
USB, Ethenet,... ngịai ra cịn mơ phỏng các mạch số, mạch tương tự một cách hiệu
quả.
Proteus là bộ công cụ chuyên về mô phỏng mạch điện tử.
Các phần mềm trong bộ là:
ISIS Schematic Capture- ISIS đã được nghiên cứu và phát triển trong hơn 12 năm và
có hơn 12000 người dùng trên khắp thế giới. Sức mạnh của nó là có thể mơ phỏng
hoạt động của các hệ vi điều khiển mà không cần thêm phần mềm phụ trợ nào. Sau
đó, phần mềm ISIS có thể xuất file sang ARES hoặc các phần mềm vẽ mạch in khác.
Trong lĩnh vực giáo dục, ISIS có ưu điểm là hình ảnh mạch điện đẹp, cho phép ta tùy
chọn đường nét, màu sắc mạch điện, cũng như thiết kế theo các mạch mẫu
(templates).
Những khả năng khác của ISIS là:
• Tự động sắp xếp đường mạch và vẽ điểm giao đường mạch.
• Chọn đối tượng và thiết lập thông số cho đối tượng dễ dàng
• Xuất file thống kê linh kiện cho mạch
• Xuất ra file Netlist tương thích với các chương trình làm mạch in thơng dụng.
• Đối với người thiết kế mạch chun nghiệp, ISIS tích hợp nhiều cơng cụ giúp
cho việc quản lý mạch điện lớn, mạch điện có thể lên đến hàng ngàn linh kiện.
• Thiết kế theo cấu trúc (hierachical design)
• Khả năng tự động đánh số linh kiện.
ARES PCB Layout:

ARES (Advanced Routing and Editing Software) là phần mềm vẽ mạch in PCB. Nó
vẽ mạch dựa vào file nestlist cùng các công cụ tự động khác.
Đặc điểm chính:
• Có cơ sở dữ liệu 32 bit cho phép độ chính xác đến 10nm, độ phân giải góc 0.10
và kích thước board lớn nhất là /- 10 mét. ARES hỗ trợ mạch in 16 lớp.

Làm việc thơng qua các menu ngữ cảnh tiện lợi
• File netlist từ phần mềm vẽ mạch nguyên lý ISIS.
• Tự động cập nhật ngược chỉ số linh kiện, sự đổi chân, đổi cổng ở mạch in sang
mạch nguyên lý.
• Cơng cụ kiểm tra lỗi thiết kế.
• Thư viện đầy đủ từ lỗ khoan mạch đến linh kiện dán.
PROTEUS VSM là sự kết hợp giữa chương trình mơ phỏng mạch điện theo chuẩn
cơng nghiệp SPICE3F5 và mơ hình linh kiện tương tác động (animated model). Nó
cho phép người dùng tự tạo linh kiện tương tác động và thực ra có rất nhiều linh kiện
loại này được tạo ra mà không cần code lập trình. Do đó, PROTEUS VSM cho phép
người dùng thực hiện các “mơ phỏng có tương tác” giống như hoạt động của một
mạch thật.
Thêm nữa, chương trình cung cấp cho chúng ta rất nhiều mơ hình linh kiện có chức
năng mơ phỏng, từ các vi điều khiển thơng dụng đến các linh kiện ngoại vi như LED,
LCD, keypad, cổng RS232… Do đó cho phép ta mơ phỏng từ một hệ vi điều khiển
hoàn chỉnh đến việc xây dựng phần mềm cho hệ thống đáp ứng các giao thức vật lý.
•

BÀI THÍ NGHIỆM SỐ 1
TỐI THIỂU HĨA HÀM LOGIC
I.Mục đích
Làm quen với các thiết bị phần tử logic cơ bản

Tập tối thiểu hóa hàm logic bằng cơng thức và bằng bìa Karnaugh.
II.Nội dung
1.Tối thiểu hóa bằng cơng thức
Áp dụng cơng thức, định lí để tối thiểu hóa hàm logic sau:
F1 = ((A+D).BC)’.A + ((B’ + C).AD)’.C
= (BC)’A+(AD)’C
Từ đó lập ra bảng chân lý hàm F1 :
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0

1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

F
0
0
1
1
0
0
1
1
1
1

1
1
1
1
1
0

Mô phỏng mạch bằng phần mềm proteus với hàm đã tối thiểu
Lần lượt kiểm tra tín hiệu đầu ra F với các giá trị A,B,C,D khác nhau:

2.Tối thiểu hóa bằng bìa Karnaugh
Sử dụng bìa Karnaugh để tối thiểu hóa hàm sau”
F2=A’B’C’D’+A’B+A’B’D’+BC’+BCD
Bảng chân lý:
A
B
C
0
0
0
0
0
0
0
0
1
0
0
1

0
1
0
0
1
0
0
1
1
0
1
1
1
0
0
1
0
0
1
0
1
1
0
1
1
1
0
1
1
0

1
1
1
1
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

F
1
0
1
0

1
1
1
1
0
0
0
0
1
1
0
1

Từ các giá trị hàm F2 vừa xác định được xây dựng bìa Karnaugh để tiến
hành tối thiểu hóa:

Hàm tối thiểu F2= BC’+A’D’+BD
Mô phỏng mạch bằng phần mềm proteus với hàm đã tối thiểu
Lần lượt kiểm tra tín hiệu đầu ra F với các giá trị A,B,C,D khác nhau

BÀI THÍ NGHIỆM SỐ 2
THIẾT KẾ MẠCH KIỂM TRA MÃ BCD
I.Mục đích
Củng cố kiến thức về mạch logic tổ hợp, nắm chắc các bước phân tích và
thiết kế vẽ mạch
Hiểu về mã BCD, chuyển đổi qua lại giữa BCD, thập phân và nhị phân
II. Nội dung
Thiết kế mạch kiểm tra tín hiệu nhị phân đưa vào có phải mã BCD hay

không
III. Hướng dẫn
-Định nghĩa số BCD (Binary code Decimal) : Số thập phân dùng mã nhị
phân 4bit để biểu diễn các số 0-9
Lập bảng chân lí: Hàm ra bằng 1 nếu số nhị phân đó biểu diễn mã BCD
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1

1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

F
1
1
1
1
1
1
1
1
1
1
0
0

0
0
0
0

-Áp dụng phương pháp bìa Karnaugh để tìm ra F:

Hàm tối thiểu F=A’+C’B’
Mô phỏng mạch bằng phần mềm proteus với hàm đã tối thiểu
Lần lượt kiểm tra tín hiệu đầu ra F với các giá trị A,B,C,D khác nhau:

BÀI THÍ NGHIỆM SỐ 3
KIỂM TRA MẠCH SO SÁNH
I.Mục đích:
Củng cố kiến thức về mạch so sánh, biết cách so sánh giữa hai số nhị phân 1
với nhau và nhiều bit với nhau
Biết cách vận dụng các cổng logic cơ bản để thiết kế mạch so sánh 2 số nhị
phân
II. Nội dung
Thiết kế mạch so sánh 2 số nhị phân 2 bit
III.Hướng dẫn
-Thứ tự so sánh 2 số nhị phân 2 bit a1a2 và b1b2 ( so sánh bit có trọng số lớn
hơn trước nếu bằng nhau mới so sánh tiếp bit có trọng số nhỏ hơn)
-Lập bảng chân lý:
a1
0
0
0

0
0
0
0
0
1
1
1
1
1
1
1
1

b1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1

1

a2
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

b2
0
1
0
1
0
1
0
1
0

1
0
1
0
1
0
1

L
0
0
1
0
0
0
0
0
1
1
1
1
0
0
1
0

B
1
0
0

1
0
0
0
0
0
0
0
0
1
0
0
1

N
0
1
0
0
1
1
1
1
0
0
0
0
0
1
0

0

Từ bảng chân lí xác định đầu ra L,B,N
Mơ phỏng mạch bằng phần mềm proteus với hàm đã tối thiểu
Lần lượt kiểm tra tín hiệu đầu ra L,B,N với các giá trị a1,b1,a2,b2, khác nhau

BÀI THÍ NGHIỆM SỐ 4
KIỂM TRA BỘ CỘNG ĐỦ 2 SỐ 1 BIT
I.Mục đích:
Củng cố kiến thức về bộ cộng nửa và bộ cộng đủ, biết cách thực hiện phép
cộng giữa hai số nhị phân.
Biết cách vận dụng các cổng logic cơ bản dể thiết kế bộ cộng đủ 2 số nhị
phân 1 bit
II.Nội dung
Thiết kế bộ cộng đủ 2 số nhị phân 1 bit
III.Hướng dẫn
Giả sử cần thực hiện phép cộng giữa 2 số ai+bi có số dư trước khi thực hiện
phép cộng là Ci-1; tổng của phép cộng là Si; số dư là Ci
Bảng chân lý cho phép cộng đủ 2 số 1 bit
ai
0
0
0
0
1
1
1
1

bi
0
0
1
1
0
0
1
1

Ci-1
0
1
0
1
0
1
0
1

Từ bảng chân lý xác định đầu ra Si và Ci

Hàm Ci : aibi + (bi + ai)Ci

Si
0
1
1
0

1
0
0
1

Ci
0
0
0
1
0
1
1
1

Hàm Si : ai’bi’Ci + aibi’Ci ’+ aibiCi + aibi’Ci’
aibi
Ci-1

00

0
1

01

11

1

1

10
1

1

Mô phỏng mạch bằng phần mềm proteus với hàm đã tối thiểu
Lần lượt kiểm tra tín hiệu đầu ra Si và Ci với các giá trị ai,bi,Ci-1 khác nhau:

BÀI THÍ NGHIỆM SỐ 5
KIỂM TA HOẠT ĐỘNG CỦA THANH DỊCH GHI 4 BIT
I.Mục đích
Củng có kiến thức về mạch dãy, biết phân biệt các loại flip-flop và ứng dụng
của chúng
Biết cách xây dụng thanh ghi từ phần tử nhớ 1 bit
II.Nội dung
Thiết kế và khảo sát sự hoạt động của thanh dịch ghi 4 bit
III.Hướng dẫn
FF là mạch có khả năng lật lại trạng thái ngõ ra tuỳ theo sự tác động thích
hợp của ngõ vào, điều này có ý nghĩa quan trọng trong việc lưu trữ dữ liệu
trong mạch và xuất dữ liệu ra khi cần.
Có nhiều loại flip flop khác nhau, chúng được sử dụng rộng rãi trong nhiều
ứng dụng. Các mạch FF thường được kí hiệu như sau:

Ký hiệu FF
Nếu các ngõ vào sẽ quyết định ngõ ra là cái gì thì ngõ đồng hồ ck lại chỉ ra
rằng khi nào mới có sự thay đổi đó. Chân Ck có thể tác động mức thấp hay
mức cao tuỳ vào cấu trúc bên trong của từng IC FF, do đó với một IC FF cố

định thì chỉ có một kiểu tác động và chỉ một mà thơi, ví dụ với IC 74112 chỉ
có một cách tác động là xung Ck tác động theo cạnh xuống.
Hai ngõ ra, thường được kí hiệu là Q (ngõ ra chính) và Q’(ngõ ra phụ).
Người ta thường dùng trạng thái của ngõ ra chính dể chỉ trạng thái của FF.
Nếu 2 ngõ ra ở trạng thái giồng nhau, ta nói FF ở trạng thái cấm
FF JK có hai ngõ vào J,K. FF này có ưu điểm là khơng tồn tại trạng thái cấm
mà thay vào đó là trạng thái đảo

• Các loại FF

Hình :Kí hiệu khối của 4 loại FF nảy bởi cạnh lên Ck
a) FF SR (mạch lật lại đặt)
FF RS nảy cạnh lên khi đó sẽ kí hiệu hình tam giác ở sơ đồ khối và dấu mũi
tên lên trong bảng trạng thái.
FF RS nảy bằng cạnh xuống tương tự và có khí hiệu thêm hình trịn nhỏ hay
gạch đầu Ck để chỉ cạnh xuống ở ký hiệu khối và vẽ dấu mũi tên xuống ở
bảng trạng thái.
b) FF JK
FF JK bổ sung thêm trạng thái cho FF RS ( tránh trạng thái cấm)
Nhận thấy đầu vào J, K điều khiển trạng thái ngõ ra theo đúng như cách mà
S R đã làm trừ 1 điểm là khi J = K = 1 thì trạng thái cấm được chuyển
trạng thái ngược lại ( với J = K = 0 ). Nó cịn gọi là chế độ lật của hoạt
động.

Từ dạng sóng có thể thấy rằng ngõ ra FF không bị ảnh hưởng bởi sườn
xuống của xung ck các đầu vào J K cũng khơng có tác động trừ khi xảy ra
tác động lên của Ck
c) FF T

Khi nối chung 2 ngõ vào JK như hình dưới thì sẽ được FF T : chỉ có một
ngõ vào T, ngõ ra sẽ bị lật lại trạng thái ban đầu khi ngõ T tác động và mỗi
khi có cạnh sườn lên hay xuống của xung ck.
Kí hiệu khối và bảng trạng thái của FF T như sau :
=>
Hình :Kí hiệu khối của FF T
FF T được sử dụng chính để tạo mạch đếm chia 2. Khi T nối lên mức 1
(Vcc) hay để trống, xung kích lần lượt đưa vào ngõ Ck. Nhận thấy ngõ ra Q
sẽ lật trạng thái mỗi lần ck xuống hay lên. Tần số xung ngõ ra Q chỉ còn
bằng một nửa tần số ngõ vào ck nếu đưa Q này tới các tầng FF sau nữa thì
lần lượt tần số f sẽ lại được chia đơi. Đây là nguyên lí chính của mạch đếm
sẽ được xét đến ở phần sau.

Hình :FF T dùng làm mạch chia tần

d) FF D

Khi nối ngõ vào của FF RS hay JK như hình thì sẽ được FF D : chỉ có 1 ngõ
vào gọi là ngõ vào data(dữ liệu) hay delay(trì hỗn). Hoạt động của FF D rất
đơn giản : ngõ ra sẽ theo ngõ vào mỗi khi xung Ck tác động cạnh lên hay
xuống.

=>
Hình :Kí hiệu khối
FF D thường là nơi để chuyển dữ liệu từ ngõ vào D đến ngõ ra Q cung cấp
cho mạch sau như mạch cộng, ghi dịch… nên hơn nữa ngõ vào D phải chờ
một khoảng thời gian khi xung ck kích thì mới đưa ra ngõ ra Q, do đó FF D
cịn được xem như mạch trì hỗn, ngõ D cịn gọi là delay.
e) Mạch chốt

Các FF nảy bằng mức đều có thể trở thành mạch chốt khi chân ck cho ở mức
tác động luôn. Thông dụng nhất là chốt D. Mạch được tạo bởi FF D khi thay
ngõ vào đồng bộ bởi ngõ vào cho phép (enable : E) tác động ở mức cao.
Cấu tạo kí hiệu và bảng trạng thái như những hình sau :

Hình :Kí hiệu khối và bảng sự thật của chốt D
Thiết kế và khảo sát sự hoạt động của thanh dịch ghi 4 bit với tín hiệu vào
D=1011 ghi kết quả vào bảng :

Xung nhịp
0
1
2
3
4
5
6
7
8

D
1
1
1
0
1
0
0
0

0

Q1
0
1
1
0
1
0
0
0
0

Mô phỏng mạch bằng phần mềm proteus:

Q2
0
0
1
1
0
1
0
0
0

Q3
0
0
0

1
1
0
1
0
0

Q4
0
0
0
0
1
1
0
1
0

BÀI THÍ NGHIỆM SỐ 6
KIỂM TRA SỰ HOẠT ĐỘNG CỦA BỘ ĐẾM NHỊ
PHÂN KHƠNG ĐỒNG BỘ
I.Mục đích
Củng có kiến thức về mạch dãy, biết phân biệt các loại flip-flop và ứng dụng
của chúng
Biết cách xây dựng bộ đếm nhị phân từ các phần tử nhớ 1 bit
II.Nội dung
Thiết kế và khảo sát sự hoạt động của bộ đếm nhị phân với Kđ=16
III.Hướng dẫn
FF là phần tử nhớ 1 bit nên muốn nhớ được 4 bit cần kết hợp 4 FF với nhau

Mô phỏng mạch bằng phần mềm proteus
Khảo sát sự hoạt động của mạch và ghi lại kết quả với 2 cách đếm
-Đếm tiến: Lấy đầu ra Q
-Đếm lùi: Lấy đầu ra Q’ ( ra đèn và vào FF tiếp theo )
Đếm tiến:
Xung đếm
0 xung
1 xung
2 xung
3 xung
4 xung
5 xung
6 xung
7 xung
8 xung
9 xung
10 xung
11 xung
12 xung
13 xung
14 xung
15 xung

Q4
0
0
0
0
0
0